【課題】 データ読出時に正確な参照電流を発生させることにより、記憶データを正確に読み出すことが可能な不揮発性記憶装置を提供する。
【解決手段】 セルフテスト回路６０はメモリアレイ１０に含まれるダミーセルをすべてテストし、不良ダミーセルを検出したことを示す信号ＥＲＲと、不良ダミーセルのアドレスを示すアドレス信号ＥＡＤとを出力する。書込指示回路６２は信号ＥＲＲおよびアドレス信号ＥＡＤに応じ、不良ダミーセルへのデータの書き込みを指示する信号ＤＷＣを出力する。行デコーダ２０および列デコーダ２５はアドレス信号ＥＡＤに応じて不良ダミーセルを選択し、読出／書込制御回路３０は信号ＤＷＣを受けたコントロール回路５の指示により、不良ダミーセルにデータの再書き込みを行なう。これにより、不良ダミーセルが記憶するデータが補正される。 （もっと読む）

【課題】 ヒューズ素子を選択的に切断することにより、機能や特性などの変更が可能な機能マクロを有する半導体装置において、ヒューズ素子群を搭載することで生じる配線制約によるレイアウト面積ロスを抑制することができる半導体装置およびその製造方法を提供することを目的とする。
【解決手段】 ヒューズ素子を備えた半導体装置において、前記ヒューズ素子を半導体装置における最上配線層よりも下層側の配線層にて形成し、その配線層の製造工程が完了した時点で、ヒューズトリミングを行い、その後に残りの配線層の製造工程を完了する構成とする。この構成によれば、ヒューズ素子を形成する配線層よりも上層側では、ヒューズ領域上を配線が通過することが可能となる。 （もっと読む）

【課題】 メモリ素子間における書き込み後のメモリ素子の抵抗値のバラツキを低減することができる記憶装置を提供する。
【解決手段】 メモリ素子とＭＯＳトランジスタによりメモリセルが構成された記憶装置であって、メモリ素子が設定値よりも高抵抗となる様に第１回目の書き込みを行ない、第ｎ回目の書き込み後のメモリ素子の抵抗値を読み出し、読み出した抵抗値と設定値とを比較して、比較の結果、第ｎ回目の書き込み後のメモリ素子の抵抗値が設定値よりも高抵抗である場合に第（ｎ＋１）回目の書き込みを行なう。 （もっと読む）

【課題】 誤読み出し頻度を少なくでき、かつデータ破壊の可能性も小さくできる半導体記憶装置のデータ書き込み方法を提供すること。
【解決手段】 第１メモリセルに隣接した少なくとも１個の第２メモリセルを有する半導体記憶装置のデータ書き込み方法であって、第１メモリセルへのデータ書き込みを行い、第１メモリセルのデータを第１の参照しきい値電圧によって第１の判定をし、第１の判定の結果、第１メモリセルのデータが未達の場合に、第１メモリセルへのデータ書き込み後に第１メモリセルへのデータ再書き込みを行い、第１メモリセルのデータ書き込みを行った後で、第２メモリセルへのデータ書き込みを行い、第１メモリセルのデータを第２の参照しきい値電圧によって第２の判定をし、第２の判定の結果、第１メモリセルのデータが未達の場合に、第２メモリセルへのデータ書き込み後に第１メモリセルへのデータ再書き込みを行う。第１の参照しきい値電圧と第２の参照しきい値電圧とは異なる。 （もっと読む）

【課題】 特にビット線方向における集積度が高い強誘電体メモリ装置を提供する。
【解決手段】
第１の方向に延在するビット線と、ビット線の片側において、第１の方向に所定の間隔を有して配置されており、ビット線及び第１の強誘電体キャパシタがそれぞれ接続された複数の第１の活性領域と、ビット線の他の片側において、第１の方向に所定の間隔を有して配置されており、ビット線及び第２の強誘電体キャパシタがそれぞれ接続された複数の第２の活性領域と、を備え、第１の活性領域は、その一部が第１の方向において隣接する第２の活性領域の一部と重なり、かつ、第１の方向と交差する第２の方向において当該第２の活性領域と所定の間隔を有して配置されたことを特徴とする強誘電体メモリ装置。 （もっと読む）

【課題】 回路の配置を柔軟に行え、効率の良いレイアウトが可能であり、消費電力の低減が可能である集積回路装置及びそれを搭載する電子機器を提供する。
【解決手段】 集積回路装置は、複数の走査線及び複数のデータ線を有する表示パネルに表示される画像情報のうち、少なくとも１画面分の画像情報を格納する表示メモリを含み、表示メモリは、その各々が第１及び第２のＲＡＭブロック領域２００Ａ、２００Ｂ及びワード線制御回路２４２をそれぞれ含む複数のＲＡＭブロックを含み、ワード線制御回路２４２は、第１のＲＡＭブロック領域２００Ａと第２のＲＡＭブロック領域２００Ｂとの間に配置され、第１及び第２のＲＡＭブロック領域２００Ａ、２００Ｂは第１のＹ方向に沿って配置され、第１及び第２のＲＡＭブロック領域２００Ａ、２００Ｂにそれぞれ設けられた複数のワード線ＷＬは、第１のＹ方向に沿って延在形成されている。 （もっと読む）

【課題】 各メモリセルに設けられている２つのポートの各々をデータの書き込みと読み出しとの両方に切り換えて使用する半導体集積回路において、２つのポートの間における特性のアンバランスを改善する。
【解決手段】 この半導体集積回路は、第１のビット線ＡＢに第１の配線を介して接続された共通の不純物拡散領域１３を有し、隣接する第１及び第２のメモリセルの第１のポートをそれぞれ構成する第１及び第２のトランジスタＱＮ１３及びＱＮ２３と、第３のビット線ＢＢに第２の配線を介して接続された不純物拡散領域１１を有し、第１のメモリセルの第２のポートを構成する第３のトランジスタＱＮ１５と、第１及び第２のポートを介して複数のメモリセルに対するデータの書き込み及び読み出しをそれぞれ行う２つの書き込み／読み出し回路とを具備し、第２の配線の長さが第１の配線の長さよりも短い。 （もっと読む）

【課題】
従来のクロスポイント型の強誘電体メモリは選択アドレスのメモリセルに書き込み動作を行うときに、非選択アドレスのメモリセルはディスターブの影響を受けた。もしくはその影響を除去する為に複雑で長い補正パルスを必要とし、信頼性やアクセスタイムに影響があった。
【解決手段】
選択アドレスのメモリセルにデータ書き込む際に、まず反転データを書き込み、その後、本来の正転データを書き込む方式とする。このとき非選択アドレスのメモリセルはディスターブの影響が相殺され、選択アドレスのメモリセルには本来のデータが残る。 （もっと読む）

【課題】メモリセルサイズを小さくすることが可能なメモリを提供する。
【解決手段】このメモリは、ｐ型シリコン基板１１の主表面に形成され、メモリセル９に含まれるダイオード１０のカソードおよびワード線７として機能するｎ型不純物領域１２と、ｎ型不純物領域１２の表面に所定の間隔を隔てて複数形成され、ダイオード１０のアノードとして機能するｐ型不純物領域１４と、ｐ型シリコン基板１１上に形成され、ｐ型不純物領域１４に接続されるビット線８と、ビット線８よりも上層に設けられ、ｎ型不純物領域１２に対して所定の間隔ごとに接続される配線層２７とを備えている。 （もっと読む）

【課題】製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の半導体装置を提供することを目的とする。また、信頼性が高く、安価な不揮発の半導体装置の提供を課題とする。
【解決手段】第１の導電層及び第２の導電層を有し、第１の導電層及び第２の導電層の間に、第１の導電層及び第２の導電層の一方若しくは双方に電位を印加してクーロン力を生じさせ、クーロン力が一定以上となったとき第１の導電層と第２の導電層とを接触可能とする有機化合物層を有する半導体装置である。 （もっと読む）

【課題】少なくとも１つの開口部を有する最上部金属層を具備する半導体素子を提供する。
【解決手段】前記半導体素子はセルアレイ領域を有する半導体基板及び前記セルアレイ領域を有する基板を覆う層間絶縁膜を具備する。前記セルアレイ領域内の前記層間絶縁膜上部に最上部金属層が配置される。前記最上部金属層は少なくとも１つの開口部を有する。前記半導体素子の製造方法も提供される。 （もっと読む）

【課題】 本発明の課題は、メモリ素子と選択トランジスタとを用いたメモリセルで構成される相変化メモリにおいて、動作電力を低減し、書換え可能回数を十分に確保することである。
【解決手段】 本発明の骨子は、プラグ状の第１の電極とメモリ材料層を挟んで対向する、広がりを持った第２の電極を有し、前記メモリ材料層が、上記プラグ状電極に対向する部分の近傍に凸部又は凹部を有することである。 （もっと読む）

【課題】 可変抵抗素子からなるクロスポイント型のメモリセルアレイに対する書き込みまたは消去動作に伴う非選択メモリセルの抵抗変化を抑制し、読み出しマージンの大きな不揮発性半導体記憶装置を提供する。
【解決手段】 メモリセルアレイ３の中から、選択メモリセルＭ０を選択するメモリセル選択回路と、選択ワード線と選択ビット線に対し、行書き込み電圧と列書き込み電圧を各別に印加し、非選択ワード線と非選択ビット線に対し、行書き込み阻止電圧と列書き込み阻止電圧を各別に印加することにより、選択メモリセルＭ０の両端にのみ書き込みに十分な書き込み電圧を印加する書き込み電圧印加回路を備え、書き込み電圧印加回路が、選択メモリセルＭ０に対する書き込み電圧の印加に伴って、選択メモリセルＭ０以外の非選択メモリセルＭ１、Ｍ２の両端に印加された電圧と逆極性の書き込み補償電圧を、非選択メモリセルＭ１、Ｍ２の両端に印加する。 （もっと読む）

【課題】 面積が小さい磁気ランダムアクセスメモリを提供する。
【解決手段】 磁気ランダムアクセスメモリは、内部の磁化方向に応じて情報を記憶する複数のメモリセル１を含む。第１書き込み線２は、第１延在部２ａ、第２延在部２ｂ、第１接続部２ｂを含む。第１延在部は、第１方向に沿い、第１端および第２端を有する。第２延在部は、第１方向に沿い、第１端および第２端とそれぞれ同じ側の第３端および第４端を有する。第１接続部は、第１端と第３端とを接続する。第２書き込み線３は、第１書き込み線と共に複数のメモリセルの１つを挟む。第１書き込み線に電流を流す複数の第１周辺回路４は、第２端および第４端の一方または両方と、第１接続部と、に接続される。 （もっと読む）

【課題】不揮発性であって、かつ情報の書き換えが可能であり、また、作製が簡単であり、スイッチング特性に優れ、動作電圧の低い記憶素子、記憶装置および半導体装置を安価で提供することを課題とする。
【解決手段】第１の導電層と、前記第１の導電層に対向する第２の導電層と、第１の導電層と第２の導電層間に設置された有機化合物層を有し、前記有機化合物層は、少なくとも一種の側鎖にアミド基を有する高分子材料を用いた記憶素子を提供する。 （もっと読む）

【課題】製造時以外にデータの書き込み及び消去が可能である不揮発性の記憶装置及びそれを有する半導体装置を提供することを目的とする。また、小型で安価な不揮発性の記憶装置及びそれを有する半導体装置の提供を課題とする。
【解決手段】一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録する記憶装置である。 （もっと読む）

【課題】従来の火災を感知するシステムでは、建物や乗り物を設計する際に、火災を感知する装置の設置場所を予め決め必要があった。これは建物や乗り物の設計の制約となる。
【解決手段】無線チップが有するメモリに、無線チップが取り付けられた位置情報を記録するステップと、無線チップが有する温度センサから温度情報を入手し、温度情報をメモリに記録するステップと、メモリから位置情報と、温度情報とを取り出すステップと、無線チップの個別の認識番号と、位置情報と、温度情報に基づき、火災か否かを判定するステップとを有する火災感知システムを提供する。 （もっと読む）

【課題】精密な加工が可能な強誘電体メモリ素子及びその製造方法を提供する。
【解決手段】基板１１０の表面に第１電極１３２を形成し、基板１１０及び第１電極１３２に対して、強誘電体材料１３３の成膜を行う。成膜された強誘電体材料１３３の表面に第１の領域１２４及び第２の領域１２６を形成する。成膜された強誘電体材料１３３に対して、電極材料の成膜を行って、第１の領域１２４に第２電極１３６を形成する。 （もっと読む）

【課題】より高性能、高信頼性の記憶装置、及びその記憶装置を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供することも目的とする。
【解決手段】半導体装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくとも一方の導電層との間に複数の絶縁物が存在するように、一対の導電層において少なくとも一方の導電層が複数の絶縁物を含むように形成する。本発明の記憶装置の一は、複数の絶縁物を含む第１の導電層と、複数の絶縁物を含む第１の導電層上に有機化合物層と、有機化合物層上に第２の導電層とを有する。 （もっと読む）

【課題】小型化可能な半導体記憶装置を提供すること。
【解決手段】フローティングゲートと制御ゲートとを含むメモリセルＭＣと、複数の前記メモリセルを備えたメモリセルアレイ２６と、同一行の前記メモリセルＭＣの前記制御ゲートを接続するワード線ＷＬと、前記ワード線ＷＬを選択するロウデコーダ２１ａ、２１ｂと、前記ワード線ＷＬ毎に設けられ、ドレインが前記ワード線ＷＬに接続され、ソースに第１電圧ＢＤ１が印加され、非選択ワード線ＷＬに前記第１電圧ＢＤ１を転送する第１ＭＯＳトランジスタ４３と、前記ワード線ＷＬ毎に設けられ、ドレインが前記ワード線ＷＬに接続され、ソースに第２電圧が印加され、選択ワード線ＷＬに前記第２電圧を転送する第２ＭＯＳトランジスタ４４とを具備し、前記第１ＭＯＳトランジスタ４３のバックゲートバイアスＶＰＷ２は、前記ソースの電位とは独立して制御される。 （もっと読む）