【課題】短絡や電流リークを生じさせること無く、しかも、ＭＴＪ構造にダメージを生じさせること無く、不揮発性メモリ素子におけるＭＴＪ構造のパターニングを行い得る不揮発性メモリ素子の製造方法を提供する。
【解決手段】第１磁性材料層５１、トンネル絶縁膜５２及び第２磁性材料層５３が、順次、積層された積層構造体５０を有し、磁化反転状態に依存して電気抵抗値が変化することで情報を記憶する不揮発性メモリ素子の製造方法は、第１磁性材料層５１、トンネル絶縁膜５２及び第２磁性材料層５３を順次形成し、次いで、第２磁性材料層５３上にマスク層６３を形成した後、マスク層６３で覆われていない第２磁性材料層５３の部分５３’を酸化し、次いで、酸化された第２磁性材料層５３の部分５３’を還元する工程を備えている。 （もっと読む）

【課題】ＴＭＲセンサの面積抵抗ＲＡが1.0Ωμm²以下の領域で、ＭＲ比の劣化の少ないＴＭＲヘッドを得る。
【解決手段】第２の強磁性層中のCo-Fe-Bを成膜する工程から絶縁障壁層ＭｇＯを成膜する工程にかけて、基板の温度を氷点下１００℃に保つことにより、Ｂ濃度10at%以下でもアモルファス状態のCo-Fe-B合金膜を得ることができる。アモルファスCo-Fe-B合金層上に結晶性の良いＭｇＯを形成することができる。また、MgO上の第３の強磁性層中のCo-Fe-Bを成膜する際にも基板を氷点下１００℃に保持しながら形成することにより、Ｂ濃度6at%のアモルファス状のCo-Fe-Bを得ることができる。得られたＴＭＲセンサ膜は低濃度のＢを含むアモルファス状のCo-Fe-B合金膜を含むために、比較的低温(200℃)の熱処理でも大きなＭＲ比が得られる。 （もっと読む）

【課題】選択された磁気抵抗素子に書き込み動作等を行う際に、非選択の磁気抵抗素子の誤動作の抑制が図られた半導体装置およびこの半導体装置の製造方法を提供する。
【解決手段】 半導体装置は、磁化の向きが可変とされた磁化自由層を含み、引出配線上に形成された磁気記憶素子と、磁気記憶素子の下方に位置し、第１方向に向けて延び、発生する磁界により磁化自由層の磁化状態を変化させることが可能なディジット線５０とを備え、ディジット線５０は、配線本体部５１と、配線本体部５１の底面および側面を覆うように設けられ、上方に向けて開口するクラッド層５２とを含み、クラッド層５２は、配線本体部５１の側面を覆うように形成された側壁部５２ｂと、配線本体部５１の底面を覆うように形成された底壁部５２ａとを含み、側壁部５２ｂの厚さＷ１は、底壁部５２ａの厚さＷ２よりも厚く形成される。 （もっと読む）

【課題】センサ用の磁気抵抗効果素子のピンド層の磁化方向をより変化しにくくすることによって、検知精度を高める。
【解決手段】外部から加わる磁気の変化を検知するセンサ用の磁気抵抗効果素子が、磁化方向が固定されたピンド層１２と、磁化方向が外部磁界に応じて変化するフリー層１４と、ピンド層１２とフリー層１４との間に設けられている中間層と、を含んでいる。ピンド層１２は、固定された磁化方向に沿って長く延び、固定された磁化方向に直交する方向に短い平面形状を有している。さらに、ピンド層１２は複数に分割された平面形状を有していることが好ましい。 （もっと読む）

【課題】量産時、ＴＭＲ素子を用いたＭＡＲＭの完成品間で、ＭＲＡＭのメモリー特性にバラツキがあり、不良品発生頻度が高かった。このバラツキは、量産時のＴＭＲ素子のＭＲ比がウエハー製品間で一定値に維持されず、変動していたことが原因していたので、バラツキを抑制する製造方法を提供する。
【解決手段】高周波成分カットフィルターにより高周波成分をカットした直流電力印加の下で、強磁性体ターゲットをDCスパッタリングすることによってアモルファス状態の強磁性体膜を成膜し、そして酸化マグネシウムターゲットを高周波スパッタリングすることによって結晶酸化マグネシウム膜を成膜する工程及び該工程を実行する制御プログラムを備えた成膜スパッタリング装置２００。 （もっと読む）

【課題】高精度の磁気記録用読み取りヘッドに最適な電流垂直型巨大磁気抵抗（ＣＰＰ−ＧＭＲ）素子を提供する。
【解決手段】ＣＰＰ−ＧＭＲ素子は、ホイスラー合金薄膜４，６間にスペーサ層５を配した構造を持つＣＰＰ−ＧＭＲ素子であって、前記ホイスラー合金薄膜４，６が、Ｂ２規則構造を持つホイスラー強磁性合金からなり、スペーサ層５がＢ２規則構造を持つ金属間化合物からなることを特徴とし、また、前記ＣＰＰ−ＧＭＲ素子において、前記ホイスラー強磁性合金が、ＣｏＦｅＡｌＳｉホイスラー強磁性合金であり、前記金属間化合物が、ＮｉＡｌ金属間化合物である。 （もっと読む）

【課題】システム全体の複雑化や高コスト化を招くことなく、回転角度を高い精度で検出することが可能な磁気センサ信号処理プログラム及び磁気センサモジュールを提供すること。
【解決手段】機械角が４５°異なる２つのブリッジ回路から第１及び第２角度演算・識別信号Ｖ₁、Ｖ₂を入力する。次いで、第１及び第２角度演算・識別信号Ｖ₁、Ｖ₂を用いて回転角度Ｔの位相を判別する。さらに、回転角度Ｔの位相に応じて角度演算に用いる信号の切り替えを行い、第１及び第２角度演算・識別信号Ｖ₁、Ｖ₂のいずれか一方を用いて三角波近似により回転角度Ｔを算出する。 （もっと読む）

【課題】従来よりも構成が簡単であり、全体の形状の小型化を図ることができ、製造コストの低い磁気センサ、及び、そのような磁気センサを用いた磁場強度測定方法を提供する。
【解決手段】本発明に係る磁気センサ５０は、磁化自由層３と、非磁性層５と、磁化固定層７とがこの順に積層された積層体２を有し、その積層方向と垂直な一方向を長手方向とする磁気抵抗効果素子１４と、磁気抵抗効果素子１４と積層方向に離間するように磁気抵抗効果素子１４に絶縁層１８を介して設けられ、電流が供給されることにより磁場を発生させる電流経路層２２とを備え、電流経路層２２は、積層方向から見て磁気抵抗効果素子１４の長手方向と０度以上４５度以下の角度をなす方向に沿って伸びている。 （もっと読む）

【課題】量産時、ＴＭＲ素子を用いたＭＲＡＭの完成品間で、ＭＲＡＭのメモリー特性にバラツキあり、不良品発生頻度が高かった。このバラツキは、量産時のＴＭＲ素子のＭＲ比がウエハー製品間で一定値に維持されず、変動していたことが原因していたので、バラツキを抑制する製造方法及び製造装置を提供する。
【解決手段】低周波成分カットフィルターにより低周波成分をカットした高周波電力印加の下で、酸化マグネシウムを有するターゲットをスパッタリングすることによって酸化マグネシウムの薄膜結晶膜１２２を成膜し、そして磁性金属（好ましくは強磁性体）のターゲットをスパッタリングすることによって磁性金属薄膜１２３を成膜する工程及び該工程を実行する制御プログラムを備えた成膜スパッタリング装置。 （もっと読む）

【課題】エッチング損傷を減少させるべくドライエッチングを用いて磁気素子を製造する。
【解決手段】磁気素子の製造方法と装置を提供する。素子の磁性及び／又は非磁性層はＴａのような非有機材マスクを用いＮ_２のような不活性ガスと水素ガスの混合ガスによりエッチングされる。結果として、研究例ではＭＴＪテーパ角はほぼ垂直である。 （もっと読む）

【課題】室温で１０００％以上のTMR効果が得られる低抵抗の二重障壁強磁性トンネル接合と、この二重障壁強磁性トンネル接合を用いた磁気デバイスを提供する。
【解決手段】下地層／強磁性層１／絶縁層１／強磁性層２／絶縁層２／強磁性層３／上部層の構造が基板材料上に積層され、下地層により強磁性層１の磁化が、上部層により強磁性層３の磁化が固定され、強磁性層２が磁化自由層として機能する構造の二重障壁強磁性トンネル接合において、強磁性層２をCoFeB合金とし、かつ、その厚さを０．５〜１．４nmに薄膜化し、絶縁層１および２をMgOとし、２５０〜４００℃程度の熱処理プロセスを経ることで低抵抗、かつ、１０００％を超える巨大なTMR比が得られる。 （もっと読む）

【課題】磁性膜又は反磁性膜をエッチングする際に発生するパーティクルの混入を抑制し、高性能なTMR素子を製造する方法を提供する。
【解決手段】炭化水素類、アルコール類、エーテル類、アルデヒド類、カルボン酸類、エステル類及びジオン類からなるガス化化合物群から選択された少なくとも一種のガス化化合物を０．５×１０^１７分子数／分・ｍ^２以上、好ましくは２×１０^１７分子数／分・ｍ^２以上の分子流速の条件下において形成したプラズマ雰囲気下で、磁性膜又は反磁性膜をエッチングする。 （もっと読む）

【課題】外部環境の影響を受けにくく、充分な乱数精度が得られる乱数発生装置を提供する。
【解決手段】磁化の向きが反転可能な磁化自由層と、非磁性材料からなる中間層と、磁化自由層に対して中間層を介して配置され、磁化の向きが固定された磁化固定層とを含み、スピン注入電流により磁化自由層の磁化の向きが反転される磁気抵抗効果素子２０，２１を含み、スピン注入電流に関する特性が互いに異なる、複数個の磁気抵抗効果素子２０及び２１を含んだ乱数発生装置を構成する。 （もっと読む）

【課題】同じ構成の記憶素子を用いて、ＲＯＭとＲＡＭとを共に実現することができるメモリを提供する。
【解決手段】磁化Ｍ１の向きが反転可能な磁化自由層１８と、絶縁体からなるトンネルバリア層１７と、磁化自由層１８に対してトンネルバリア層１７を介して配置され、磁化Ｍ１４，Ｍ１６の向きが固定された磁化固定層１３とを含む、トンネル磁気抵抗効果素子から構成された記憶素子１を複数個含み、記憶素子１の磁化自由層１８の磁化Ｍ１の向きによって情報が記録される、ランダムアクセスメモリ領域と、記憶素子１のトンネルバリア層１７の絶縁破壊の有無によって情報が記録される、リードオンリーメモリ領域とを含むメモリを構成する。 （もっと読む）

スピン偏極電流を使用してメモリセルの磁気デバイスにおける磁気領域の磁化方向及び／又はヘリシティを制御してスイッチングする高速かつ低電力の方法。磁気デバイスは、固定の磁気ヘリシティ及び／又は磁化方向を有する基準磁化層と、可変の磁気ヘリシティ及び／又は磁化方向を有する自由磁化層とを含む。固定磁化層及び自由磁化層は、非磁化層により分離されることが好ましい。固定及び自由磁化層は、層法線に対して実質的に非ゼロ角度の磁化方向を有することができる。デバイスに電流を印加してトルクを誘起することができ、これは、デバイスの磁気状態を変更し、そのためにそれは情報を書き込むための磁気メモリとして作用することができる。デバイスの磁気状態に依存する抵抗が測定されてデバイスに格納された情報を読み出す。 （もっと読む）

【課題】 従来に比べてギャップ依存性を小さくし、安定した検出精度を得ることが可能な磁気センサを提供することを目的とする。
【解決手段】 磁気センサ１２は、外部磁界を生じる磁石（磁界発生手段）１３と非接触に設けられ、前記外部磁界を検知する磁気検出素子を備えている。磁気センサ１２と磁石１３間にはギャップＧが設けられている。磁気センサ１２には、前記磁気検出素子と非接触の位置に、前記磁気検出素子に外部から作用する磁束密度を制御する軟磁性体１４が設けられている。これにより、従来に比べてギャップ依存性を小さくし、安定した検出精度を得ることができる。 （もっと読む）

【課題】大きな磁気抵抗変化率を確保しつつ、スピン注入時の電流を抑制し、かつ、絶縁破壊電圧を向上させることが可能な記憶素子を提供する。
【解決手段】記憶層１７と、この記憶層１７を挟むように設けられた、絶縁層（第１の中間層）１６及び絶縁層（第２の中間層）１９と、第１の中間層１６の記憶層１７とは反対側に配置された第１の磁化固定層３１と、第２の中間層１９の記憶層１７とは反対側に配置された第２の磁化固定層３２と、第２の中間層１９と記憶層１７との間に設けられた非磁性導体層１８とを含み、積層方向にスピン偏極した電子を注入することにより、記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われる記憶素子３を構成する。 （もっと読む）

【課題】スピン消極を引き起こすことなく、また、加熱処理を必要とせずに、［Ｃｏ／Ｎｉ］ｘ積層構造の十分な垂直磁気異方性を確保する。
【解決手段】このスピンバルブ構造は、上部の［Ｃｏ／Ｎｉ］ｘ積層リファレンス層２３の垂直磁気異方性を向上させるため、Ｔａ層と、ｆｃｃ［１１１］またはｈｃｐ［００１］構造を有する金属層とを含む複合シード層２２を備える。［Ｃｏ／Ｎｉ］ｘ積層リファレンス層２３は、ＣｏとＮｉとの界面の損傷を防止し、これにより垂直磁気異方性を保つため、低いパワーと高圧のアルゴンガスとを用いたプロセスにより成膜する。その結果、薄いシード層を用いることが可能となる。垂直磁気異方性は２２０℃の温度で１０時間にわたって熱処理を行った後であっても維持される。この構造は、ＣＰＰ−ＧＭＲ素子やＣＰＰ−ＴＭＲ素子に適用できるほか、スピントランスファー発振器やスピントランスファーＭＲＡＭにも適用できる。 （もっと読む）

【課題】磁界の検出感度の高い磁気センサ及び磁界測定装置を提供する。
【解決手段】半導体（シリコン）基板上にＴａ層を形成し、その上にＣｏＦｅＢ層である磁化自由層５０、Ｃｕ層である導電金属層４０、ＣｏＦｅ層である磁化固定層３０、ＭｎＩｒ層である反強磁性層２０及びアルミニウム層１０、をこの順で積層した多層膜をリソグラフィで線幅３０［μｍ］、長さ２００［μｍ］のセンサ部７０を形成する。さらに、センサ部７０の、磁化自由層５０の磁化容易軸の方向と直角方向の両端に、幅６００［μｍ］、長さ６００［μｍ］の電極部６０，６１とを形成する。この磁気センサ５をブリッジ回路９０の１辺に配置し、発振器８０からブリッジ回路９０に交番電流を印加し、磁化自由層の磁壁を振動的に移動させ、外部磁界に対する抵抗変化をしやすくすることにより、磁気センサ５の感度を向上させる。 （もっと読む）

【課題】磁気センサ全体を小型化することができ、しかも、使用中だけでなく製造工程においてもＴＭＲ素子のＥＤＳ耐性が高い薄膜磁気センサを提供すること。
【解決手段】以下の構成を備えた薄膜磁気センサ。（１）薄膜磁気センサは、ツェナーダイオード型のｐｎ接合を備えたダイオード基板と、その表面に形成されたＴＭＲ素子とを備えている。（２）ダイオード基板は、ｐ型半導体層及びｎ型半導体層を備えた半導体層と、ｎ型半導体層に接続されるように半導体層の表面に形成された第１基板電極と、ｐ型半導体層に接続されるように半導体層の表面又は裏面に形成された第２基板電極と、半導体層の表面の内、第１基板電極及び第２基板電極を露出させる領域以外の領域に形成された絶縁膜とを備えている。（３）ＴＭＲ素子は、少なくともその一端が第１基板電極と電気的に接続されるように、絶縁膜の上に形成されている。 （もっと読む）