【課題】低電流で高速に動作可能な磁気メモリ素子の実現。
【解決手段】垂直磁化膜であって情報に対応して磁化の向きが変化する記憶層と、記憶層に対して非磁性層を介して設けられる垂直磁化膜であって磁化方向が固定されて記憶された情報の基準となる参照層とを有する磁気メモリ素子であって、記憶層、非磁性層、参照層から成る層間に電流を流した際に発生するスピントルクで磁化反転を行って情報を記憶する。この場合に、記憶層の記憶時の温度（２００℃）における保磁力が、室温（２３℃）時の保磁力の０．７倍以下とする。また記憶層の一面側に形成される電極の、膜面方向の中央部に、例えば低熱伝導率の絶縁体を補填することで、その周辺部よりも熱伝導度が低くなるように形成する。これにより記憶層の中央部での温度上昇を促進し、記憶時の磁化反転電流を下げる。 （もっと読む）

【課題】現在、反強磁性膜として、不規則相Mn₈₀Ir₂₀膜、規則相Mn₇₅Ir₂₅膜が業界標準である。しかしながら、両者とも結晶構造が立方晶であるが故に結晶磁気異方性エネルギー定数が10⁵ erg/cm³程度と小であり、熱揺らぎ耐性が不足している状態にある。いわゆる、ピンデグレが顕在化している問題がある。
【解決手段】上記課題を克服するため、結晶磁気異方性エネルギー定数約2×10⁸ erg/cm³を保有しているL1₀ Mn₅₀Ir₅₀膜を固定層用、反強磁性膜300として適用する。これにより、例えば、素子サイズ5 nm□、反強磁性膜厚5 nmになっても、緩和時間1.2×10⁴⁹ 年と、天文学的数値の熱揺らぎ耐性を確保できる。L1₀ Mn₅₀Ir₅₀系反強磁性膜の低温規則化手段については、Mn₅₀Ir₅₀膜下方に動的応力駆動・静的応力駆動MnIr低温規則化層を設けることにより、解決する。 （もっと読む）

【課題】 書き込み電流の低減を図る。
【解決手段】 実施形態による磁気ランダムアクセスメモリは、メモリセルに磁気抵抗素子１００を備えた磁気ランダムアクセスメモリであって、磁気抵抗素子１００は、第１の金属磁性層２４と、第２の金属磁性層２６と、第１及び第２の金属磁性層２４、２６に挟まれた絶縁層２５と、を具備し、第１及び第２の金属磁性層２４、２６の各面積は、絶縁層２５の面積より小さい。 （もっと読む）

【課題】上部の反強磁性層の加工の際に生じる堆積物の量を低減することができる記憶装置を提供する。
【解決手段】記憶層１５に対して、トンネル絶縁層１４を介して下層に設けられた第１の磁化固定層１３と、トンネル絶縁層１６を介して上層に設けられた第２の磁化固定層１７と、第１の磁化固定層１３の磁化の向きを固定する第１の反強磁性層１２とを含む。そして、第２の磁化固定層１７の磁化の向きを固定し、第１の反強磁性層１２よりも厚さが薄い第２の反強磁性層１８を含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子１０と、記憶素子１０の各層の積層方向に流す電流を記憶素子１０に供給する配線を含む、記憶装置を構成する。 （もっと読む）

【課題】バリア層の下面として平滑な界面を有するＴＭＲデバイスを提供する。
【解決手段】シード層１１上に、反強磁性層１２、外側ピンド層２０、ＡＦＭ 結合層１４、内側ピンド層１５、バリア層１６、フリー層１７およびキャップ層１８をこの順で備えている。外側ピンド層（ＡＰ２層）２０は、（ＣｏＦｅ）_outer 層２１（外側ＣｏＦｅ層２１）／ （ＣｏＦｅ_x ）Ｂ_y 層２２（非晶質層２２）／（ＣｏＦｅ）_inner 層２３（内側ＣｏＦｅ層２３）の積層構造を有している。デバイスのロバスト性が改善される。 （もっと読む）

【課題】検出精度が低下することを抑制するトンネル磁気抵抗素子の製造方法を提供する。
【解決手段】平面形状が所定方向に延設された細長形状とされたピン層４０およびトンネル層５０と、トンネル層５０の表面を露出させた状態で、ピン層４０およびトンネル層５０を囲んで配置された第１保護膜８１と、を有する積層体９０を基板１０上に形成する工程と、平面形状がトンネル層５０における延設方向と垂直方向の長さより長い直径を有する円形状であって、トンネル層５０が内部を通過すると共に、トンネル層５０における延設方向と垂直方向にトンネル層５０から突出した部分を有する形状のフリー層６０を積層体９０上に形成する工程と、フリー層６０を覆う第２保護膜８２を配置する工程と、を含む工程を行う。 （もっと読む）

【課題】消費電力化が可能な記憶素子を提供する。
【解決手段】積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層１６の磁化Ｍ１の向きが変化して、記憶層１６に対して情報の記憶が行われる記憶素子３を構成する。この記憶素子３は、情報を磁性体の磁化状態により保持する記憶層１６と、記憶層１６に対してトンネルバリア層１５を介して設けられている磁化固定層１４とを備える。そして、トンネルバリア層１５は、厚さが０．１ｎｍ以上０．６ｎｍ以下であり、且つ、界面ラフネスが０．５ｎｍ未満である。 （もっと読む）

【課題】磁気抵抗効果素子の抵抗値を適当な大きさにし、且つＭＲ変化率を十分に大きくする。
【解決手段】ＭＲ素子５は、第１の強磁性層（自由層５５）と、第２の強磁性層（固定層５３）と、第１の強磁性層と第２の強磁性層との間に配置されたスペーサ層５４とを備えている。スペーサ層５４は、順に積層された非磁性金属層５４１、第１の酸化物半導体層５４２および第２の酸化物半導体層５４３を有している。非磁性金属層５４１は、Ｃｕよりなり、０．３〜１．５ｎｍの範囲内の厚みを有している。第１の酸化物半導体層５４２は、Ｇａ酸化物半導体よりなり、０．５〜２．０ｎｍの範囲内の厚みを有している。第２の酸化物半導体層５４３は、Ｚｎ酸化物半導体よりなり、０．１〜１．０ｎｍの範囲内の厚みを有している。 （もっと読む）

【課題】情報保持特性を低下することなくスピン注入による磁化反転を起こすために必要な電流を低減化する。
【解決手段】磁化方向が所定の方向に固定された参照層２６と、スピン注入により磁化方向が変化する記録層２８と、記録層２８と参照層２６を隔てる中間層２７と、記録層２８を加熱する発熱部３３と、を備える。記録層２８の材料は、磁化量が１５０℃で室温時の磁化量の５０％以上となり、１５０℃以上２００℃以下の範囲で室温時の磁化量の１０％以上８０％以下となる磁性体より構成する。 （もっと読む）

【課題】搬送時にも基板を清浄に保つことができる技術を提供する。
【解決手段】
搬送槽１１０とゲートバルブ３３の間に二重オーリング１１５ｂ、１１６ｂを配置し、二重オーリング１１５ｂ、１１６ｂの間の密閉空間８０ｂに真空排気系３３９を接続し、密閉空間８０ｂを真空排気する。密閉空間８０ｂ内に大気が浸入しても真空排気によって除去されるので搬送槽１１０内に大気が浸入せず、搬送槽１１０内を高真空状態に置ける。ＭＲ比の大きいトンネル接合磁気抵抗効果素子を作成することができる。 （もっと読む）

【課題】半導体集積回路の高集積化と機能素子の高性能化とを同時に実現する。
【解決手段】実施形態に係わる半導体装置は、半導体基板１の表面領域に配置されるスイッチ素子３，４と、下面がスイッチ素子３，４に接続されるコンタクトプラグ６と、コンタクトプラグ６の上面の直上に配置される機能素子７とを備える。コンタクトプラグ６の上面の最大表面粗さは、０．２ｎｍ以下である。 （もっと読む）

【課題】電気的破壊の抑制を可能とする記憶素子の駆動方法を提供する。
【解決手段】複数の磁性層を有し、スピントルク磁化反転を利用して記録を行う記憶素子の駆動方法であって、記憶素子に記録パルス電圧を印加する際に記録パルスと逆極性のパルス電圧を印加する。前記逆極性のパルス電圧は、前記記録パルスの立ち下がり時のアンダーシュートであり、前記アンダーシュートの絶対値及びパルス幅は、前記記録パルス電圧の５％以上２０％以下である。 （もっと読む）

【課題】磁化方向が膜面垂直方向に安定であり、磁気抵抗変化率が制御された磁気抵抗効果素子及びその磁気抵抗効果素子を用いた磁気メモリを提供する。
【解決手段】磁気抵抗効果素子を構成する強磁性層１０６，１０７の材料を、３ｄ遷移金属を少なくとも１種類含んだ強磁性材料で構成することで、磁気抵抗変化率を制御し、且つ、強磁性層の膜厚を原子層レベルで制御することで磁化方向を膜面内方向から膜面垂直方向に変化させた。 （もっと読む）

【課題】磁気トンネル接合素子を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）において、磁気トンネル接合素子形成プロセスで、磁気トンネル接合素子の側壁に導電性膜などが形成されてしまうと、トンネルバリア層から素子側壁導電性膜へ、電流リークが発生する。電流リークを防止し、信頼性の高い磁気トンネル接合素子を用いたＭＲＡＭおよびその製造方法を提供することを目的とする。
【解決手段】
素子側壁導電性膜であるＴａＯ層６０の上面６０Ｕよりも、トンネルバリア層４２の下面４２Ｌの位置のほうが高く形成できるように、バッファ層３０上に磁気トンネル接合素子を形成する。そのために、バッファ層３０の膜厚と、トンネルバリア層下面位置４２Ｌと、磁気トンネル接合素子周辺に形成されたＴａＯ層６０の上面６０Ｕと、の関係をあらかじめ求めておき、当該関係に基づき、バッファ層３０の成膜膜厚を決定する。 （もっと読む）

【課題】 磁気デバイスにおける垂直磁気異方性と保持力とを向上させる。
【解決手段】 ＭＡＭＲ構造２０は、Ｔａ／Ｍ１／Ｍ２なる構造（例えば、Ｍ１はＴｉ、Ｍ２はＣｕ）の複合シード層２２の上に、［ＣｏＦｅ／Ｎｉ］_X等のＰＭＡ多層膜２３を有する。複合シード層２２とＰＭＡ多層膜２３との間の界面、および、ＰＭＡ多層膜２３の積層構造内の各一対の隣接層間における１以上の界面の一方または双方に界面活性層を形成する。超高圧アルゴンガスを用いたＰＭＡ多層膜２３の成膜により、各［ＣｏＦｅ／Ｎｉ］_X間の界面を損傷するエネルギーを抑える。低パワープラズマ処理および自然酸化処理の一方または両方を複合シード層２２に施すことにより、［ＣｏＦｅ／Ｎｉ］_X多層膜との界面を均一化する。各［ＣｏＦｅ／Ｎｉ］_X層間に酸素界面活性層を形成してもよい。保磁力は、１８０〜４００°Ｃ程度の熱処理によっても増加する。 （もっと読む）

【課題】従来のセンサとは別の動作原理に基づくMEMS技術を応用した新たな高感度センサを提供する。
【解決手段】磁性膜センサは、磁気歪を発生する矩形状の磁性膜を有し、磁性膜に磁気歪を発生させる磁気歪構造を有している。磁気歪構造は、例えば磁性膜を湾曲させて磁気歪を発生させるように構成されている。また、磁気歪構造は、例えば表面に凹部が形成された凹部付絶縁層を設け、その凹部を跨ぐようにして磁性膜を形成することによって得られる。磁性膜は、ＧＭＲ膜等に永久磁石バイアス層が積層され、その永久磁石バイアス層によって磁性膜の短手辺に沿った方向の磁界がＧＭＲ膜に加えられている。 （もっと読む）

【課題】形成された膜のステップカバレッジを大きくすることが可能であり、かつ低温領域で成膜することが可能な磁気抵抗効果素子の製造方法を提供すること。
【解決手段】本発明の一実施形態では、プラズマ源と成膜室を隔壁板により隔離したプラズマＣＶＤ装置により多層磁性層上に絶縁性の保護層を形成する。本方法によれば、磁気特性の劣化をもたらすことなく保護層を成膜でき、かつ、１５０℃未満の低温成膜も可能である。これにより、レジストを残留させたまま保護層の成膜が可能であり、多層構造の磁気抵抗効果素子の製造において工数低減も可能である。 （もっと読む）

【課題】 スピン注入層の強固さを向上させ、より大きな発振磁界を生成可能なＳＴＯ構造を提供する。
【解決手段】 Ｔａ層と、ｆｃｃ［１１１］またはｈｃｐ［００１］結晶配向構造を有する金属層Ｍ１とを含む複合シード層２１の上に、高い垂直磁気異方性（ＰＭＡ）を示す多層構造（磁性層Ａ１／磁性層Ａ２）_x を含むスピン注入層２２を形成する。さらに、スピン注入層２２の上に、非磁性スペーサ層２３、高飽和磁束密度層（高Ｂｓ層）を含む磁界発生層（ＦＧＬ）２４およびキャップ層２５を順次形成する。薄いシード層であってもスピン注入層２２の強固さを向上させ得る。高いＰＭＡの多層構造（Ａ１／Ａ２）_x と高Ｂｓ層との結合を含む複合ＳＩＬを用いれば、スピン注入層をより強固にできる。高いＰＭＡの多層構造（Ａ１／Ａ２）_Y と高Ｂｓ層との結合を含む複合ＦＧＬを用いれば、高Ｂｓ層内部に部分的ＰＭＡを確立でき、容易なＦＧＬ発振が可能になる。 （もっと読む）

【課題】垂直磁気異方性（ＰＭＡ）を持つフリー層を有し、フリー層の磁化を固定し、シールド−フリー層間相互作用を最小化するためのハードバイアス構造を必要としない磁気抵抗効果センサを提供する。
【解決手段】
下部シールド２１の上にシード層２４、フリー層２５、接合層２６、リファレンス層２７および交換ピンニング層２８をこの順に形成する。パターニング後、センサ積層体の側壁３３に沿って、共形の絶縁層２３を形成する。その後、絶縁層２３の上に上部シールド２２ｔを形成する。上部シールド２２ｔは、狭いリードギャップによってフリー層２５から分離されている。ＰＭＡがフリー層２５の自己減磁界よりも大きい場合、センサは、幅５０ｎｍ未満まで拡大可能である。有効バイアス磁界は、センサのアスペクト比に対してあまり反応しないため、ストライプが高く、幅の狭いセンサにより、高いＲＡ値を有するＴＭＲ構造が実現可能となる。 （もっと読む）

【課題】 スピントロニクス素子や磁気読み取りヘッドの素子性能（特にＭＲ比とＲＡ値）を向上させる。
【解決手段】１つまたは複数の活性層（ＡＰ１層１５０、フリー層１７０、ＳＩＬ層など）の各々のほぼ中間に、磁気抵抗効果増加層（ＭＲＥＬ：Magneto-Resistance Enhancing Layer）を挿入する。ＭＲＥＬは、バンドギャップが小さく電子移動度が高い層であり、例えばＺｎＯなどの半導体やＢｉなどの半金属からなる層が該当する。さらに、ＭＲＥＬと、それが挿入される活性層との間の界面全体にわたってオーミック接触を確保するために、ＭＲＥＬと活性層との間の界面の隙間を、銅などの高導電性金属からなる薄い層によって埋めるようにしてもよい。 （もっと読む）