【課題】低抵抗キャップ構造を有する磁気読取りセンサを製造する方法を提供する。
【解決手段】センサのキャッピング層内での酸化物形成をなくすことによって、センサの面積抵抗を減少させ、ＭＲ比を減少させる磁気センサを製造する方法。本方法は、センサ積重体を覆って形成された多層キャッピング構造を有する、センサ積重体を形成することを含む。多層キャッピング構造は、第１、第２、第３、および第４の層を含みうる。第２の層は、容易に酸化されず、第１の層と異なる材料から構成される。センサは、炭素ハードマスクを含むマスクを使用して形成されうる。センサ積重体が、イオンミリングによって形成された後、ハードマスクは、反応性イオンエッチングによって除去されうる。その後、除去プロセスが、第２の層の存在を検出する２次イオン質量分析などの終点検出方法を使用して、キャッピング層構造の第２、第３、第４の層を除去するために実施される。 （もっと読む）

【課題】書込電流を増大させることなく、熱安定性を改善することができる記憶素子の提供、及び記憶層の微細加工時の抵抗上昇の防止。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層１７と、記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層１５と、記憶層と磁化固定層の間に設けられる非磁性体による絶縁層１６とを有する。そして積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して情報の記録が行われる。ここで記憶層が受ける実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいものとされている。これにより書込電流を増大させることなく、熱安定性を改善することができる。また記憶層１７を構成する強磁性層は、ＣｏＦｅＢを母材とし且つ当該母材に耐食性元素が添加されている。これにより記憶層の微細加工時の抵抗上昇の防止が図られる。 （もっと読む）

【課題】垂直磁気異方性を利用したＳＴ−ＭＲＡＭの書込電流の低減及び熱安定性の向上を図り、回路の複雑化や読み出し速度の低下の防止を図る。
【解決手段】膜面に垂直な磁化を有し、情報に対し磁化の向きが変化する記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に非磁性体による絶縁層を有し、上記記憶層、上記絶縁層、上記磁化固定層の積層方向に流れる電流により発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行い、上記記憶層に接し上記絶縁層と反対側の層を、導電性酸化物で構成する。記憶層との界面に酸化物を用いることで垂直磁気異方性が誘起され書込電流低減、熱安定性向上を図り、導電性酸化物を用いることで読み出し時のトンネル磁気抵抗効果に寄与しない抵抗成分が小となり、回路の複雑化や読み出し速度低下の防止を図る。 （もっと読む）

【課題】垂直磁気異方性を利用したＳＴ−ＭＲＡＭの書込電流の低減及び熱安定性を向上し、回路の複雑化や読み出し速度の低下を防止する。
【解決手段】膜面に垂直な磁化を有し、情報に対して磁化の向きが変化する記憶層と、膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間の非磁性体による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層の積層方向に流れる電流により発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行い、上記記憶層を、磁性層と導電性酸化物との積層構造で構成する。記憶層において磁性層と酸化物層と積層構造を採ることで垂直磁気異方性が誘起され書込電流が低減し熱安定性が向上し、当該酸化物として導電性酸化物が用いられることで読み出し時にトンネル磁気抵抗効果に寄与しない抵抗成分が小となり、回路の複雑化や読み出し速度の低下を防止する。 （もっと読む）

【課題】複数のトンネル接合素子の間隔を短縮すること。
【解決手段】上面に凹部２６が形成された下地層２４と、前記凹部の内面と前記凹部の両側の下地層上とに形成された下部電極２８と、前記凹部の両側の前記下部電極上に形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層３０と、前記磁気トンネル接合層上に形成され、前記凹部の上方において電気的に分離された複数の上部電極４０と、を具備する磁気デバイス。 （もっと読む）

【課題】スペーサ層に隣接する磁性層の酸化を防止し、かつ大きなＭＲ変化率を実現する。
【解決手段】磁気抵抗効果素子４は、外部磁界に対して磁化方向のなす相対角度が変化する第１及び第２の磁性層Ｌ１，Ｌ２と、第１の磁性層Ｌ１と第２の磁性層Ｌ２との間に位置するスペーサ層１６と、を有している。第１の磁性層Ｌ１は、磁気抵抗効果素子４が形成される基板に対し、第２の磁性層Ｌ２よりも近い側に位置し、スペーサ層１６は、酸化ガリウムを主成分とする主スペーサ層１６ｂと、主スペーサ層１６ｂと第１の磁性層Ｌ１との間に位置し、銅とガリウムとを含む第１の非磁性層１６ａと、を有している。 （もっと読む）

【課題】磁気トンネル接合に導入されるダメージによる磁気デバイスの劣化を抑制すること。
【解決手段】上面に凹部２６を備える下部電極２８と、前記下部電極の前記凹部の内面と前記凹部外の前記下部電極上とに形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層３０と、前記磁気トンネル接合層上に、前記磁気トンネル接合層の側面に達しないように形成された上部電極４０と、を具備する磁気デバイス。 （もっと読む）

【課題】磁気デバイス用の磁気接合を提供する方法及びシステムを提供する。
【解決手段】磁気接合は、ピンド層と、非磁性スペーサ層と、自由層とを含む。非磁性スペーサ層は、ピンド層と自由層との間に存在する。磁気接合は、書き込み電流が磁気接合に流された際に自由層が複数の安定磁気状態の間で切り替えられるように構成される。ピンド層及び自由層の少なくとも一方は磁気サブストラクチャを含む。磁気サブストラクチャは、少なくとも一つの挿入層と交互にされた少なくとも二つの磁性層を含む。各挿入層は、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｕ、Ｍｇ、酸化アルミニウム、ＭｇＯのうち少なくとも一つを含む。磁性層は交換結合される。 （もっと読む）

【課題】データ記憶装置における増加された記憶容量をもたらし得るより小さい全体セル厚さを提供する。
【解決手段】ＳＴＲＡＭセルのような、不揮発性メモリセルについての装置および関連する方法が開示される。さまざまな実施形態に従えば、磁気自由層は、非磁気スペーサ層によって反強磁性層（ＡＦＭ）から横方向に分離されるとともに、磁気トンネル接合によって合成反強磁性層（ＳＡＦ）から内側に分離される。ＡＦＭは、磁気トンネル接合を超えて横方向に伸延するＳＡＦのピニング領域との接触を通じて、ＳＡＦの磁化を固定する。 （もっと読む）

【課題】ＳＴ−ＭＲＡＭにおいて記憶素子の破壊を防ぎつつ記憶素子に情報を記憶させ、併せて書込速度の向上を図る。
【解決手段】メモリブロック１−１、１−２に対する書込制御部５１−１、５１−２とを複数対設け、各書込制御部５１−１、５１−２が、対を為すメモリブロック１−１または１−２の各記憶素子に書き込まれるべき情報をシフトレジスタ５２に格納し、当該シフトレジスタ５２から１つの情報をメモリブロック１−１、１−２に出力し、当該出力した情報の書込成否を判定し、書込失敗と判定した場合はメモリブロック１−１、１−２に対して再度同一情報を出力し、書込成功と判定した場合はメモリブロック１−１、１−２において書込可能状態とする前記記憶素子を選択するためのアドレス値を増加させかつ、シフトレジスタ５２から次の情報をメモリブロック１−１、１−２に出力する、という書込制御を個々に独立して行う。 （もっと読む）

【課題】磁気層構造を開示する。
【解決手段】磁気層構造は、ピン止め層と、ピン止め層の磁気配向を規定する第１の反強磁性層と、自由層と、自由層に対して、ピン止め層の磁気配向にほぼ垂直な磁気配向へとバイアスをかける第２の反強磁性層と、第２の反強磁性層と自由層との間に位置決めされ、第２の反強磁性層および自由層に接触し、自由層のバイアスを所望のレベルに調整する調整層とを含む。 （もっと読む）

【課題】ハードバイアス層用の改善されたシード層構造を備えた面垂直電流（ＣＰＰ）磁気抵抗（ＭＲ）センサを提供する。
【解決手段】面垂直電流（ＣＰＰ）磁気抵抗（ＭＲ）センサ１００は、センサの自由強磁性層に縦にバイアスをかけるために用いられる強磁性体ハード（高保磁力）バイアス層用の改善されたシード層構造１１４を有する。シード層構造１１４は、タンタル（Ｔａ）の第１のシード層１１４ａと、Ｔａ層１１４ａ上でそれに接するチタン（Ｔｉ）およびＴｉ酸化物の一方または両方の第２のシード層１１４ｂと、第２のシード層１１４ｂ上でそれに接するタングステン（Ｗ）の第３のシード層１１４ｃと、からなる３層である。 （もっと読む）

【課題】スピントルクを利用した磁気メモリにおいて、３００℃から４００℃程度の温度の熱処理において、垂直磁化が得られ半導体プロセスで容易に作製可能な磁気メモリを実現する。
【解決手段】膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層１７と、記憶層１７に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層１５と、記憶層１７と磁化固定層１５の間に設けられる酸化物による絶縁層１６とを有する記憶素子において、記憶層もしくは磁化固定層の少なくとも一方は、絶縁層に接する界面側からＦｅ膜、Ｎｉを含む膜が順に形成され、熱処理後において界面側でＮｉに対するＦｅの組成比が大きい傾斜組成分布が形成されているようにする。 （もっと読む）

【課題】 特に、従来よりも少ないチップ数で複数軸の外部磁界検知を可能とする磁気センサを提供することを目的とする。
【解決手段】 磁性層と非磁性層とが積層されて成る磁気抵抗効果を発揮する複数の磁気抵抗効果素子Ｓ１〜Ｓ３と、各磁気抵抗効果素子と絶縁層４を介して非接触の位置に設けられた軟磁性体３とを有し、平面視にて前記軟磁性体３のＸ１−Ｘ２の両側に夫々、固定磁性層の固定磁化方向Ｐ１が、Ｘ１−Ｘ２方向に向けられた磁気抵抗効果素子Ｓ１〜Ｓ３が配置されており、磁気抵抗効果素子Ｓ１，Ｓ３と磁気抵抗効果素子Ｓ２とで固定磁化方向Ｐ１が互いに逆方向にされている。 （もっと読む）

【課題】読み出しマージンが改良されたマルチビット磁気ランダムアクセスメモリセルを提供する。
【解決手段】第１の磁化方向を有する第１の磁性層２１と第２の磁化方向を有する第２の磁性層２３との間にトンネル障壁層２２を備える磁気ランダムアクセスメモリ（ＭＲＡＭ）セルであって、第２の磁化方向が、第１の磁化方向に対して第１の方向から第２の方向に調節可能であり、前記磁気トンネル接合がさらに電気的に接続されるスイッチング抵抗素子６２を備え、スイッチング抵抗素子を通してスイッチング電流が流されるときに第１のスイッチング抵抗レベルから第２のスイッチング抵抗レベルに切り換えることができるスイッチング抵抗を有し、それにより、ＭＲＡＭセルのＭＲＡＭセル抵抗が、接合抵抗及びスイッチング抵抗の抵抗レベルに応じて少なくとも４つの異なるセル抵抗レベルを有することができる磁気ランダムアクセスメモリ（ＭＲＡＭ）セル。 （もっと読む）

【課題】磁気異方性物質の自由層を含むストレージノードと、これを含む磁気メモリ素子及びこれらの製造方法を提供する。
【解決手段】下部磁性層と、下部磁性層上に形成されたトンネルバリアと、トンネルバリア上に形成され、スピン電流により磁化方向がスイッチングされる自由層と、を含み、自由層は水平または垂直磁気異方性物質層を含み、自由層下に形成された少なくとも一つの物質層を包むキャップ構造を持つ磁気メモリ素子のストレージノード。 （もっと読む）

【課題】従来よりも高いＭＲ比を持った磁気抵抗素子とその製造方法を提供する。
【解決手段】本発明は、磁気ディスク駆動装置の磁気再生ヘッド、磁気ランダムアクセスメモリの記憶素子及び磁気センサーに用いられる磁気抵抗素子、好ましくは、トンネル磁気抵抗素子（さらに好ましくは、スピンバルブ型トンネル磁気抵抗素子）に関し、基板、トンネルバリア層、Ｃｏ（コバルト）Ｆｅ（鉄）合金からなる強磁性層及びＢ（ボロン）を含有した非磁性金属層を有する磁気抵抗素子。 （もっと読む）

【課題】磁気メモリに用い得る磁気素子を作製するための方法及びシステムを提供する。
【解決手段】磁気素子には、固定層と、非磁性スペーサ層と、自由層とが含まれる。スペーサ層は固定層と自由層との間にある。自由層は、書き込み電流が磁気素子を通過する時にスピン転移を用いて切換え得る。磁気素子には更に、バリア層と第２固定層とを含み得る。他の選択肢として、第２固定層と第２スペーサ層と自由層に静磁気的に結合された第２自由層とが含まれる。少なくとも１つの自由層が高垂直異方性を有する。高垂直異方性は、面外減磁エネルギの少なくとも２０％であり且つ１００パーセント未満である垂直異方性エネルギを有する。 （もっと読む）

【課題】 特にＳＦＰ構造における第１磁性層の膜厚を、耐熱性及びΔＭＲの観点から適正化してなるセルフピン止め型の磁気検出素子及びそれを用いた磁気センサを提供することを目的とする。
【解決手段】 固定磁性層とフリー磁性層とが非磁性材料層を介して積層された積層構造を備え、固定磁性層３は、第１磁性層３ａと第２磁性層３ｃとが非磁性中間層３ｂを介して積層され、反平行に磁化固定されたセルフピン止め型であり、第１磁性層３ａは第２磁性層よりも高保磁力材料のＦｅ_xＣｏ_100-x（ただしｘは、５５ａｔ％以上で６５ａｔ％以下）で形成され、第１磁性層３ａの膜厚ｔ１は１４Å以上で２０．５Å以下の範囲内で第２磁性層よりも薄く、第１磁性層３ａと第２磁性層３ｃの磁化量の差が実質的にゼロである。 （もっと読む）

【課題】スピントルク注入ランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルのような磁気メモリ素子にデータを書込むための方法および装置を提供する。
【解決手段】さまざまな実施の形態に従うと、マルチレベルセル（ＭＬＣ）磁気メモリセルスタックは、第１の制御線に接続された第１および第２の磁気メモリ素子と、第２の制御線に接続されたスイッチング素子とを有する。第１のメモリ素子は並列に第２のメモリ素子と接続され、第１および第２のメモリ素子はスイッチング素子に直列に接続される。第１および第２のメモリ素子は、さらに、スタック内において、異なる、重ならない高さに配置される。プログラミング電流が第１および第２の制御線の間に流れて、第１および第２の磁気メモリ素子を、異なるプログラムされた抵抗に同時に設定する。 （もっと読む）