【課題】より広い電流レンジの測定を可能とする。
【解決手段】電流を検知するための素子として、磁界の強度に応じて抵抗値が変化する磁気抵抗効果を利用した磁気抵抗素子を用いる。磁気抵抗素子の近傍に配置した配線に測定対象の電流が流れた際に発生する磁界に応じた当該磁気抵抗素子の抵抗に基づき、当該測定対象電流の電流値を測定する。また、磁気抵抗素子を、ＩＶ特性の直線領域において純抵抗として用いて、当該磁気抵抗素子に測定対象電流を直接流して電流値の測定を行う。これらの、磁気抵抗素子の磁気抵抗効果を利用した電流測定と、磁気抵抗素子を純抵抗として用いた電流測定とを、測定対象電流の電流値に応じて切り替える。 （もっと読む）

【課題】変換精度が高いアナログ／デジタル変換器を提供する。
【解決手段】アナログ／デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の抵抗器で分圧して複数の比較用電圧を生成する。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧との比較結果に応じたデジタル信号を出力する。各比較器は、２つの入力の電位差を検出する差動対回路を含む。差動対回路は、第１回路部５０と第２回路部６０とを有する。第１回路部は、第１入力トランジスタ５１と、第１入力トランジスタと直列に接続される抵抗器Ｒｒｅｆとを含む。第２回路部は、第１入力トランジスタと差動対を形成する第２入力トランジスタ６１と、第２入力トランジスタと直列に接続される可変抵抗器Ｒｖとを含む。可変抵抗器は、直列に接続されるとともに、制御信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。 （もっと読む）

【課題】精度の高い磁界検出方法を提供する。
【解決手段】
トンネル磁気抵抗効果素子１０を用いて外部磁界を検出する磁界検出方法が提供される。磁界検出方法は、トンネル磁気抵抗効果素子１０の自由層１５の磁化方向を変化させるバイアス磁界Ｈｂと外部磁界Ｈｅｘとを同時に、もしくはバイアス磁界Ｈｂと外部磁界Ｈｅｘとを個別にトンネル磁気抵抗効果素子１０に印加したときの電気特性を測定するステップと、バイアス磁界Ｈｂおよび外部磁界Ｈｅｘに応じて測定されたトンネル磁気抵抗効果素子１０の電気特性に基づいて外部磁界を算出するステップとを含む。 （もっと読む）

【課題】ＦｉｎＦＥＴの特性が均一な半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、半導体基板の上層部分に凹部を形成する工程と、前記凹部内に犠牲材を配置する工程と、前記半導体基板及び前記犠牲材を選択的に除去することにより、一方向に延び、周期的に配列された複数本のフィンを形成する工程と、前記フィン間の空間の下部に素子分離絶縁膜を形成する工程と、前記犠牲材を除去する工程と、前記フィンの露出面上にゲート絶縁膜を形成する工程と、前記素子分離絶縁膜上に、前記フィンを跨ぐように、前記一方向に対して交差した方向に延びるゲート電極を形成する工程と、を備える。 （もっと読む）

【課題】基板の反射率に依存せず、アライメントマークの識別性を確保することができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、シリコン基板２４と、シリコン基板２４上に少なくともＮｉＣｏパターン３１とアルミ電極３０とを含んで形成される回路部３と、シリコン基板２４上に回路部３のＮｉＣｏパターン３１と同工程において形成される低反射パターンとしてのＮｉＣｏパターン２２と、ＮｉＣｏパターン２２上に形成され、回路部３のアルミ電極３０と同工程において形成される高反射パターンとしてのアルミパターン２０とを有する。 （もっと読む）

【課題】ウェル層と基板の間の空乏層幅を抑制し、かつＣＭＯＳトランジスタとの混載が可能なホール素子を含む半導体装置を提供することを目的とする。
【解決手段】Ｐ型基板１０１に設けられたＮウェル層１０３と、Ｎウェル層１０３の上面においてＸ方向に沿った電流を流す電流入力端子１１０、１１１と、前Ｎウェル層１０３の上面においてＸ方向と直交するＹ方向に沿った磁界を発生する電圧出力端子１１２、１１３と、を備える半導体装置において、Ｎウェル層１０３の底面とＰ型基板１０１との間に、導電型がＮ型であって、かつＮウェル層１０３よりも不純物濃度の高い空乏層幅抑制用Ｎ⁺層１２０を設ける。 （もっと読む）

【課題】コストの増大を抑えつつ、ホール素子のオフセット電圧Ｖｏを低減することができるようにしたホール素子及びその製造方法と、半導体装置を提供する。
【解決手段】半導体基板１に設けられた第１のＮ型拡散領域１０と、半導体基板１に設けられ、第１のＮ型拡散領域１０に電気的に接合された複数の第２のＮ型拡散領域２０と、半導体基板１に設けられ、複数の第２のＮ型拡散領域２０の各々の間を電気的に分離するＳＴＩ領域３０と、を有する。第１のＮ型拡散領域１０は感磁部であり、複数の第２のＮ型拡散領域２０の各々は感磁部に対する入出力端子部である。複数の第２のＮ型拡散領域２０の各々におけるＮ型の不純物濃度は、ＳＴＩ領域３０の底部３０ｂを基点に深さ方向で０μｍ以上、０．２μｍ以下の範囲内で、５×１０¹⁷個／ｃｍ³以上、３×１０¹⁹個／ｃｍ³以下である。 （もっと読む）

【課題】簡便な構成で電気配線に流れる電流を広い電流レンジで検知する電流センサを提供する。
【解決手段】測定対象Ａに接続される電気配線ｗａ，ｗｂ１，ｗｃ１と、抵抗値が一定比率で増加する直線部分と抵抗値が飽和する飽和部分とからなる磁気抵抗特性を有し、それぞれが前記電気配線から異なる距離ｄ１，ｄ２，ｄ３で離間して配置される磁気抵抗素子１１ａ，１１ｂ，１１ｃと、磁気抵抗素子１１ａ，１１ｂ，１１ｃそれぞれにセンス電流を流すセンス電流部１２と、磁気抵抗素子１１ａ，１１ｂ，１１ｃにおけるセンス電流値の変化から磁気抵抗特性の前記直線部分から飽和部分へ移行する抵抗値の飽和点に到達したことを検知し、前記電流配線に流れる電流がある規定値に到達したとして出力する検知手段１３と、を備え、検知手段１３は、前記電流配線に流れる電流について磁気抵抗素子１１ａ，１１ｂ，１１ｃごとに異なる規定値への到達を検知する。 （もっと読む）

【課題】スピンエレクトロニクスを用いて擬似的にダイオード特性を有するスピン流回路を提供する。
【解決手段】 このスピン流回路は、半導体層１０Ｃ内に形成された主導電領域３Ａと、半導体層内に形成され主導電領域から分岐した第1副導電領域３Ｂと、半導体層内に形成され主導電領域から分岐した第２副導電領域３Ｃと、主導電領域３Ａ上に形成され主導電領域内にトンネル障壁層５を介して電子を注入する主強磁性体１と、主導電領域３Ａ上に形成された収集電極４と、第1副導電領域３Ｂ上に形成され、主強磁性体１と同じ方向に磁化方向が固定された第1副強磁性体２’と、第２副導電領域３Ｃ上に形成され、第1副強磁性体２’とは磁化方向が異なる方向に固定された第２副強磁性体２”と、第1副強磁性体２’と第２副強磁性体２”との間の電圧を検出する電圧検出回路とを備えている。 （もっと読む）

【課題】チップ面積を増大させることなく電流検出精度を向上することができる半導体装置を得る。
【解決手段】半導体素子１はエミッタ電極７を有する。引き出し線１０は、エミッタ電極７に電気的に接続され、エミッタ電極７の上方を通ってサイドに引き出される。電流センサー１１は、磁気抵抗素子１２を有し、引き出し線１０に流れる電流を検出する。磁気抵抗素子１２は、エミッタ電極７上、かつ引き出し線１０の下方に配置されている。磁気抵抗素子１２の抵抗値は、電流により発生した磁界に対してリニアに変化する。 （もっと読む）

【課題】減少された大きさ、改善された精度、および／または改善されたダイナミックレンジを有する外部磁界センサ等を提供することを目的とする。
【解決手段】 集積回路（１０）は、磁界感知素子（３０）を支持する第１の基板（１４）および他の磁界感知素子（２０）を支持する第２の基板（２６）を備えることができる。第１および第２の基板は、様々な構成で配列されてもよい。他の集積回路は、その表面に配置された第１の磁界感知素子および第２の異なる磁界感知素子を備えることができる。 （もっと読む）

【課題】ノイズの影響が低減され、かつ、増幅歪みの少ない半導体磁気センサ及びそれを用いた磁性体検出装置を提供すること。
【解決手段】直列接続された第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２と、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の接続ノードにゲート電極が接続された電界効果トランジスタ１０とを備えている。電界効果トランジスタ１０のゲート電極の幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の略偶数倍であるように構成されている。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、堆積可能なアッド‐オン層形成方法を提供することを目的とする。
【解決手段】堆積可能なアッド‐オン層形成方法であって、第一半導体基板の取り外し層の形成、取り外し層の上の第一半導体基板に多くのドーピング領域の形成、ここで多くのドーピング層の形成は、第一電導型を有するように、ドーピングされ、取り外し層の上の第一半導体基板の第一ドーピング層の形成、第一電導型に対する第二電導型を有するようにドーピングされ、第一ドーピング層の上の第一半導体基板に最低中間ドーピング層の形成、及び中間ドーピング層上の第一半導体基板に最低第三ドーピング層の形成からなり、第三ドーピング層上に第一の電導性ブランケット層の形成、第一電導ブランケット層上に第二の電導性ブランケット層の形成、及び第二電導性ブランケット層が第二半導体基板の対応する電導性上部層と接触するように、第一半導体基板を第二半導体基板への取り付け、からなる。 （もっと読む）

【課題】多チャンネル化しても形成面積の増大を抑えることができる磁気レベルシフタを提供する。
【解決手段】レベルシフタは、入力信号が印加される磁界発生用配線１１２と、磁界発生用配線１１２が発生した磁界に対応した値をとる検出信号を出力する検出用磁気抵抗効果素子１１と、一定の値をとる参照信号を出力する参照用磁気抵抗効果素子２１，３１を備える。当該レベルシフタは、検出信号と参照電圧の差に基づいて出力信号を生成する。 （もっと読む）

【課題】磁気抵抗効果素子を用いて電流を検知するセンサを備えた半導体装置に関する。簡単な構成により、電流の検出を高精度に実現することを目的にする。
【解決手段】半導体回路が形成された基板と、基板に配設された第１の配線部材と、第１の配線部材に立設された垂直配線部材と、垂直配線部材に接続され第１の配線部材と平行に架設された第２の配線部材と、垂直配線部材に対向配置された第１の磁電変換素子と、垂直配線部材をはさんで第１の磁電変換素子と対向する第２の磁電変換素子と、第１の磁電変換素子と第２の磁電変換素子を直列に接続する第１の素子配線と、第１の素子配線の中点が入力される第１の増幅回路とを備えている。 （もっと読む）

【課題】選択デバイスを改良した回転-トルク転送磁気リード・アクセス・メモリ（STT-MRAM）を提供する。
【解決手段】回転-トルク転送磁気リード・アクセス・メモリ（STT-MRAM）は、第1の導電性ラインと選択デバイスとの間で連結される磁気ビットを含む。選択デバイスは、少なくとも2つのトランジスタを含む。選択デバイスは、(a)少なくとも2つのトランジスタが第1の状態にあるとき、回転-トルク転送（STT）書き込みオペレーションのための磁気ビットを選択し、（b）少なくとも2つのトランジスタが第２の状態にあるとき、読み込みオペレーションのための磁気ビットを選択する、ように作動する。選択デバイスは、シリコン−オン−絶縁物（SOI）相補型金属酸化物半導体（CMOS）技術で実装される。 （もっと読む）

【課題】 従来、外付け抵抗の電圧降下から検出していたパワーＮ型ＭＯＳＦＥＴに流れる電流を、高感度のホール素子に発生するホール電圧ＶＨにより検出する。
【解決手段】 アースラインに向かって配線されたソース配線層８の一部をＮ型層１に形成したトレンチ２０内に配設する。これによりトレンチ２０内に配設されたソース配線層８ａ近傍のＮ型層１に発生する磁束密度Ｂを高める。この高い磁束密度Ｂが発生しているトレンチ２０内のソース配線層８ａ近傍のＮ型層１を横切るホール電流ＩＨ成分を増やし、ホール素子Ｈに発生するホール電圧ＶＨを高くする。このように、高い磁束密度Ｂの発生領域にホール素子Ｈを配置することにより、パワーＮ型ＭＯＳＦＥＴのソース電流Ｉが数Ａ程度でも大きなホール電圧ＶＨを発生する。 （もっと読む）

【課題】従来、外付け抵抗の電圧降下から検出していたパワーＮ型ＭＯＳＦＥＴに流れる電流を、ホール素子に発生するホール電圧Ｖ_Ｈにより検出する。
【解決手段】アースラインに向かって配線されたソース配線層８の直下の絶縁膜７ａを数１０ｎｍ程度の厚さとする。これにより、ソース電流Ｉにより、ソース配線層８の直下領域または該ソース配線層８の両側面部のＮ型層１に発生する磁束密度Ｂを高くする。この高い磁束密度Ｂの発生領域にホール素子Ｈを配置することにより、パワーＮ型ＭＯＳＦＥＴのソース電流Ｉが数Ａ程度でも大きなホール電圧Ｖ_Ｈを発生する。 （もっと読む）

【課題】従来よりも高感度かつ小面積の半導体磁気センサーを低コストで提供すること。
【解決手段】半導体基板上に化合物半導体から構成されたエピタキシャル成長層を分割することにより形成された３つのメサ領域が形成されている。メサ１０Ｃはホール素子部１００として使用される。メサ１０Ａ及びメサ１０Ｂは、それぞれホール素子部１００からの出力を増幅するための電界効果トランジスタ部２００Ａ、２００Ｂとして使用される。メサ１０Ｃとメサ１０Ｂ、メサ１０Ｃとメサ１０Ａはそれぞれ隣接して設けられているが、これらのメサ同士はエッチングにより分断されることによって絶縁されている。電圧検出用電極２０Ａ及び２０Ｂは、それぞれ電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａ、４０Ｂに直接接続されている。 （もっと読む）

【課題】高速動作が可能なロジック回路とＭＲＡＭを備えた半導体記憶装置を提供する。
【解決手段】第１ＭＯＳ型トランジスタのソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ａが形成されている。ソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ｂが形成されている。コンタクトプラグ１６Ａ上には第１配線層Ｍ１Ａが形成されている。磁気抵抗効果素子１９は、コンタクトプラグ１６Ｂ上の、第１配線層Ｍ１Ａと半導体基板面から同じ高さの層に配置されている。第２ＭＯＳ型トランジスタのソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ｃが形成されている。そして、第１配線層Ｍ１Ｂは、コンタクトプラグ１６Ｃ上の、第１配線層Ｍ１Ａ及び磁気抵抗効果素子１９と半導体基板面から同じ高さの層に配置されている。 （もっと読む）