【課題】 制御電極のリーク電流、周波数分散の抑制とチップの小型化、低オン抵抗化できる窒化物半導体装置及びその製造方法を提供する。
【解決手段】 基板上にｎ型ＧａＮ層からなる高濃度の第１の窒化物半導体層と、第２の窒化物半導体層と、高濃度の第３の窒化物半導体層を積層形成し、ソース電極以外の領域を凹状に除去し、露出する第２の窒化物半導体層の側壁及び底面にゲート電極を形成する。基板裏面から第３の窒化物半導体層に接続するドレイン電極を形成する。ソース電極、ゲート電極を微結晶構造のＧａＮ層上に形成することもできる。 （もっと読む）

【課題】基板に形成したトレンチ溝の内壁面にエピタキシャル成長する際にファセット面の形成を抑制することができるようにする。
【解決手段】ＳｉＣ基板９０に｛１１−２０｝面を主表面とする六方晶ＳｉＣ基板が用いられるとともにＳｉＣ基板９０にトレンチ溝９１が形成されている。トレンチ溝９１は、断面形状において側壁面が｛０００１｝面から１度以上傾いている。トレンチ溝９１の内壁面にはＳｉＣエピ層が形成されている。 （もっと読む）

【課題】耐圧が高く且つオン電圧の低いＧａＮ系半導体装置を提供する。
【解決手段】導電性の基板６２と、基板６２上に形成され、表面の一部が凸部形状をなすＩＩＩ−Ｖ族窒化物半導体層６４と、ＩＩＩ−Ｖ族窒化物半導体層６４の凸部６４ｂの上面にオーミック接合して形成されるソース電極７２と、凸部６４ｂの側面にショットキー接合して形成されるゲート電極７４と、基板６２の裏面にオーミック接合して形成されるドレイン電極７６とを備えることを特徴とするＩＩＩ−Ｖ族窒化物半導体装置。 （もっと読む）

【課題】ＣＭ（Ｃｏｎｄｅｎｓｅｒ Ｍｉｃｒｏｐｈｏｎｅ）の回路面積を縮小できる半導体装置を提供する。
【解決手段】半導体装置１００は、静電誘導トランジスタ３２と、静電誘導トランジスタ３２の第１の面上に設けられた静電容量３０とを具備する。静電誘導トランジスタ３２は、トレンチゲートを備えた縦型のＭＯＳ構造であり、静電容量３０は静電誘導トランジスタ３２の面上に形成され、ソース領域上に容量絶縁膜を形成し、ソース電極、ドレイン電極間に接続される。 （もっと読む）

【課題】小コンタクト面積のｎ^＋型の低抵抗層への効率よい接触と、ソース、ゲートのコンタクト部のコンタクト抵抗の減少と、リセス部側面の引上配線の断線の補修とが可能な静電誘導型トランジスタの提供。
【解決手段】エピタキシャル成長層にリセス構造を形成し、ゲート電極を形成する工程とエピタキシャル成長層の絶縁膜の開口部にソース電極を形成する工程と半導体基板の反対側にドレイン電極を形成する工程とを含む静電誘導型トランジスタの製造方法において、前記ゲート領域に低抵抗化された多結晶シリコン層を減圧化学気相堆積法で形成する工程とゲート電極形成工程と減圧化学気相堆積法で堆積酸化膜を形成する工程とを介在させた後に、ゲート引出し金属電極を設ける工程を設け、前記ソースの領域に、低抵抗化された多結晶シリコン層を減圧化学気相堆積法で成膜する工程とソース電極形成工程とを介在させた後にソース引出し金属電極を設ける工程を設けた。 （もっと読む）

垂直チャンネルおよび自己整合再成長ゲートを有する接合電界効果トランジスタおよびこれらのデバイスを製造する方法が記載される。該方法は半導体材料を選択的に成長かつ／あるいは選択的に除去してチャンネルの側面に沿っておよびソースフィンガーを分けるトレンチの底面上にｐ−ｎ接合ゲートを形成するための技法を用いる。自己整合再成長ベースコンタクト領域を有するバイポーラトランジスタを製造する方法およびこれらのデバイスを製造する方法も記載される。該半導体デバイスは炭化ケイ素で製造することができる。

（もっと読む）

【課題】多結晶Ｓｉ埋め込みゲートＳｉＣ接合ＦＥＴで、高耐圧と低オン抵抗の両立を図る。
【解決手段】ｎ^＋−ＳｉＣをドレイン層とし、ｎ^＋ドレイン層に接するｎ^-−ＳｉＣをドリフト層とする。ｎ^-ドリフト層上に形成されたｎ^＋−ＳｉＣをソース層とし、ｎ^＋ソース層からｎ^-ドリフト層の所定深さまでトレンチ溝を形成することでｎ^-ドリフト層の一部をチャネル領域とする。こうして、前記トレンチ溝を充填するｐ型多結晶Ｓｉをゲート領域とする接合ＦＥＴにおいて、少なくとも前記チャネル領域の側壁部分がｐ型多結晶Ｓｉゲート領域と酸化膜を介さずに接する。 （もっと読む）

【課題】半導体装置のノーマリオフ機能を損なわず、オン抵抗も損なうことなく、ゲート接合の耐圧を増大できるようにして、負のゲート電圧を半導体装置のオフ状態に印加できるスイッチング半導体装置を提供する。
【解決手段】バンドギャップが２．０ｅＶ以上の半導体基板を用いて製作されたスイッチング半導体装置であって、負のゲート電圧が印加できるようにｐ⁺型のゲート領域３とｎ型のソース領域とが接触するＪＦＥＴ構造において、ｐ⁺型のゲート領域３は、このｐ⁺型のゲート領域３より低不純物濃度でＪＦＥＴのドリフト領域２よりも高不純物濃度のｎ型不純物濃度のソース領域４１を介して、高不純物濃度のｎ⁺型のソース領域４と配置されている。 （もっと読む）

半導体装置およびその装置の製造方法を説明する。装置は、ＳｉＣにおいて実施され、エピタキシャルに成長したｎ型ドリフト、ｐ型溝ゲート領域、およびｐ−溝ゲート領域の上にあるｎ型のエピタキシャルに再成長したチャネル領域を含んでよい。ソース領域は、チャネル領域の上でエピタキシャルに再成長したり、選択的にチャネル領域に注入してよい。その後、ソース、ゲートおよびドレイン領域とのオーム接点が形成されてよい。装置は、ガードリング、接合型ターミネーション・エクステンション（ＪＴＥ）、またはその他の適当なｐ−ｎ遮断構造などのエッジターミネーション構造を含んでよい。装置は異なる閾値電圧で加工してよく、同じチャネルドーピングに対して、減少および増加モードの両方の操作を行ってよい。装置は、デジタル、アナログ、およびモノリシックのマイクロ波集積回路で個別電力トランジスタとして使用してよい。
（もっと読む）

自己整合縦型接合型電界効果トランジスタを、エッチング注入ゲートおよび集積逆並列ショットキーバリアダイオードと組み合わせたスイッチング素子が、記載されている。ダイオードのアノードは、漂遊インダクタンスによる損失を低減するために、デバイスレベルでトランジスタのソースに接続される。ＳＢＤアノード領域におけるＳｉＣ表面は、ＳＢＤのターンオン電圧と関連するパワー損失が低減されるよう低いショットキーバリア高さを達成するために、乾式エッチングによって調整される。
（もっと読む）

【課題】ブロッキング特性が効率的で、かつ複雑でないプロセスによって製造することができる炭化シリコントレンチ装置の端部構造を提供する。
【解決手段】炭化シリコン半導体装置に、１つまたは複数のトレンチからなる端部領域を設け、かつこの端部領域に、端部領域と半導体装置の活性領域とを連絡するメサ部を形成する。 （もっと読む）

【課題】 自動車のモータ制御用などで求められるノーマリオフ特性を有する高性能の接合型デバイスを容易な製造工程で実現できるデバイス構造の接合型半導体装置および接合型半導体装置の製造方法を提供する。
【解決手段】 第１の高抵抗層形成工程と、チャネルドープ層形成工程と、第２の高抵抗層形成工程と、ソース領域１２となる第１導電型の低抵抗層を形成する低抵抗層形成工程と、低抵抗層と第２の高抵抗層の途中の深さまで部分的にエッチングするエッチング工程と、エッチング工程でエッチングした部分の下部にゲート領域１３を形成するゲート領域形成工程と、表面保護膜１７を形成する表面保護膜形成工程と、ソース電極１９とゲート電極２０とドレイン電極１８を形成する電極形成工程と、ソース電極１９とゲート電極２０側に上層電極２１を形成する上層電極形成工程と、を有する。 （もっと読む）

【課題】 自動車のモータ制御用などで求められるノーマリオフ特性を有する高性能の接合型デバイスを容易な製造工程で実現できるデバイス構造の接合型半導体装置および接合型半導体装置の製造方法を提供する。
【解決手段】 半導体結晶の一方の面に形成された第１の導電型の低抵抗層からなるドレイン領域１１と、半導体結晶のもう一方の面に形成された第１の導電型の低抵抗層からなるソース領域１２と、ソース領域１２の周囲に形成された第２の導電型のゲート領域１３と、ソース領域１２とドレイン領域１１の間の第１の導電型の高抵抗層１４とを有する接合型半導体装置１０において、ゲート領域１３とソース領域１２の間の半導体結晶の表面付近に第２の導電型の再結合抑制半導体層１６を設ける。 （もっと読む）

【課題】 短絡不良の発生を抑え、信頼性に優れた半導体装置の構造を提供する。
【解決手段】 トレンチ１５に充填する絶縁用酸化膜３０を、ｎ^＋ソース領域１２よりも上まで形成し、この絶縁膜３０の開口部においてのみ、金属またはシリサイド膜をｎ^＋ソース領域１２とオーミック接触させソース電極２２１を形成する。また、ユニットの長手方向におけるソース配線２２の端部とソース領域１２の端部の距離ｄをソース配線２２の厚さＴｓｗの２倍以上とする。
【効果】 ソース／ゲート間の短絡を防止し、歩留り向上によりコストを低減し、冷却系及びシステムサイズを小型化した。 （もっと読む）

【課題】透明酸化物膜を用いた半導体デバイスや回路を提供する。
【解決手段】Ｐ型領域と、Ｎ型領域とを備え、電子キャリア濃度が１０^１８／ｃｍ^３未満である非晶質酸化物、又は電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す非晶質酸化物をＮ型領域に用いている。電子キャリア濃度が１０^１８／ｃｍ^３未満である非晶質酸化物又は電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す非晶質酸化物からなる第１領域と、第１領域に対してヘテロ接合を形成する第２領域と、を具備する。 （もっと読む）

【課題】 炭化珪素を用いた静電誘導トランジスタにおいて、シート抵抗が小さいゲート領域を形成し、ゲート遅延を短縮し、高速スイッチング動作を実現する。
【解決手段】 トレンチ溝１１０〜１１４に沿ってゲート領域１２を形成したＳＩＴの溝底のゲート引出し層１３からＣＶＤ法により形成されるタングステンプラグ膜を利用して、溝上部までタングステンプラグ膜（ゲート立上げ金属膜）３１で持ち上げ、トレンチ溝短冊の長辺を、ゲート遅延が問題にならない程度に短くし、溝上部でタングステンプラグ膜同士を接続した。 （もっと読む）

【課題】 低オン抵抗化を実現し、高速スイッチングが可能なＪＦＥＴやＳＩＴなどの炭化珪素半導体装置を提供する。
【解決手段】 トレンチ溝１１０〜１１３に沿って形成したゲート領域１３間のチャネルに拡がる空乏層により電流をオンオフするＪＦＥＴやＳＩＴにおいて、半導体基体表面あるいはトレンチ溝１１３の底部に、外部より電圧が供給可能なゲートコンタクト層１０２とゲート電極１０３を設け、これとは独立し、トレンチ溝１１０〜１１２の底部で、ゲート領域１３のｐ^＋＋コンタクト層１４にオーミック接触するメタル導電部（仮想ゲート電極）１０１を設ける構造とした。この仮想ゲート電極１０１は、ゲート電極１０３や外部配線とは絶縁された形となる。
【効果】 ゲート抵抗を小さくし、高速スイッチング動作が可能な大電流容量の炭化珪素半導体装置を得ることができる。 （もっと読む）

【課題】所望の素子特性が得やすい炭化珪素半導体装置とその製造方法を提供する。
【解決手段】Ｎ⁺型ＳｉＣ基板１の上に、エピタキシャル成長によってＮ^-型の第１ドリフト層２とＮ^--型の第２ドリフト層３が順に形成されている。Ｐ⁺型の第１、第２ゲート領域５，６が第１ドリフト層２の上において第２ドリフト層３を挟んで形成されている。Ｎ型ソース領域４が第２ドリフト層３および第１、第２ゲート領域５，６の上に形成され、第１、第２ゲート領域５，６と接する部分は第２ドリフト層３と同程度の不純物濃度であり、最表面部分は基板１と同程度の不純物濃度になるよう連続的に変化する濃度勾配をもつ。 （もっと読む）