【課題】低周波雑音が低減されるとともに、素子面積の小さい半導体装置及びその製造方法を製造コストを増大させずに提供する。
【解決手段】半導体装置は、第１導電型の下部ゲート領域４と、第２導電型のチャネル領域３と、第１導電型の上部ゲート領域２と、チャネル領域３の両側に位置する第２導電型のソース及びドレイン領域８と、上部ゲート領域２上に形成されたゲート電極６と、ゲート電極６の両側面上に形成されたサイドウォールスペーサ７とを有するＪＦＥＴ７０を備える。上部ゲート領域２とソース及びドレイン領域８とは、チャネル領域３のうちサイドウォールスペーサ７の下に位置する部分を挟んで互いに離間しており、ソース及びドレイン領域８は、ゲート長方向におけるゲート電極６の両側方であってサイドウォールスペーサ７の外側を含む領域に形成されている。 （もっと読む）

【課題】高速回復整流器構造体の装置および方法を提供する。
【解決手段】具体的には構造体は第１のドーパントの基板（１２０）を含む。第１のドーパントが低濃度ドープされた第１のエピタキシャル層（１４０）が基板に結合されている。第１の金属層（１９０）が第１のエピタキシャル層に結合されている。複数のトレンチ（１７５）が第１のエピタキシャル層内に窪んでおり、その各々が金属層と結合している。装置は各々第２のドーパント型がドープされた複数のウェルも含み、各ウェルは対応するトレンチの下に且つ隣接して形成されている。複数の酸化物層（１７０）が対応するトレンチの壁および底部上に形成されている。第１のドーパントがドープされた複数のチャネル領域が、２つの対応するウェル間の第１のエピタキシャル層内に形成されている。複数のチャネル領域（１５０）の各々は第１のエピタキシャル層より高濃度に第１のドーパントがドープされている。 （もっと読む）

【課題】電極端部への電界集中を抑えるとともに、ゲート電極の変形や、ゲート−フィールドプレート間に生じる容量による特性劣化を抑える。
【解決手段】半導体装置において、第１の基板と、第１の基板表面に形成された素子領域と、素子領域と接続され、第１の基板上に形成されたゲート電極、ソース電極及びドレイン電極と、第１の基板と、第１の面で積層される第２の基板と、第２の基板を貫通し、電極上に配置されるビアホールと、ビアホール内に形成され、電極と接続される金属層と、第２の基板に設けられ、ゲート電極、ソース電極及びドレイン電極のいずれかと接続されるフィールドプレート電極と、を備える。 （もっと読む）

【課題】高耐圧を確保でき、かつ大電流を流すことができるＭＯＳトランジスタを備えた半導体装置を提供する。
【解決手段】Ｐ型拡散層１５に起因してＮ型拡散層１３に第１空乏層２３が形成される。ゲート電極１９にゲート電圧が印加されていない状態では、Ｐ型ポリシリコンからなるゲート電極１９及びＮ型拡散層１３の仕事関数差に起因してＮ型拡散層１３に第２空乏層２５が形成される。空乏層２３，２５によってソースコンタクト用拡散層９とドレインコンタクト用拡散層１１が電気的に遮断される。ゲート電極１９にゲート電圧が印加された状態では、第２空乏層２５が消滅又は縮小することによってソースコンタクト用拡散層９とドレインコンタクト用拡散層１１がＮ型拡散層１３を介して電気的に導通する。 （もっと読む）

【課題】順方向電圧降下の平均値を低減し、整流素子の低損失化を実現する半導体装置とその駆動方法を提供する。
【解決手段】アノード電極９とカソード電極３との間に、ｐ型層７と、ｉ層１と、ｎ型層２とを順に形成したダイオード構造の半導体装置において、アノード電極９側に、ｐ型層７と並列に第２ｎ型層８を形成し、順方向バイアス中に、アノード電極９側をｐ型層７と第２ｎ型層８のいずれかに切り替えるゲート駆動回路１０を備えた半導体装置。ゲート電極５は、ｐ型層７と第２ｐ型層６と第２ｎ型層８に接するトレンチ構造４とし、トレンチ内部に絶縁膜４ａと電極とを備えたものとすることができる。このゲート電極５は、ゲート駆動回路１０から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成する。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置１は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１を有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ３および第３ノードＮ４を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第２ノードＮ３および第３ノードＮ４から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

【課題】 ＪＦＥＴ等のような低ノイズ特性が要求される半導体装置において、発生するノイズを低減すると共に、半導体装置を小さい寸法で製造する。
【解決手段】 半導体装置は、半導体層（１０１）に形成された素子分離（１０２）、第１導電型の不純物層（１０４）、第１導電型のソース領域（１０６）、第１導電型のドレイン領域（１０７）、第２導電型のゲート領域（１０５）、絶縁膜（１０８）を介して形成された制御電極（１０９）を備える。制御電極（１０９）に電圧を印加すると、半導体装置の動作中に制御電極（１０９）の下の不純物層（１０４）に空乏層を発生させることができ、キャリアは絶縁膜（１０８）と不純物層（１０４）の界面から離れて流れる。 （もっと読む）

【課題】安価に、デバイスの効率および長期間安定性が改善された薄膜半導体デバイスを提供する。
【解決手段】薄膜半導体デバイスは、セルロースを含む材料、より具体的には、紙シート材料の基材および基材上の層に蒸着された無機材料の多数の薄膜層を含み、無機材料の多数の薄膜層のうち少なくとも一つは、該基材または基礎をなす無機材料の薄膜層の一方に印刷され、無機材料の多数の薄膜層のうちの少なくとも一つはナノ結晶シリコン粉末を含む活性半導体層およびポリマーを含む担体を含む。 （もっと読む）

【課題】ソフトリカバリ特性を維持する逆回復電荷を低減した高速リカバリダイオードを提供する。
【解決手段】整流装置１００は、第１の極性の基板と、基板に結合された第１の極性の低濃度ドープ層１８０と、低濃度ドープ層と共に配置された金属層１４０とを備える。超高速リカバリダイオードは、互いに離間され、低濃度ドープ層内に形成され、第２の極性のドーピングを備える複数のウェル１５０を含む。複数のウェルは金属層１３０に接続する。超高速リカバリダイオードは、複数のウェルのウェル間に位置し、低濃度ドープ層より高濃度に第１の極性がドープされた複数の領域１６０をさらに含む。 （もっと読む）

【課題】意図しない低周波信号の入力を防止することにより、規格値を超過するドレイン電流を発生することを回避できる接合形電界効果トランジスタを用いた増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面にイオン注入によりｎ型不純物層を設け、ｐ＋型半導体基板とｐｎ接合を形成して接合容量をハイパスフィルタ５の容量４とする。 （もっと読む）

【課題】Ｊ−ＦＥＴを増幅回路装置として採用する場合に、意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発することを回避する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。ｎ型半導体基板上にバックゲート領域となるｐ型半導体層を設けてｐｎ接合を形成し、この接合容量をハイパスフィルタ５の容量とする。 （もっと読む）

【課題】意図しない低周波信号の入力を防止し規格値を超過するドレイン電流が発生することを回避できる増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量４を付加し、当該容量４とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面に絶縁層を設けてこれを誘電体とし、導電部材と基板とで平行平板型の容量４を接続する。 （もっと読む）

【課題】オン抵抗が比較的低く大電流にも対応可能という特性を持ちながら、光照射強度に応じて電流を変化させることができる半導体素子および半導体デバイスを提供する。
【解決手段】電子走行層１４における電子供給層１５との界面には動作時にチャネルとなる２次元電子ガス領域１６が形成される。２次元電子ガス領域１６におけるドレイン電極１１とソース電極１２との間の一部には、空乏化部１８により空乏化された空乏領域１７が形成されている。半導体素子１は、空乏領域１７に光を照射しない状態で、２次元電子ガス領域１６の空乏領域１７が空乏化しているため、ドレイン電極１１・ソース電極１２間が非導通となる。一方、半導体素子１は、電子走行層１４のバンドギャップよりも大きなエネルギを持つ光を空乏領域１７に受けた状態で、空乏領域１７に電子２０と正孔とが生成されることでドレイン電極１１・ソース電極１２間が導通する。 （もっと読む）

【課題】 従来のＪ−ＦＥＴでは、動作領域内のゲート領域（トップゲート領域）は、動作領域外周に設けられた深いゲート領域を介してのみ、半導体基板（バックゲート領域）と接続していた。このため動作領域の中央と外周ではゲート抵抗にばらつきが生じ、ゲート抵抗の増加によるノイズ電圧の増加や、不均一動作によるゲインの低下が問題であった。
【解決手段】 格子状のゲート領域（トップゲート領域）を有するＪ−ＦＥＴにおいて、行列状にソース領域と交互に配置されていたドレイン領域の一部を深いゲート領域に置き換え、動作領域内にも深いゲート領域を設ける。ドレイン領域を一部省くことで生じるドレイン電流の流れない無効領域をできる限り減らすため、ソース領域が配置されるセルについてドレイン電流が流れない方向のゲート領域を短くする。 （もっと読む）

【課題】外部ノイズの影響を低減できるＪＦＥＴを提供する。
【解決手段】本発明に係るＪＦＥＴ５０は、ｐ型半導体基板１と、ｐ型半導体基板１の表面に形成されているｎ型チャネル領域３と、ｎ型チャネル領域３内に形成されており、ｎ型チャネル領域３よりも不純物濃度の高いｎ型埋め込み領域４と、ｎ型チャネル領域３の表面に形成されているｐ型ゲート領域６と、ｎ型チャネル領域３の表面に、ｐ型ゲート領域６を挟むように形成されているｎ型ドレイン／ソース領域７及びｎ型ドレイン／ソース領域８とを備え、ｎ型埋め込み領域４は、ｎ型ドレイン／ソース領域７及びｎ型ドレイン／ソース領域８の一方の下方に形成されており、他方の下方に形成されていない。 （もっと読む）

【課題】電界集中を緩和し、高い耐圧を得ることが可能な半導体装置を提供する。
【解決手段】
半導体層上において、第１フィールドプレートＦＡは、第１絶縁膜上に、第１電極１０２と第２電極１０３との間に相互に間隔を置いて配置され、第２フィールドプレートＦＢは、第２絶縁膜上に、第１電極１０２上方から第２電極１０３上方までの間に相互に間隔を置いて配置され、
第１電極および第２電極側末端のＦＢは、第１電極または第２電極およびそれに隣り合うＦＡに重なり、
前記第１電極および第２電極側末端ＦＢ以外の一方のＦＡまたはＦＢは、第１電極から第２電極への方向と垂直方向に隣り合う複数の他方のＦＡまたはＦＢに重なり合い、前記第１電極および第２電極側末端ＦＢ以外の他方のＦＡまたはＦＢは、第１電極から第２電極への方向に隣り合う２つの前記一方のＦＡまたはＦＢに重なり合う半導体装置。 （もっと読む）

【課題】エピタキシャル成長を行わなくても素子形成が行え、かつ、バンチングが発生することを防止できるようにする。
【解決手段】エピタキシャル成長を行わず、素子を構成する各領域をイオン注入のみによって形成すると共に、ＳｉＣ基板１としてオフ角を有しないオン基板を用いる。これにより、イオン注入領域を活性化するための熱処理によってバンチングが発生しないようにできる。したがって、エピタキシャル成長を行わなくても素子形成が行え、かつ、バンチングが発生することを防止できるＳｉＣ半導体装置とすることができる。 （もっと読む）

【課題】低電圧時の電流が適度に大きく、高電圧時の電流が小さい半導体装置を提供する。
【解決手段】半導体装置１００は、整流素子Ｄ１と、抵抗Ｒ１と、ｎチャネルディプリーショントランジスタＤＴと、アノード電極パッド７ｂとが直列接続された構成を有する半導体装置１００であって、ｎチャネルディプリーショントランジスタＤＴのゲート電位を抵抗Ｒ１の両端の電位差により生成し、かつゲート電位によってｎチャネルディプリーショントランジスタＤＴのチャネル９１に空乏層Ｄを生じさせるよう構成されている。 （もっと読む）

【課題】高耐圧および高電流のスイッチング動作が可能で、かつ製造が容易なＦＥＴを提供する。
【解決手段】半導体薄体の一の主表面に設けられた、第１導電型のソース領域（1）と、第１導電型のチャネル領域（10）と、チャネル領域を限定する第２導電型の限定領域（5）と、他の主表面に設けられた第１導電型のドレイン領域（3）と、厚さ方向に連続する第１導電型のドリフト領域（4）とを備え、ドリフト領域（4）およびチャネル領域（10）の不純物濃度は、ソース領域（1）、ドレイン領域（3）および限定領域（5）の不純物濃度よりも低く、チャネル領域（10）の不純物濃度はドリフト領域（4）の不純物濃度よりも低い。 （もっと読む）

本願は、ドレイン（１４０）と、ゲート（１６０）と、ソース（１３０）と、を有し、ドレイン（１４０）およびソース（１３０）が、第１の型の半導体領域によって形成される、電界効果トランジスタに関する。一局面では、電界効果トランジスタはまた、ゲート（１６０）とドレイン（１４０）の中間のさらなるＮ^＋領域（４１０）等のさらにドープされた領域を含む。さらにドープされた領域は、電界効果トランジスタの中間ドレインとして見なすことができる。いくつかの実装では、さらにドープされた領域は、高濃度にドープすることができる。さらにドープされた領域によって、ドレイン（１４０）周囲の電界勾配を減少させることができる。
（もっと読む）