半導体装置及びその駆動方法
【課題】順方向電圧降下の平均値を低減し、整流素子の低損失化を実現する半導体装置とその駆動方法を提供する。
【解決手段】アノード電極９とカソード電極３との間に、ｐ型層７と、ｉ層１と、ｎ型層２とを順に形成したダイオード構造の半導体装置において、アノード電極９側に、ｐ型層７と並列に第２ｎ型層８を形成し、順方向バイアス中に、アノード電極９側をｐ型層７と第２ｎ型層８のいずれかに切り替えるゲート駆動回路１０を備えた半導体装置。ゲート電極５は、ｐ型層７と第２ｐ型層６と第２ｎ型層８に接するトレンチ構造４とし、トレンチ内部に絶縁膜４ａと電極とを備えたものとすることができる。このゲート電極５は、ゲート駆動回路１０から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成する。
【解決手段】アノード電極９とカソード電極３との間に、ｐ型層７と、ｉ層１と、ｎ型層２とを順に形成したダイオード構造の半導体装置において、アノード電極９側に、ｐ型層７と並列に第２ｎ型層８を形成し、順方向バイアス中に、アノード電極９側をｐ型層７と第２ｎ型層８のいずれかに切り替えるゲート駆動回路１０を備えた半導体装置。ゲート電極５は、ｐ型層７と第２ｐ型層６と第２ｎ型層８に接するトレンチ構造４とし、トレンチ内部に絶縁膜４ａと電極とを備えたものとすることができる。このゲート電極５は、ゲート駆動回路１０から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低損失なダイオード構造の半導体装置及びその駆動方法に関する。
【背景技術】
【０００２】
家庭で使われる多くの電化製品には交直変換用の整流回路が組み込まれており、その中のダイオードブリッジ回路の部分には整流用素子としてバイポーラ素子であるシリコンＰｉＮダイオードが多く使われている。ＰｉＮダイオードは、図２１に示すように、アノード電極２１側の高濃度ｐ型層（ホールの注入手段）２３と、カソード電極２２側の高濃度ｎ型層（電子の注入手段）２４とで、低濃度ｎ型層（ｉ層）２５を挟み込む構造をしている。
【０００３】
逆方向バイアス時には逆方向電圧のほとんどは抵抗値の高い低濃度ｎ型層であるｉ層２５に印加されるのでＰｉＮダイオードは大きな逆電圧耐量を持つ。順方向バイアス時には高濃度ｐ型層２３及び高濃度ｎ型層２４からｉ層２５にキャリアが注入されｉ層２５内に蓄積される。これにより、ｉ層２５内の伝導度が変調され（導通に十分なキャリアが蓄積され）導通状態に至る。導通時のキャリアの分布の様子を、図２２の模式図に示す。図２２から分かるように、導通時はｉ層２５内に多くのキャリアが蓄積され低抵抗となっているためｉ層２５部分での電圧降下は低く抑えられる。
【０００４】
しかし、低濃度ｎ型層であるｉ層２５と高濃度ｐ型層２３との間にはＰＮ接合が存在している。このＰＮ接合に相当する電圧降下がＰｉＮダイオードの順方向電圧降下の大半を占めており、順方向バイアス時に閾値電圧として存在し続ける（図２３参照）。そのため、従来のＰｉＮダイオードではこの順方向電圧降下分の電力が損失として導通期間中生じるという問題がある。このことはＰｉＮダイオードを包含する整流回路のエネルギー効率が悪化するという問題にも繋がる。
【０００５】
一方でショットキーバリアダイオードに代表されるようなユニポーラ素子の場合、電流の経路中にＰＮ接合は存在しないが、これに相当する電圧降下は存在し、さらにｉ層中は導通時もバイポーラ素子に比べ高抵抗となるので、この部分における電圧降下が大きくなるという問題がある。
【０００６】
以上に述べたような従来の整流用半導体素子の問題点を解決する方法の理論モデルが非特許文献１に示されている。この方法の骨子は従来のバイポーラ素子にユニポーラ素子としての動作を組み込むことにある。すなわち、図２４に示すように、アノード電極３１側のホール注入手段３３と、カソード電極３２側の電子注入手段３４とで、高抵抗半導体層３５を挟み込んだバイポーラ素子構造のホール注入手段３３と並列に電子排出手段３６を設け、ホール注入手段３３と電子排出手段３６にホール注入制御手段３７と電子排出制御手段３８をそれぞれ設け、ホール注入制御手段３７と電子排出制御手段３８を交互に切り替える信号発生手段３９を設けたものである。具体的には、図２５に示すように、通常のＰｉＮダイオード構造のアノード電極２１側に、ｐ型層２３の外側にｎ型層２６を追加した構造である。そして、順方向バイアス中に外部に接続したスイッチング回路２７によってアノード電極２１側をｐ型層２３とｎ型層２６とに切り替える。この半導体素子では、ｐ型層２３が選択されているときは従来のＰｉＮダイオードと同様のバイポーラ素子として動作し、ｎ型層２６が選択されているときは電流の経路上にＰＮ接合が存在しない、ユニポーラ素子として動作する。
【０００７】
この方法を用いることでｉ層２５にキャリアを注入する合間に、ＰＮ接合を介さない電気伝導を行うことができ、その期間だけバイポーラ素子と比較し順方向電圧降下を低減できる。結果として順方向電圧降下の平均値が低減でき、導通損失を低減できる。
【０００８】
しかし、この公知例で使用されている半導体装置は理論モデルであり、そのため電極を３方向から出す必要がある、スイッチング回路のスイッチに理想スイッチを使う必要がある、など実用性に乏しいという問題がある。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Yasuaki Matsumoto, Kenichi Takahama, and Ichiro Omura "Challenge to the Barrier of Conduction Loss in PiN Diode toward VF<300mV with Pulsed Carrier Injection Concept", Proc. of ISPSD 2010, pp.119-122, 2010.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、従来技術には以下に述べるような問題点がある。
バイポーラ半導体素子は、ｉ層と高濃度ｐ型層との間に存在しているＰＮ接合に相当する電圧降下が順方向バイアス時に存在し続ける。
【００１１】
ユニポーラ半導体素子は、電流の経路中にＰＮ接合は存在しないが、これに相当する電圧降下は存在し、さらにｉ層中は導通時もバイポーラ素子に比べ高抵抗となる。
【００１２】
前掲の非特許文献１において提案された半導体素子は、バイポーラ素子の低抵抗なｉ層における電気伝導とユニポーラ素子のＰＮ接合を介さない電気伝導の両立を実現できるものの、構造や外部スイッチング素子に実用上の難点がある。
【００１３】
本発明は上記実情を考慮してなされたもので、既存の半導体素子作製技術で製造することが可能で、素子外部にスイッチング回路を持たなくても、順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることのできるダイオード構造の半導体装置とその駆動方法を提供することを目的とする。また、既存の半導体装置にスイッチング回路を外装することで順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることのできる整流モジュールとその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記課題を解決するため、本発明の第１の構成は、アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、前記アノード電極側に、前記ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、前記アノード電極側を前記ｐ型層と前記第２ｎ型層のいずれかに切り替えるゲート電極を設けたことを特徴とする。
【００１５】
本発明は、バイポーラ整流素子の低抵抗であるｉ層における電気伝導と、ユニポーラ整流素子のＰＮ接合を介さない電気伝導を組み合わせたものである。通常の整流用ＰｉＮダイオードのアノード側に、ホール注入手段だけでなく、電子排出手段を付加的に持つ構造としたものである。本発明の骨子は上述の構造を実現できる半導体装置と、それらを選択的に切り替える制御手段にある。順方向バイアス時に電流経路上のアノード側をｐ型とｎ型とで選択的に切り替えられるものであればどのような手段でもよい。
【００１６】
例えば、高抵抗のｎ型ベース層とカソード側にｎ型エミッタ層を備え、アノード側に電極を内蔵したトレンチ構造を有し、通常のＰｉＮダイオードの場合ｐ型エミッタ層のみ存在するところにｎ型層も形成し、トレンチゲートを利用してアノード側をｐ型層、ｎ型層と切り替える。これにより、素子外部にスイッチング回路を持たなくても、順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることができる。
【００１７】
本発明の第２の構成は、第１の構成のゲート電極側に第２ｐ型層と前記第２ｎ型層の両方を有し、前記カソード電極と前記アノード電極との間に順方向バイアスを印加中に、前記ゲート電極にゲート電圧を印加するゲート駆動回路を備えた半導体装置である。
【００１８】
本発明の第３の構成は、第２の構成のゲート電極は、前記ｐ型層と前記第２ｐ型層と前記第２ｎ型層に接するトレンチ構造とし、トレンチ内部に絶縁膜と電極とを備えたことを特徴とする半導体装置である。
【００１９】
本発明の第４の構成は、第３の構成のゲート電極は、ゲート駆動回路から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成するものであることを特徴とする半導体装置である。
【００２０】
本発明の第５の構成は、第２から第４のいずれかの構成の半導体装置を基本構成単位とし、この基本構成単位の少なくとも２個を、前記アノード電極と前記カソード電極間を軸にして線対称に反転させて組み合わせた構造を有する半導体装置である。
【００２１】
本発明の第６の構成は、第５の構成の基本構成単位を、３個以上組み合わせた半導体装置である。
【００２２】
本発明の実施にあたっては第１の構成〜第４の基本構成単位のみの構成で十分であるが、第５の構成あるいは第６の構成のように、基本構成単位を複数個組み合わせることで、一つ一つのチャネルに流れる電流が分散できる。このことはより均等にｉ層内にキャリアを注入することに繋がる。
【００２３】
本発明の第７の構成は、第１の構成〜第４の基本構成単位の構成のアノード電極とカソード電極、ｎ型層とｐ型層を入れ替えた半導体装置である。
【００２４】
本発明の第８の構成は、第１の構成〜第７の構成においてカソード電極とみなすドレイン側にｎ型層を備え、アノード電極とみなすゲート・ソース側にｐ型層とｎ型層の両方を備えるトランジスタ素子のゲート・ソース側にスイッチング回路を組み合わせた半導体装置である。
【００２５】
本発明の第９の構成は、第８の構成におけるトランジスタ素子は、ＢＳＩＴ（Bipolar Mode Static Induction Transistor）であり、スイッチング回路はＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用する半導体装置である。
【００２６】
前記の第８及び第９の構成においては、ＢＳＩＴのｐ型ゲート領域をアノード側のホール注入手段、ｎ型ソース領域をアノード側の電子排出手段、ｎ型ドレイン領域をカソード側の電子注入手段として利用する。外部に接続するスイッチング回路に用いるスイッチにはＭＯＳＦＥＴのような電圧駆動素子を用いることが望ましい。
【００２７】
本発明の第１０の構成は、アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、前記アノード電極側に、前記ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、前記アノード電極側を前記ｐ型層と前記第２ｎ型層のいずれかに切り替えるゲート電極を設けた半導体装置の駆動方法であって、前記ゲート電極に負の電圧を印加する第１の動作モードと、前記ゲート電極に正の電圧を印加する第２の動作モードを所定周期で交互に繰り返すことを特徴とする。このように、第１の動作モードと第２の動作モードを交互に繰り返すことにより、順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることができる。
【００２８】
本発明の第１１の構成は、第１０の構成の半導体装置の駆動方法において、ゲート駆動の抵抗値とゲート容量の積より決まるゲート充放電時間を、前記第１の動作モードと第２の動作モードの繰り返し周期よりも短く設定することを特徴とする。このようにゲート充放電時間を設定することにより、チャネルからのホールの注入が速くなり、電子の排出を十分に行うことができ、導通損失の低減を図ることができる。
【発明の効果】
【００２９】
本発明によれば、アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、アノード電極側に、ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、アノード電極側をｐ型層と第２ｎ型層のいずれかに切り替えるゲート電極を設けたことにより、順方向バイアス時に、ｐ型層であるホール注入手段を選択しキャリアをｉ層内に蓄積し導通させる期間と、第２ｎ型層である電子排出手段を選択しキャリアをｉ層から排出し、ＰＮ接合を介さず導通させる期間を交互に繰り返すことによって順方向電圧降下の平均値を低減し、整流素子の低損失化を実現する。
【図面の簡単な説明】
【００３０】
【図１】（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の構成を表す断面図及び回路記号である。
【図２】本発明の実施形態に係る半導体装置の組み合わせ方を表す断面図である。
【図３】本発明の実施形態に係る半導体装置の構成例を表す断面図である。
【図４】（ａ）及び（ｂ）は本発明の実施形態における半導体装置の動作状態及び半導体装置内の蓄積キャリアの様子を表す説明図（ＰｉＮモード）である。
【図５】（ａ）及び（ｂ）は本発明の実施形態における半導体装置の動作状態及び半導体装置内の蓄積キャリアの様子を表す説明図（ＮｉＮモード）である。
【図６】トレンチ幅を変えた場合の順方向電圧降下の波形図である。
【図７】メサ幅を変えた場合の順方向電圧降下の波形図である。
【図８】トレンチ深さを変えた場合の順方向電圧降下の波形図である。
【図９】（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の各部の寸法と濃度を表わす図及びスイッチング信号のタイミングチャートである。
【図１０】本発明の導通時をシミュレーションした時の過渡的な順方向電圧降下の波形図である。
【図１１】ＰｉＮモードとＮｉＮモードの割合と順方向電圧降下の低減効果との関係図である。
【図１２】低減できた順方向電圧降下による導通損失とトレンチゲートを駆動させるために生じる損失とを足し合わせ、ゲート信号周波数ごとに比較したグラフである。
【図１３】図１の半導体装置の構成のアノードとカソード、ｎ型層とｐ型層を入れ替えた構造を表す断面図と回路記号である。
【図１４】図１の半導体装置と図１３の半導体装置を組み合わせたブリッジ回路である。
【図１５】（ａ）及び（ｂ）はＢＳＩＴの断面を表す模式図及び回路記号である。
【図１６】（ａ）及び（ｂ）はＢＳＩＴを用いた本発明の実証用実験回路図及びタイミングチャートである。
【図１７】（ａ）及び（ｂ）は実験回路のＰｉＮモード動作時の状態を表す簡易等価回路図及びその時のＢＳＩＴの断面図である。
【図１８】（ａ）及び（ｂ）は実験回路のＮｉＮモード動作時の状態を表す簡易等価回路図及びその時のＢＳＩＴの断面図である。
【図１９】実験結果の電圧波形図である。
【図２０】ＢＳＩＴを用いた実施例でのＰｉＮモードとＮｉＮモードの割合と低減効果との関係図である。
【図２１】（ａ）及び（ｂ）は従来の整流用半導体素子の構成の断面図及び回路記号である。
【図２２】従来の整流用半導体素子の動作時におけるキャリア分布を説明するための図である。
【図２３】従来の整流用シリコンＰｉＮダイオードの順方向特性図である。
【図２４】従来の整流用半導体素子の問題点を解決するための従来の手段の構造を表す模式図である。
【図２５】非特許文献１に挙げられている公知例の実施形態の断面図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、以下の実施形態では第１導電型をｎ型、第２導電型をｐ型としている。そして、アノード電極側を第一の主面、カソード電極側を第二の主面としている。添付図面中の同じ参照符号は同等の構成を示すものである。
【００３２】
図１（ａ）は、本発明の実施形態に係る半導体装置の基本構成単位を示す断面図、図１（ｂ）は、この半導体装置の構成を示す回路記号である。図１において、第１導電型であるｎ型ベース層１の第二の主面側には、第１導電型であるｎ型エミッタ層２が拡散形成されている。ｎ型エミッタ層２の第二の主面側の表面には低電圧側主電極としてのカソード電極３が形成されている。
【００３３】
一方、ｎ型ベース層１の第一の主面側には素子領域の左部を二分する形でトレンチ構造４が形成されている。トレンチ構造４は、その内部に絶縁膜４ａを有しており、該絶縁膜４ａはゲート電極５を介して、外部のゲート駆動回路１０に接続される。二分されたｎ型ベース層１の第一の主面側の参照符号６は拡散形成された第２導電型領域を示しており、ホールの注入を行いやすくする。
【００３４】
また、第一の主面側のｐ型領域６とはトレンチ構造４を挟んで反対側に、第２導電型であるｐ型エミッタ層７が拡散形成されている。ｐ型エミッタ層７の内部には電子排出用の付加的な第１導電型であるｎ型エミッタ層８が上記トレンチ構造４に沿うように拡散形成されている。前記ｎ型エミッタ層８のトレンチ構造４と反対側には、ｐ型エミッタ層７とｎ型エミッタ層８の両方の第一の主面側の表面に高電圧側主電極としてのアノード電極９が形成されている。ただし、アノード電極９はトレンチ構造４の絶縁膜４ａとは接していないものとする。
【００３５】
このように構成された半導体装置は順方向バイアス時と逆方向バイアス時に、それぞれ異なる方式で駆動される。
【００３６】
始めにカソード電極３に対してアノード電極９に正の電圧が印加されている順方向バイアス時の動作について述べる。この状況下では、図１に示した半導体装置はゲート駆動回路１０から印加される制御信号によって２つの動作モードを繰り返す形で駆動される。
【００３７】
１つ目の動作モードは、ゲート駆動回路１０によってゲート抵抗Ｒｇの一端に負の電圧を印加し、電流経路上での第一の主面側をｐ型領域に選択するモードである。このとき、印加電圧によってゲート電極５のゲート電圧が下がり始める。ゲート電圧の低下に伴い、トレンチ構造４の絶縁膜４ａ表面にホールが誘起され、ｐ型チャネル層がｐ型エミッタ層７とｐ型領域６を繋ぐような形で形成される。このｐ型チャネル層を介して、ｐ型領域６及びｐ型エミッタ層７からｎ型ベース層１内にホールが注入される。この間、ｎ型エミッタ層２からは、電子がｎ型ベース層１に注入されている。この従来のＰｉＮダイオードの順方向動作と同様の動作期間を、ＰｉＮモードと呼ぶ。（図４参照）
【００３８】
２つ目の動作モードは、ゲート駆動回路１０によってゲート抵抗Ｒｇの一端に正の電圧を印加し、電流経路上での第一の主面側をｎ型領域に選択するモードである。このとき、印加電圧によってゲート電極５のゲート電圧が上がり始める。ゲート電圧の増加に伴い、トレンチ構造４の絶縁膜４ａ表面に電子が誘起され、ｎ型チャネル層がｎ型エミッタ層８とｎ型ベース層１を繋ぐような形で形成される。このｎ型チャネル層を介して、ｎ型ベース層１から電子が排出される。この間も、ｎ型エミッタ層２からは、電子がｎ型ベース層１に注入されている。主たるＰＮ接合が電流経路上に存在せず、低い順方向電圧降下で導通するこの動作期間を、ＮｉＮモードと呼ぶ。（図５参照）
【００３９】
この実施の形態では順方向バイアス間において、上述のようにゲート電圧を制御することで１つのトレンチ構造上にｐ型とｎ型のチャネル層を選択的に形成し、第一の主面側でホール注入手段を用いたキャリアの蓄積過程と電子排出手段を用いたキャリアの排出過程とを切り替えることが可能な半導体装置を提供できる。
【００４０】
ゲート電極５に印加する電圧は、ＰｉＮモードでは正の電圧、ＮｉＮモードでは負の電圧によりモードを決定することができる。ＰｉＮモードでは、ｐ型エミッタ層７、ｎ型ベース層１、ｐ型領域６、及びゲート電極５で形成されたｐチャネルＭＯＳＦＥＴの閾値よりゲートへの印加電圧を低く、ＮｉＮモードではｎ型エミッタ層８、ｐ型エミッタ層７、ｎ型ベース層１、及びゲート電極５で形成されたｎチャネルＭＯＳＦＥＴの閾値よりゲートへの印加電圧を高くすることで、上記で説明したＰｉＮモードとＮｉＮモードの切り替えが可能となる。たとえば、今回解析した素子では、ｎチャネルＭＯＳＦＥＴの閾値が５Ｖであり、ゲートへの印加電圧は１０Ｖとしている。
【００４１】
次にカソード電極３に対してアノード電極９に負の電圧が印加されている逆方向バイアス時の動作について述べる。この状況下では、ゲート駆動回路１０によってゲート抵抗Ｒｇの一端に負の電圧が印加され続ける。ゲート電圧の低下に伴い、トレンチ構造４の絶縁膜４ａの表面にホールが誘起され、ｐ型チャネル層が形成される。この状態は既存のＰｉＮダイオードと同じであり、ｎ型ベース層１内のホールは第一の主面側へ排出され、ｎ型ベース層１内の電子は第二の主面側へ排出される。キャリアが排出され抵抗値の高くなったｎ型ベース層１に逆方向電圧が印加される。
【００４２】
本実施の形態においてシミュレーションを実行するにあたり、本発明の性能に大きく関わりがあると考えられる半導体装置のパラメータ（トレンチ幅、メサ幅、トレンチ深さの３点）について評価を行った。本発明の特性の良し悪しはどれだけ順方向電圧降下の平均値を低減できるかということである。特性を良くするためには、ＮｉＮモードの期間を可能な限り長くすることが必要となる。そこで評価を行う上での判断基準としては、ＮｉＮモードを維持できる時間の長短とする。
【００４３】
シミュレーション方法は以下の通りである。初めに半導体装置をＰｉＮモードで５０μｓ間保持する。これはｉ層中に十分キャリアを蓄積させるためである。次に半導体装置をＮｉＮモードに保持し続けて、計算が発散する（キャリアが排出され続けて、抵抗率が上昇し順方向電圧降下が大きくなる）までシミュレーションを実行する。
【００４４】
図６にトレンチ幅を変えた場合のシミュレーション結果を示す。この結果より、トレンチ幅は長い方がより長くＮｉＮモードを保持できることが分かる。
【００４５】
図７にメサ幅を変えた場合のシミュレーション結果を示す。この結果より、メサ幅は短い方がより長くＮｉＮモードを保持できることが分かる。
【００４６】
図８にトレンチ深さを変えた場合のシミュレーション結果を示す。トレンチ深さについてはＮｉＮモードの保持時間に差はないが、ＰｉＮモード及びＮｉＮモード期間中の電圧降下の値はトレンチ深さが浅い方が低い。したがってトレンチ深さは浅い方が良い。
【００４７】
以上のシミュレーション結果を踏まえ、設計した半導体装置の各部の寸法と各領域の濃度及びゲート信号のタイミングチャートを図９（ａ）、（ｂ）に示す。図９（ａ）の半導体装置の断面図において括弧表示で示しているのは、その領域の濃度であり、単位はｃｍ-3である。
【００４８】
図１０に実施例のゲート駆動回路１０から印加される制御信号によって２つの動作モードを繰り返しているときのシミュレーション結果を示す。図１０より分かるように、ｐ型チャネル層が形成され、第一の主面側でホールが注入されているＰｉＮモード期間ではキャリア蓄積に伴う電圧降下が生じている。これは既存のシリコンＰｉＮダイオードの順方向バイアス時と同様の動作である。一方で、ｎ型チャネル層が形成され、第一の主面側で電子が排出されているＮｉＮモード期間では電流の経路上に主なＰＮ接合が存在しないため、順方向電圧降下の値は低く抑えられている。このため、本発明は、順方向バイアス時にビルトインポテンシャルが生じ続ける従来の方法と比較し、導通損失を低減できる。
【００４９】
ゲート回路及びチップ内配線からなるゲート駆動の抵抗値（Ｒｇｇ）とゲート容量（Ｃｇ）の積により、ゲート充放電時間、すなわち図１０のパルス状波形の立ち上がり時間、立ち下がり時間が決まる。ゲートの充放電時間はＰｉＮモード、ＮｉＮモードの時間に比べ短いことが要求される。すなわち、ゲート充放電時間が長いと、チャネルからのホールの注入が遅れる、電子の排出が十分にできないなどの問題が起こり、結果として導通損失の低減ができなくなる。今回の解析ではゲート充放電時間＝Ｒｇｇ×Ｃｇの値が０．１μ秒になるようにした。
【００５０】
図１１は、図１における半導体装置を用いて、様々なゲート信号周波数で上述の実施形態のシミュレーションを実行し、順方向電圧降下の平均値を計算した結果をプロットしたグラフである。図の縦軸は順方向電圧降下の平均値を表し、横軸はＰｉＮモードとＮｉＮモードの組を１サイクルとしたときのＰｉＮモードの割合を示している。図１１から、周波数が高い場合にはＰｉＮモードの割合が０．２付近（ＮｉＮモードの割合が０．８）で最適値が得られ、周波数が低くなるにつれて最適値が高くなることが分かる。
【００５１】
順方向電圧降下の平均値を低減するという観点からは、１サイクルの中で可能な限りＮｉＮモード（キャリアの排出過程）の割合を増やすことが望ましいが、ＰｉＮモード（キャリアの注入過程）が短すぎるとｎ型ベース層１の抵抗率が大きくなり、結果として順方向電圧降下の平均値を上昇させることにつながる。この実施例のように周波数に応じてＰｉＮモードとＮｉＮモードの割合には最適な比率があり、この比率から逸脱しないように制御を行うことが肝要である。
【００５２】
図１２は、低減できた順方向電圧降下による導通損失とトレンチゲートを駆動させるために生じるゲートドライブ損失とを足し合わせ、ゲート信号周波数ごとに比較したグラフである。縦軸は、単位面積当たりの素子の駆動損失を表し、横軸はゲート信号周波数を表す。図１２から、順方向電圧降下分に相当する導通損失は、周波数が低いほうが低減効果は小さいため大きくなるが、ゲートドライブ損失は小さく、損失の和としては大きくなることが分かる。周波数が高くなるにつれてゲートドライブ損失は大きくなるが順方向電圧降下分に相当する導通損失がそれを上回る割合で小さくなるため、損失の和は減少する。しかし、周波数がさらに高くなると順方向電圧降下分に相当する導通損失は横ばいになる一方、ゲートドライブ損失の増加が顕著となり、損失の和は再び大きくなる。したがって、本実施例の駆動に係るゲート駆動周波数としては本発明の駆動損失が従来素子に比べ、約半分にまで低減できる数百ｋＨｚが妥当であると言える。
【００５３】
なお、本発明の実施にあたっては図１に示した基本構成単位のみの構成で十分であるが、図２、図３に示すように基本構成単位を複数個組み合わせることで、一つ一つのチャネルに流れる電流が分散できる。このことはより均等にｉ層内にキャリアを注入することに繋がる。また、本発明は整流素子が利用される電圧・電流階級に、基本構成単位の組み合わせ数を変えることで柔軟に対応することができる。
【００５４】
図１３は、図１に示した基本構成単位の半導体装置のアノードとカソード、ｎ型層とｐ型層を入れ替えた半導体装置である。この半導体装置はカソード側にトレンチ構造を設けており、ゲート信号によりＰｉＮモードとＰｉＰモードに切り替える。ＰｉＰモードはＮｉＮモードと同様にユニポーラ素子として動作するため、主たるＰＮ接合が電流経路上に存在せず、低い順方向電圧降下で導通する。
【００５５】
図１４は、図１に示した半導体装置と図１３に示した半導体装置を組み合わせたブリッジ回路である。組み合わせることによりゲート駆動回路を少なくできる利点がある。
【００５６】
次に本発明の第８または第９の構成に対応する実施の形態について以下に述べる。ＢＳＩＴの内部構造の模式図と回路記号を図１５に示す。図１５から分かるようにＢＳＩＴはｎ型のドレイン領域をカソードと見なせばアノード側にｐ型のゲート領域とｎ型のソース領域を持つので、図２４に示した本発明の前提となる実施条件を備えていると見なせる。ＢＳＩＴのｐ型ゲート領域をアノード側のホール注入手段、ｎ型ソース領域をアノード側の電子排出手段、ｎ型ドレイン領域をカソード側の電子注入手段として利用する。
【００５７】
図１６（ａ）にＢＳＩＴを用いた本実施の形態の実証用実験回路図を、図１６（ｂ）にタイミングチャートを示す。図１６に示す回路の動作について以下に述べる。時刻ｔ＝ｔ0でｓｗがＯＮするとＢＳＩＴのドレイン（ＰｉＮダイオードに置き換えるとカソード）側がグランドに対して負の電位になるので、ＭＯＳＦＥＴをＯＮ／ＯＦＦさせてＢＳＩＴのゲート、ソース（ＰｉＮダイオードに置き換えるとアノード）どちらの領域が導通しても実験中は常にゲート、ソース側が高電位（ＰｉＮダイオードに置き換えると順方向バイアス）に維持される。導通期間（ｔ0〜ｔ1）は５００μｓとする。
【００５８】
スイッチング回路部分について以下に述べる。スイッチング回路部分はゲート信号源とｎチャネルとｐチャネルの２つのＭＯＳＦＥＴで構成される。ＭＯＳＦＥＴはソース接地しているので共通の正負ゲート信号で両方のＭＯＳＦＥＴを交互に導通させることができる。
【００５９】
ＭＯＳＦＥＴのゲートに＋１０Ｖが印加されているときは回路図中の上側のｎチャネルＭＯＳがＯＮする。この時、ＢＳＩＴのｐ型ゲート領域からホールが注入され、ｎ型ドレイン領域から電子が注入される。これはＰｉＮモードとみなせる。（図１７参照）
【００６０】
ＭＯＳＦＥＴのゲートに−１０Ｖが印加されているときは回路図中の下側のｐチャネルＭＯＳがＯＮする。この時、ＢＳＩＴのｎ型ソース領域から電子が排出され、ｎ型ドレイン領域から電子が注入される。これはＮｉＮモードとみなせる。（図１８参照）
【００６１】
実験結果を図１９に示す。図１９より分かるように、ｐ型ゲート領域が選択され、ホールが注入されている期間ではキャリア蓄積に伴う電圧降下が生じている。これは既存のシリコンＰｉＮダイオードの順方向バイアス時と同様の動作である（ＰｉＮモード）。一方で、ｎ型ソース領域が選択され、電子が排出されている期間では電流の経路上に主なＰＮ接合が存在しないため、順方向電圧降下の値は低く抑えられている（ＮｉＮモード）。このため、この実施例においても順方向バイアス時にビルトインポテンシャルが生じ続ける従来の方法と比較し、導通損失を低減できる。
【００６２】
図２０は図１６における回路を用いて、様々なＭＯＳＦＥＴのゲート信号周波数で上述の実施形態の実験を実行し、順方向電圧降下の平均値を計算した結果をプロットしたグラフである。図の縦軸は順方向電圧降下の平均値を表し、横軸はＰｉＮモードとＮｉＮモードの組を１サイクルとしたときのＰｉＮモードの割合を示している。ＢＳＩＴに流す電流は１０Ａとした。図２０より、ＰｉＮモードの割合が１に近い場合（通常のＰｉＮダイオードに近い動作）に比べ０．６Ｖ近く順方向電圧降下の平均値を低減できることが確認できる。
【産業上の利用可能性】
【００６３】
本発明は、順方向電圧降下の平均値を低減し、整流素子の低損失化を実現する半導体装置とその駆動方法として、整流素子を有する電化製品、あるいは電子機器等の広範囲な用途に好適に利用することができる。
【符号の説明】
【００６４】
１ 第１導電型ベース層
２ 第１導電型エミッタ層
３ 低電圧側主電極としてのカソード電極
４ トレンチ構造
４ａ 絶縁膜
５ ゲート電極
６ ホール注入用の第２導電型領域
７ 第２導電型エミッタ層
８ 電子排出用の付加的な第１導電型エミッタ層
９ 高電圧側主電極としてのアノード電極
１０ ゲート駆動回路
Ｒｇ ゲート抵抗
【技術分野】
【０００１】
本発明は、低損失なダイオード構造の半導体装置及びその駆動方法に関する。
【背景技術】
【０００２】
家庭で使われる多くの電化製品には交直変換用の整流回路が組み込まれており、その中のダイオードブリッジ回路の部分には整流用素子としてバイポーラ素子であるシリコンＰｉＮダイオードが多く使われている。ＰｉＮダイオードは、図２１に示すように、アノード電極２１側の高濃度ｐ型層（ホールの注入手段）２３と、カソード電極２２側の高濃度ｎ型層（電子の注入手段）２４とで、低濃度ｎ型層（ｉ層）２５を挟み込む構造をしている。
【０００３】
逆方向バイアス時には逆方向電圧のほとんどは抵抗値の高い低濃度ｎ型層であるｉ層２５に印加されるのでＰｉＮダイオードは大きな逆電圧耐量を持つ。順方向バイアス時には高濃度ｐ型層２３及び高濃度ｎ型層２４からｉ層２５にキャリアが注入されｉ層２５内に蓄積される。これにより、ｉ層２５内の伝導度が変調され（導通に十分なキャリアが蓄積され）導通状態に至る。導通時のキャリアの分布の様子を、図２２の模式図に示す。図２２から分かるように、導通時はｉ層２５内に多くのキャリアが蓄積され低抵抗となっているためｉ層２５部分での電圧降下は低く抑えられる。
【０００４】
しかし、低濃度ｎ型層であるｉ層２５と高濃度ｐ型層２３との間にはＰＮ接合が存在している。このＰＮ接合に相当する電圧降下がＰｉＮダイオードの順方向電圧降下の大半を占めており、順方向バイアス時に閾値電圧として存在し続ける（図２３参照）。そのため、従来のＰｉＮダイオードではこの順方向電圧降下分の電力が損失として導通期間中生じるという問題がある。このことはＰｉＮダイオードを包含する整流回路のエネルギー効率が悪化するという問題にも繋がる。
【０００５】
一方でショットキーバリアダイオードに代表されるようなユニポーラ素子の場合、電流の経路中にＰＮ接合は存在しないが、これに相当する電圧降下は存在し、さらにｉ層中は導通時もバイポーラ素子に比べ高抵抗となるので、この部分における電圧降下が大きくなるという問題がある。
【０００６】
以上に述べたような従来の整流用半導体素子の問題点を解決する方法の理論モデルが非特許文献１に示されている。この方法の骨子は従来のバイポーラ素子にユニポーラ素子としての動作を組み込むことにある。すなわち、図２４に示すように、アノード電極３１側のホール注入手段３３と、カソード電極３２側の電子注入手段３４とで、高抵抗半導体層３５を挟み込んだバイポーラ素子構造のホール注入手段３３と並列に電子排出手段３６を設け、ホール注入手段３３と電子排出手段３６にホール注入制御手段３７と電子排出制御手段３８をそれぞれ設け、ホール注入制御手段３７と電子排出制御手段３８を交互に切り替える信号発生手段３９を設けたものである。具体的には、図２５に示すように、通常のＰｉＮダイオード構造のアノード電極２１側に、ｐ型層２３の外側にｎ型層２６を追加した構造である。そして、順方向バイアス中に外部に接続したスイッチング回路２７によってアノード電極２１側をｐ型層２３とｎ型層２６とに切り替える。この半導体素子では、ｐ型層２３が選択されているときは従来のＰｉＮダイオードと同様のバイポーラ素子として動作し、ｎ型層２６が選択されているときは電流の経路上にＰＮ接合が存在しない、ユニポーラ素子として動作する。
【０００７】
この方法を用いることでｉ層２５にキャリアを注入する合間に、ＰＮ接合を介さない電気伝導を行うことができ、その期間だけバイポーラ素子と比較し順方向電圧降下を低減できる。結果として順方向電圧降下の平均値が低減でき、導通損失を低減できる。
【０００８】
しかし、この公知例で使用されている半導体装置は理論モデルであり、そのため電極を３方向から出す必要がある、スイッチング回路のスイッチに理想スイッチを使う必要がある、など実用性に乏しいという問題がある。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Yasuaki Matsumoto, Kenichi Takahama, and Ichiro Omura "Challenge to the Barrier of Conduction Loss in PiN Diode toward VF<300mV with Pulsed Carrier Injection Concept", Proc. of ISPSD 2010, pp.119-122, 2010.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、従来技術には以下に述べるような問題点がある。
バイポーラ半導体素子は、ｉ層と高濃度ｐ型層との間に存在しているＰＮ接合に相当する電圧降下が順方向バイアス時に存在し続ける。
【００１１】
ユニポーラ半導体素子は、電流の経路中にＰＮ接合は存在しないが、これに相当する電圧降下は存在し、さらにｉ層中は導通時もバイポーラ素子に比べ高抵抗となる。
【００１２】
前掲の非特許文献１において提案された半導体素子は、バイポーラ素子の低抵抗なｉ層における電気伝導とユニポーラ素子のＰＮ接合を介さない電気伝導の両立を実現できるものの、構造や外部スイッチング素子に実用上の難点がある。
【００１３】
本発明は上記実情を考慮してなされたもので、既存の半導体素子作製技術で製造することが可能で、素子外部にスイッチング回路を持たなくても、順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることのできるダイオード構造の半導体装置とその駆動方法を提供することを目的とする。また、既存の半導体装置にスイッチング回路を外装することで順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることのできる整流モジュールとその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記課題を解決するため、本発明の第１の構成は、アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、前記アノード電極側に、前記ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、前記アノード電極側を前記ｐ型層と前記第２ｎ型層のいずれかに切り替えるゲート電極を設けたことを特徴とする。
【００１５】
本発明は、バイポーラ整流素子の低抵抗であるｉ層における電気伝導と、ユニポーラ整流素子のＰＮ接合を介さない電気伝導を組み合わせたものである。通常の整流用ＰｉＮダイオードのアノード側に、ホール注入手段だけでなく、電子排出手段を付加的に持つ構造としたものである。本発明の骨子は上述の構造を実現できる半導体装置と、それらを選択的に切り替える制御手段にある。順方向バイアス時に電流経路上のアノード側をｐ型とｎ型とで選択的に切り替えられるものであればどのような手段でもよい。
【００１６】
例えば、高抵抗のｎ型ベース層とカソード側にｎ型エミッタ層を備え、アノード側に電極を内蔵したトレンチ構造を有し、通常のＰｉＮダイオードの場合ｐ型エミッタ層のみ存在するところにｎ型層も形成し、トレンチゲートを利用してアノード側をｐ型層、ｎ型層と切り替える。これにより、素子外部にスイッチング回路を持たなくても、順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることができる。
【００１７】
本発明の第２の構成は、第１の構成のゲート電極側に第２ｐ型層と前記第２ｎ型層の両方を有し、前記カソード電極と前記アノード電極との間に順方向バイアスを印加中に、前記ゲート電極にゲート電圧を印加するゲート駆動回路を備えた半導体装置である。
【００１８】
本発明の第３の構成は、第２の構成のゲート電極は、前記ｐ型層と前記第２ｐ型層と前記第２ｎ型層に接するトレンチ構造とし、トレンチ内部に絶縁膜と電極とを備えたことを特徴とする半導体装置である。
【００１９】
本発明の第４の構成は、第３の構成のゲート電極は、ゲート駆動回路から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成するものであることを特徴とする半導体装置である。
【００２０】
本発明の第５の構成は、第２から第４のいずれかの構成の半導体装置を基本構成単位とし、この基本構成単位の少なくとも２個を、前記アノード電極と前記カソード電極間を軸にして線対称に反転させて組み合わせた構造を有する半導体装置である。
【００２１】
本発明の第６の構成は、第５の構成の基本構成単位を、３個以上組み合わせた半導体装置である。
【００２２】
本発明の実施にあたっては第１の構成〜第４の基本構成単位のみの構成で十分であるが、第５の構成あるいは第６の構成のように、基本構成単位を複数個組み合わせることで、一つ一つのチャネルに流れる電流が分散できる。このことはより均等にｉ層内にキャリアを注入することに繋がる。
【００２３】
本発明の第７の構成は、第１の構成〜第４の基本構成単位の構成のアノード電極とカソード電極、ｎ型層とｐ型層を入れ替えた半導体装置である。
【００２４】
本発明の第８の構成は、第１の構成〜第７の構成においてカソード電極とみなすドレイン側にｎ型層を備え、アノード電極とみなすゲート・ソース側にｐ型層とｎ型層の両方を備えるトランジスタ素子のゲート・ソース側にスイッチング回路を組み合わせた半導体装置である。
【００２５】
本発明の第９の構成は、第８の構成におけるトランジスタ素子は、ＢＳＩＴ（Bipolar Mode Static Induction Transistor）であり、スイッチング回路はＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用する半導体装置である。
【００２６】
前記の第８及び第９の構成においては、ＢＳＩＴのｐ型ゲート領域をアノード側のホール注入手段、ｎ型ソース領域をアノード側の電子排出手段、ｎ型ドレイン領域をカソード側の電子注入手段として利用する。外部に接続するスイッチング回路に用いるスイッチにはＭＯＳＦＥＴのような電圧駆動素子を用いることが望ましい。
【００２７】
本発明の第１０の構成は、アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、前記アノード電極側に、前記ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、前記アノード電極側を前記ｐ型層と前記第２ｎ型層のいずれかに切り替えるゲート電極を設けた半導体装置の駆動方法であって、前記ゲート電極に負の電圧を印加する第１の動作モードと、前記ゲート電極に正の電圧を印加する第２の動作モードを所定周期で交互に繰り返すことを特徴とする。このように、第１の動作モードと第２の動作モードを交互に繰り返すことにより、順方向電圧降下の平均値に相当する損失を低減し、電源回路全体のエネルギー効率を上げることができる。
【００２８】
本発明の第１１の構成は、第１０の構成の半導体装置の駆動方法において、ゲート駆動の抵抗値とゲート容量の積より決まるゲート充放電時間を、前記第１の動作モードと第２の動作モードの繰り返し周期よりも短く設定することを特徴とする。このようにゲート充放電時間を設定することにより、チャネルからのホールの注入が速くなり、電子の排出を十分に行うことができ、導通損失の低減を図ることができる。
【発明の効果】
【００２９】
本発明によれば、アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、アノード電極側に、ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、アノード電極側をｐ型層と第２ｎ型層のいずれかに切り替えるゲート電極を設けたことにより、順方向バイアス時に、ｐ型層であるホール注入手段を選択しキャリアをｉ層内に蓄積し導通させる期間と、第２ｎ型層である電子排出手段を選択しキャリアをｉ層から排出し、ＰＮ接合を介さず導通させる期間を交互に繰り返すことによって順方向電圧降下の平均値を低減し、整流素子の低損失化を実現する。
【図面の簡単な説明】
【００３０】
【図１】（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の構成を表す断面図及び回路記号である。
【図２】本発明の実施形態に係る半導体装置の組み合わせ方を表す断面図である。
【図３】本発明の実施形態に係る半導体装置の構成例を表す断面図である。
【図４】（ａ）及び（ｂ）は本発明の実施形態における半導体装置の動作状態及び半導体装置内の蓄積キャリアの様子を表す説明図（ＰｉＮモード）である。
【図５】（ａ）及び（ｂ）は本発明の実施形態における半導体装置の動作状態及び半導体装置内の蓄積キャリアの様子を表す説明図（ＮｉＮモード）である。
【図６】トレンチ幅を変えた場合の順方向電圧降下の波形図である。
【図７】メサ幅を変えた場合の順方向電圧降下の波形図である。
【図８】トレンチ深さを変えた場合の順方向電圧降下の波形図である。
【図９】（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の各部の寸法と濃度を表わす図及びスイッチング信号のタイミングチャートである。
【図１０】本発明の導通時をシミュレーションした時の過渡的な順方向電圧降下の波形図である。
【図１１】ＰｉＮモードとＮｉＮモードの割合と順方向電圧降下の低減効果との関係図である。
【図１２】低減できた順方向電圧降下による導通損失とトレンチゲートを駆動させるために生じる損失とを足し合わせ、ゲート信号周波数ごとに比較したグラフである。
【図１３】図１の半導体装置の構成のアノードとカソード、ｎ型層とｐ型層を入れ替えた構造を表す断面図と回路記号である。
【図１４】図１の半導体装置と図１３の半導体装置を組み合わせたブリッジ回路である。
【図１５】（ａ）及び（ｂ）はＢＳＩＴの断面を表す模式図及び回路記号である。
【図１６】（ａ）及び（ｂ）はＢＳＩＴを用いた本発明の実証用実験回路図及びタイミングチャートである。
【図１７】（ａ）及び（ｂ）は実験回路のＰｉＮモード動作時の状態を表す簡易等価回路図及びその時のＢＳＩＴの断面図である。
【図１８】（ａ）及び（ｂ）は実験回路のＮｉＮモード動作時の状態を表す簡易等価回路図及びその時のＢＳＩＴの断面図である。
【図１９】実験結果の電圧波形図である。
【図２０】ＢＳＩＴを用いた実施例でのＰｉＮモードとＮｉＮモードの割合と低減効果との関係図である。
【図２１】（ａ）及び（ｂ）は従来の整流用半導体素子の構成の断面図及び回路記号である。
【図２２】従来の整流用半導体素子の動作時におけるキャリア分布を説明するための図である。
【図２３】従来の整流用シリコンＰｉＮダイオードの順方向特性図である。
【図２４】従来の整流用半導体素子の問題点を解決するための従来の手段の構造を表す模式図である。
【図２５】非特許文献１に挙げられている公知例の実施形態の断面図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、以下の実施形態では第１導電型をｎ型、第２導電型をｐ型としている。そして、アノード電極側を第一の主面、カソード電極側を第二の主面としている。添付図面中の同じ参照符号は同等の構成を示すものである。
【００３２】
図１（ａ）は、本発明の実施形態に係る半導体装置の基本構成単位を示す断面図、図１（ｂ）は、この半導体装置の構成を示す回路記号である。図１において、第１導電型であるｎ型ベース層１の第二の主面側には、第１導電型であるｎ型エミッタ層２が拡散形成されている。ｎ型エミッタ層２の第二の主面側の表面には低電圧側主電極としてのカソード電極３が形成されている。
【００３３】
一方、ｎ型ベース層１の第一の主面側には素子領域の左部を二分する形でトレンチ構造４が形成されている。トレンチ構造４は、その内部に絶縁膜４ａを有しており、該絶縁膜４ａはゲート電極５を介して、外部のゲート駆動回路１０に接続される。二分されたｎ型ベース層１の第一の主面側の参照符号６は拡散形成された第２導電型領域を示しており、ホールの注入を行いやすくする。
【００３４】
また、第一の主面側のｐ型領域６とはトレンチ構造４を挟んで反対側に、第２導電型であるｐ型エミッタ層７が拡散形成されている。ｐ型エミッタ層７の内部には電子排出用の付加的な第１導電型であるｎ型エミッタ層８が上記トレンチ構造４に沿うように拡散形成されている。前記ｎ型エミッタ層８のトレンチ構造４と反対側には、ｐ型エミッタ層７とｎ型エミッタ層８の両方の第一の主面側の表面に高電圧側主電極としてのアノード電極９が形成されている。ただし、アノード電極９はトレンチ構造４の絶縁膜４ａとは接していないものとする。
【００３５】
このように構成された半導体装置は順方向バイアス時と逆方向バイアス時に、それぞれ異なる方式で駆動される。
【００３６】
始めにカソード電極３に対してアノード電極９に正の電圧が印加されている順方向バイアス時の動作について述べる。この状況下では、図１に示した半導体装置はゲート駆動回路１０から印加される制御信号によって２つの動作モードを繰り返す形で駆動される。
【００３７】
１つ目の動作モードは、ゲート駆動回路１０によってゲート抵抗Ｒｇの一端に負の電圧を印加し、電流経路上での第一の主面側をｐ型領域に選択するモードである。このとき、印加電圧によってゲート電極５のゲート電圧が下がり始める。ゲート電圧の低下に伴い、トレンチ構造４の絶縁膜４ａ表面にホールが誘起され、ｐ型チャネル層がｐ型エミッタ層７とｐ型領域６を繋ぐような形で形成される。このｐ型チャネル層を介して、ｐ型領域６及びｐ型エミッタ層７からｎ型ベース層１内にホールが注入される。この間、ｎ型エミッタ層２からは、電子がｎ型ベース層１に注入されている。この従来のＰｉＮダイオードの順方向動作と同様の動作期間を、ＰｉＮモードと呼ぶ。（図４参照）
【００３８】
２つ目の動作モードは、ゲート駆動回路１０によってゲート抵抗Ｒｇの一端に正の電圧を印加し、電流経路上での第一の主面側をｎ型領域に選択するモードである。このとき、印加電圧によってゲート電極５のゲート電圧が上がり始める。ゲート電圧の増加に伴い、トレンチ構造４の絶縁膜４ａ表面に電子が誘起され、ｎ型チャネル層がｎ型エミッタ層８とｎ型ベース層１を繋ぐような形で形成される。このｎ型チャネル層を介して、ｎ型ベース層１から電子が排出される。この間も、ｎ型エミッタ層２からは、電子がｎ型ベース層１に注入されている。主たるＰＮ接合が電流経路上に存在せず、低い順方向電圧降下で導通するこの動作期間を、ＮｉＮモードと呼ぶ。（図５参照）
【００３９】
この実施の形態では順方向バイアス間において、上述のようにゲート電圧を制御することで１つのトレンチ構造上にｐ型とｎ型のチャネル層を選択的に形成し、第一の主面側でホール注入手段を用いたキャリアの蓄積過程と電子排出手段を用いたキャリアの排出過程とを切り替えることが可能な半導体装置を提供できる。
【００４０】
ゲート電極５に印加する電圧は、ＰｉＮモードでは正の電圧、ＮｉＮモードでは負の電圧によりモードを決定することができる。ＰｉＮモードでは、ｐ型エミッタ層７、ｎ型ベース層１、ｐ型領域６、及びゲート電極５で形成されたｐチャネルＭＯＳＦＥＴの閾値よりゲートへの印加電圧を低く、ＮｉＮモードではｎ型エミッタ層８、ｐ型エミッタ層７、ｎ型ベース層１、及びゲート電極５で形成されたｎチャネルＭＯＳＦＥＴの閾値よりゲートへの印加電圧を高くすることで、上記で説明したＰｉＮモードとＮｉＮモードの切り替えが可能となる。たとえば、今回解析した素子では、ｎチャネルＭＯＳＦＥＴの閾値が５Ｖであり、ゲートへの印加電圧は１０Ｖとしている。
【００４１】
次にカソード電極３に対してアノード電極９に負の電圧が印加されている逆方向バイアス時の動作について述べる。この状況下では、ゲート駆動回路１０によってゲート抵抗Ｒｇの一端に負の電圧が印加され続ける。ゲート電圧の低下に伴い、トレンチ構造４の絶縁膜４ａの表面にホールが誘起され、ｐ型チャネル層が形成される。この状態は既存のＰｉＮダイオードと同じであり、ｎ型ベース層１内のホールは第一の主面側へ排出され、ｎ型ベース層１内の電子は第二の主面側へ排出される。キャリアが排出され抵抗値の高くなったｎ型ベース層１に逆方向電圧が印加される。
【００４２】
本実施の形態においてシミュレーションを実行するにあたり、本発明の性能に大きく関わりがあると考えられる半導体装置のパラメータ（トレンチ幅、メサ幅、トレンチ深さの３点）について評価を行った。本発明の特性の良し悪しはどれだけ順方向電圧降下の平均値を低減できるかということである。特性を良くするためには、ＮｉＮモードの期間を可能な限り長くすることが必要となる。そこで評価を行う上での判断基準としては、ＮｉＮモードを維持できる時間の長短とする。
【００４３】
シミュレーション方法は以下の通りである。初めに半導体装置をＰｉＮモードで５０μｓ間保持する。これはｉ層中に十分キャリアを蓄積させるためである。次に半導体装置をＮｉＮモードに保持し続けて、計算が発散する（キャリアが排出され続けて、抵抗率が上昇し順方向電圧降下が大きくなる）までシミュレーションを実行する。
【００４４】
図６にトレンチ幅を変えた場合のシミュレーション結果を示す。この結果より、トレンチ幅は長い方がより長くＮｉＮモードを保持できることが分かる。
【００４５】
図７にメサ幅を変えた場合のシミュレーション結果を示す。この結果より、メサ幅は短い方がより長くＮｉＮモードを保持できることが分かる。
【００４６】
図８にトレンチ深さを変えた場合のシミュレーション結果を示す。トレンチ深さについてはＮｉＮモードの保持時間に差はないが、ＰｉＮモード及びＮｉＮモード期間中の電圧降下の値はトレンチ深さが浅い方が低い。したがってトレンチ深さは浅い方が良い。
【００４７】
以上のシミュレーション結果を踏まえ、設計した半導体装置の各部の寸法と各領域の濃度及びゲート信号のタイミングチャートを図９（ａ）、（ｂ）に示す。図９（ａ）の半導体装置の断面図において括弧表示で示しているのは、その領域の濃度であり、単位はｃｍ-3である。
【００４８】
図１０に実施例のゲート駆動回路１０から印加される制御信号によって２つの動作モードを繰り返しているときのシミュレーション結果を示す。図１０より分かるように、ｐ型チャネル層が形成され、第一の主面側でホールが注入されているＰｉＮモード期間ではキャリア蓄積に伴う電圧降下が生じている。これは既存のシリコンＰｉＮダイオードの順方向バイアス時と同様の動作である。一方で、ｎ型チャネル層が形成され、第一の主面側で電子が排出されているＮｉＮモード期間では電流の経路上に主なＰＮ接合が存在しないため、順方向電圧降下の値は低く抑えられている。このため、本発明は、順方向バイアス時にビルトインポテンシャルが生じ続ける従来の方法と比較し、導通損失を低減できる。
【００４９】
ゲート回路及びチップ内配線からなるゲート駆動の抵抗値（Ｒｇｇ）とゲート容量（Ｃｇ）の積により、ゲート充放電時間、すなわち図１０のパルス状波形の立ち上がり時間、立ち下がり時間が決まる。ゲートの充放電時間はＰｉＮモード、ＮｉＮモードの時間に比べ短いことが要求される。すなわち、ゲート充放電時間が長いと、チャネルからのホールの注入が遅れる、電子の排出が十分にできないなどの問題が起こり、結果として導通損失の低減ができなくなる。今回の解析ではゲート充放電時間＝Ｒｇｇ×Ｃｇの値が０．１μ秒になるようにした。
【００５０】
図１１は、図１における半導体装置を用いて、様々なゲート信号周波数で上述の実施形態のシミュレーションを実行し、順方向電圧降下の平均値を計算した結果をプロットしたグラフである。図の縦軸は順方向電圧降下の平均値を表し、横軸はＰｉＮモードとＮｉＮモードの組を１サイクルとしたときのＰｉＮモードの割合を示している。図１１から、周波数が高い場合にはＰｉＮモードの割合が０．２付近（ＮｉＮモードの割合が０．８）で最適値が得られ、周波数が低くなるにつれて最適値が高くなることが分かる。
【００５１】
順方向電圧降下の平均値を低減するという観点からは、１サイクルの中で可能な限りＮｉＮモード（キャリアの排出過程）の割合を増やすことが望ましいが、ＰｉＮモード（キャリアの注入過程）が短すぎるとｎ型ベース層１の抵抗率が大きくなり、結果として順方向電圧降下の平均値を上昇させることにつながる。この実施例のように周波数に応じてＰｉＮモードとＮｉＮモードの割合には最適な比率があり、この比率から逸脱しないように制御を行うことが肝要である。
【００５２】
図１２は、低減できた順方向電圧降下による導通損失とトレンチゲートを駆動させるために生じるゲートドライブ損失とを足し合わせ、ゲート信号周波数ごとに比較したグラフである。縦軸は、単位面積当たりの素子の駆動損失を表し、横軸はゲート信号周波数を表す。図１２から、順方向電圧降下分に相当する導通損失は、周波数が低いほうが低減効果は小さいため大きくなるが、ゲートドライブ損失は小さく、損失の和としては大きくなることが分かる。周波数が高くなるにつれてゲートドライブ損失は大きくなるが順方向電圧降下分に相当する導通損失がそれを上回る割合で小さくなるため、損失の和は減少する。しかし、周波数がさらに高くなると順方向電圧降下分に相当する導通損失は横ばいになる一方、ゲートドライブ損失の増加が顕著となり、損失の和は再び大きくなる。したがって、本実施例の駆動に係るゲート駆動周波数としては本発明の駆動損失が従来素子に比べ、約半分にまで低減できる数百ｋＨｚが妥当であると言える。
【００５３】
なお、本発明の実施にあたっては図１に示した基本構成単位のみの構成で十分であるが、図２、図３に示すように基本構成単位を複数個組み合わせることで、一つ一つのチャネルに流れる電流が分散できる。このことはより均等にｉ層内にキャリアを注入することに繋がる。また、本発明は整流素子が利用される電圧・電流階級に、基本構成単位の組み合わせ数を変えることで柔軟に対応することができる。
【００５４】
図１３は、図１に示した基本構成単位の半導体装置のアノードとカソード、ｎ型層とｐ型層を入れ替えた半導体装置である。この半導体装置はカソード側にトレンチ構造を設けており、ゲート信号によりＰｉＮモードとＰｉＰモードに切り替える。ＰｉＰモードはＮｉＮモードと同様にユニポーラ素子として動作するため、主たるＰＮ接合が電流経路上に存在せず、低い順方向電圧降下で導通する。
【００５５】
図１４は、図１に示した半導体装置と図１３に示した半導体装置を組み合わせたブリッジ回路である。組み合わせることによりゲート駆動回路を少なくできる利点がある。
【００５６】
次に本発明の第８または第９の構成に対応する実施の形態について以下に述べる。ＢＳＩＴの内部構造の模式図と回路記号を図１５に示す。図１５から分かるようにＢＳＩＴはｎ型のドレイン領域をカソードと見なせばアノード側にｐ型のゲート領域とｎ型のソース領域を持つので、図２４に示した本発明の前提となる実施条件を備えていると見なせる。ＢＳＩＴのｐ型ゲート領域をアノード側のホール注入手段、ｎ型ソース領域をアノード側の電子排出手段、ｎ型ドレイン領域をカソード側の電子注入手段として利用する。
【００５７】
図１６（ａ）にＢＳＩＴを用いた本実施の形態の実証用実験回路図を、図１６（ｂ）にタイミングチャートを示す。図１６に示す回路の動作について以下に述べる。時刻ｔ＝ｔ0でｓｗがＯＮするとＢＳＩＴのドレイン（ＰｉＮダイオードに置き換えるとカソード）側がグランドに対して負の電位になるので、ＭＯＳＦＥＴをＯＮ／ＯＦＦさせてＢＳＩＴのゲート、ソース（ＰｉＮダイオードに置き換えるとアノード）どちらの領域が導通しても実験中は常にゲート、ソース側が高電位（ＰｉＮダイオードに置き換えると順方向バイアス）に維持される。導通期間（ｔ0〜ｔ1）は５００μｓとする。
【００５８】
スイッチング回路部分について以下に述べる。スイッチング回路部分はゲート信号源とｎチャネルとｐチャネルの２つのＭＯＳＦＥＴで構成される。ＭＯＳＦＥＴはソース接地しているので共通の正負ゲート信号で両方のＭＯＳＦＥＴを交互に導通させることができる。
【００５９】
ＭＯＳＦＥＴのゲートに＋１０Ｖが印加されているときは回路図中の上側のｎチャネルＭＯＳがＯＮする。この時、ＢＳＩＴのｐ型ゲート領域からホールが注入され、ｎ型ドレイン領域から電子が注入される。これはＰｉＮモードとみなせる。（図１７参照）
【００６０】
ＭＯＳＦＥＴのゲートに−１０Ｖが印加されているときは回路図中の下側のｐチャネルＭＯＳがＯＮする。この時、ＢＳＩＴのｎ型ソース領域から電子が排出され、ｎ型ドレイン領域から電子が注入される。これはＮｉＮモードとみなせる。（図１８参照）
【００６１】
実験結果を図１９に示す。図１９より分かるように、ｐ型ゲート領域が選択され、ホールが注入されている期間ではキャリア蓄積に伴う電圧降下が生じている。これは既存のシリコンＰｉＮダイオードの順方向バイアス時と同様の動作である（ＰｉＮモード）。一方で、ｎ型ソース領域が選択され、電子が排出されている期間では電流の経路上に主なＰＮ接合が存在しないため、順方向電圧降下の値は低く抑えられている（ＮｉＮモード）。このため、この実施例においても順方向バイアス時にビルトインポテンシャルが生じ続ける従来の方法と比較し、導通損失を低減できる。
【００６２】
図２０は図１６における回路を用いて、様々なＭＯＳＦＥＴのゲート信号周波数で上述の実施形態の実験を実行し、順方向電圧降下の平均値を計算した結果をプロットしたグラフである。図の縦軸は順方向電圧降下の平均値を表し、横軸はＰｉＮモードとＮｉＮモードの組を１サイクルとしたときのＰｉＮモードの割合を示している。ＢＳＩＴに流す電流は１０Ａとした。図２０より、ＰｉＮモードの割合が１に近い場合（通常のＰｉＮダイオードに近い動作）に比べ０．６Ｖ近く順方向電圧降下の平均値を低減できることが確認できる。
【産業上の利用可能性】
【００６３】
本発明は、順方向電圧降下の平均値を低減し、整流素子の低損失化を実現する半導体装置とその駆動方法として、整流素子を有する電化製品、あるいは電子機器等の広範囲な用途に好適に利用することができる。
【符号の説明】
【００６４】
１ 第１導電型ベース層
２ 第１導電型エミッタ層
３ 低電圧側主電極としてのカソード電極
４ トレンチ構造
４ａ 絶縁膜
５ ゲート電極
６ ホール注入用の第２導電型領域
７ 第２導電型エミッタ層
８ 電子排出用の付加的な第１導電型エミッタ層
９ 高電圧側主電極としてのアノード電極
１０ ゲート駆動回路
Ｒｇ ゲート抵抗
【特許請求の範囲】
【請求項１】
アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、前記アノード電極側に、前記ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、前記アノード電極側を前記ｐ型層と前記第２ｎ型層のいずれかに切り替えるゲート電極を設けたことを特徴とする半導体装置。
【請求項２】
前記ゲート電極側に第２ｐ型層と前記第２ｎ型層の両方を有し、前記カソード電極と前記アノード電極との間に順方向バイアスを印加中に、前記ゲート電極にゲート電圧を印加するゲート駆動回路を備えた請求項１記載の半導体装置。
【請求項３】
前記ゲート電極は、前記ｐ型層と前記第２ｐ型層と前記第２ｎ型層に接するトレンチ構造とし、トレンチ内部に絶縁膜と電極とを備えたことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記ゲート電極は、ゲート駆動回路から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成するものである請求項３記載の半導体装置。
【請求項５】
請求項２から４のいずれかに記載の半導体装置を基本構成単位とし、この基本構成単位の少なくとも２個を、前記アノード電極と前記カソード電極間を軸にして線対称に反転させて組み合わせた構造を有する半導体装置。
【請求項６】
前記基本構成単位を、３個以上組み合わせた請求項５記載の半導体装置。
【請求項７】
請求項１から４のいずれかの項に記載の半導体装置のアノード電極とカソード電極、ｎ型層とｐ型層を入れ替えた半導体装置。
【請求項８】
カソード電極とみなすドレイン側にｎ型層を備え、アノード電極とみなすゲート・ソース側にｐ型層とｎ型層の両方を備えるトランジスタ素子のゲート・ソース側にスイッチング回路を組み合わせた請求項１から７のいずれかの項に記載の半導体装置。
【請求項９】
前記トランジスタ素子は、ＢＳＩＴであり、スイッチング回路はＭＯＳＦＥＴを使用することを特徴とする請求項７記載の半導体装置。
【請求項１０】
アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、前記アノード電極側に、前記ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、前記アノード電極側を前記ｐ型層と前記第２ｎ型層のいずれかに切り替えるゲート電極を設けた半導体装置の駆動方法であって、前記ゲート電極に負の電圧を印加する第１の動作モードと、前記ゲート電極に正の電圧を印加する第２の動作モードを所定周期で交互に繰り返すことを特徴とする半導体装置の駆動方法。
【請求項１１】
ゲート駆動の抵抗値とゲート容量の積より決まるゲート充放電時間を、前記第１の動作モードと第２の動作モードの繰り返し周期よりも短く設定することを特徴とする請求項１０記載の半導体装置の駆動方法。
【請求項１】
アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、前記アノード電極側に、前記ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、前記アノード電極側を前記ｐ型層と前記第２ｎ型層のいずれかに切り替えるゲート電極を設けたことを特徴とする半導体装置。
【請求項２】
前記ゲート電極側に第２ｐ型層と前記第２ｎ型層の両方を有し、前記カソード電極と前記アノード電極との間に順方向バイアスを印加中に、前記ゲート電極にゲート電圧を印加するゲート駆動回路を備えた請求項１記載の半導体装置。
【請求項３】
前記ゲート電極は、前記ｐ型層と前記第２ｐ型層と前記第２ｎ型層に接するトレンチ構造とし、トレンチ内部に絶縁膜と電極とを備えたことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記ゲート電極は、ゲート駆動回路から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成するものである請求項３記載の半導体装置。
【請求項５】
請求項２から４のいずれかに記載の半導体装置を基本構成単位とし、この基本構成単位の少なくとも２個を、前記アノード電極と前記カソード電極間を軸にして線対称に反転させて組み合わせた構造を有する半導体装置。
【請求項６】
前記基本構成単位を、３個以上組み合わせた請求項５記載の半導体装置。
【請求項７】
請求項１から４のいずれかの項に記載の半導体装置のアノード電極とカソード電極、ｎ型層とｐ型層を入れ替えた半導体装置。
【請求項８】
カソード電極とみなすドレイン側にｎ型層を備え、アノード電極とみなすゲート・ソース側にｐ型層とｎ型層の両方を備えるトランジスタ素子のゲート・ソース側にスイッチング回路を組み合わせた請求項１から７のいずれかの項に記載の半導体装置。
【請求項９】
前記トランジスタ素子は、ＢＳＩＴであり、スイッチング回路はＭＯＳＦＥＴを使用することを特徴とする請求項７記載の半導体装置。
【請求項１０】
アノード電極とカソード電極との間に、ｐ型層と、ｉ層と、ｎ型層とを順に形成したダイオード構造の半導体装置ＰｉＮダイオードにおいて、前記アノード電極側に、前記ｐ型層内に第２ｎ型層を形成し、順方向バイアス中に、前記アノード電極側を前記ｐ型層と前記第２ｎ型層のいずれかに切り替えるゲート電極を設けた半導体装置の駆動方法であって、前記ゲート電極に負の電圧を印加する第１の動作モードと、前記ゲート電極に正の電圧を印加する第２の動作モードを所定周期で交互に繰り返すことを特徴とする半導体装置の駆動方法。
【請求項１１】
ゲート駆動の抵抗値とゲート容量の積より決まるゲート充放電時間を、前記第１の動作モードと第２の動作モードの繰り返し周期よりも短く設定することを特徴とする請求項１０記載の半導体装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２０１２−２４３９１８（Ｐ２０１２−２４３９１８Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１１８８３（Ｐ２０１１−１１１８８３）
【出願日】平成２３年５月１８日（２０１１．５．１８）
【出願人】（５０４１７４１３５）国立大学法人九州工業大学 (489)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１８日（２０１１．５．１８）
【出願人】（５０４１７４１３５）国立大学法人九州工業大学 (489)
【Ｆターム（参考）】
[ Back to top ]