【課題】低電流領域でのオン電圧を低減することができる、ＳｉＣ−ＩＧＢＴを備える半導体装置およびその製造方法を提供すること。
【解決手段】エミッタ電極２６と、エミッタ電極２６に接続されたエミッタ領域４１と、エミッタ領域４１に対してＳｉＣ半導体層２３の裏面２５側にエミッタ領域４１に接して形成されたチャネル領域３９と、チャネル領域３９に対してＳｉＣ半導体層２３の裏面２５側にチャネル領域３９に接して形成されたＳｉＣベース層３３と、ＳｉＣベース層３３に対してＳｉＣ半導体層２３の裏面２５側にＳｉＣベース層３３に接して形成されたコレクタ領域３７と、コレクタ領域３７に接続されたコレクタ電極２７とを含む、ＳｉＣ−ＩＧＢＴ９に対してＭＯＳＦＥＴ１１を並列に接続する。 （もっと読む）

【課題】結晶性の優れた炭化シリコン膜を形成することができる炭化シリコンからなる半導体装置の製造方法を提供する。
【解決手段】基板１上に、絶縁膜２を介してシリコン膜３が形成された半導体基板を用意し、炭化シリコン膜６形成予定領域を選択的に被覆するマスク膜５を形成する。このマスク膜５で被覆されない領域のシリコン膜３を酸化し、酸化シリコン膜４を形成する。マスク膜５を除去し、シリコン膜３を露出させ、露出したシリコン膜３を炭化し、炭化シリコン膜６を形成する。その後、炭化シリコン膜６上に炭化シリコンのエピタキシャル成長膜８を形成する。 （もっと読む）

【課題】 半導体層にＩＧＢＴ領域とダイオード領域が混在している半導体装置において、寄生ダイオードの動作を抑制する技術を提供する。
【解決手段】 半導体装置１００は、素子範囲と、素子範囲を囲む終端範囲に区画された半導体層１５を有する。素子範囲には、ＩＧＢＴ領域１０とダイオード領域１２が形成されている。半導体層１５のうちのダイオード領域１２の裏面部は、ｎ型のカソード領域が形成されているカソード部分３８ａと、上記ｎ型のカソード領域が形成されていない非カソード部分３８ｂを有している。半導体装置１００では、非カソード部分３８ｂがダイオード領域１２の中心側よりも端部側に相対的に多く存在する。 （もっと読む）

【課題】消費電力の増加を招くことなくオフの状態を実現することのできる半導体装置を
提供する。
【解決手段】ゲートに電圧が印加されていない状態でオン状態であるパワー素子と、パワ
ー素子のゲートに第１の電圧を印加するためのスイッチング用の電界効果トランジスタと
、パワー素子のゲートに第１の電圧より低い電圧を印加するためのスイッチング用の電界
効果トランジスタと、を有し、上記スイッチング用の電界効果トランジスタはオフ電流が
小さい半導体装置である。 （もっと読む）

【課題】酸化物半導体のようなバンドギャップが大きな半導体を用いたメモリ装置の保持特性を高める。
【解決手段】ビット線の一端にバックゲートを有するトランジスタ（バックゲートトランジスタ）を直列に挿入し、そのバックゲートの電位は常に十分な負の値となるようにする。また、ビット線の最低電位はワード線の最低電位よりも高くなるようにする。電源が切れた際には、ビット線はバックゲートトランジスタによって遮断され、ビット線に蓄積された電荷が流出することが十分に抑制される。この際、セルトランジスタのゲートの電位は０Ｖであり、一方で、そのソースやドレイン（ビット線）の電位は、ゲートよりも十分に高いので、セルトランジスタは十分なオフ状態であり、データを保持できる。 （もっと読む）

【課題】縦型トランジスタのＴＤＤＢ耐性を向上させ、かつ、閾値電圧がばらつくことも抑制する。
【解決手段】ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する半導体基板１００上に形成されている。絶縁層３４０は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４を有している。第１絶縁膜３４２は、例えばＮＳＧ膜であり、低酸素透過性絶縁膜３４４は、例えばＳｉＮ膜である。さらに、低酸素透過性絶縁膜３４４上には、第２絶縁膜３４６が形成されている。第２絶縁膜３４６は、例えばＢＰＳＧ膜である。絶縁層３４０を形成した後、酸化雰囲気で処理することにより、縦型ＭＯＳトランジスタ２０のＴＤＤＢ耐性が向上する。また、絶縁層３４０が低酸素透過性絶縁膜３４４を有することにより、縦型ＭＯＳトランジスタ２０の閾値電圧がばらつくことを抑制できる。 （もっと読む）

【課題】１個の柱を用いてインバータを構成することにより、高集積なＣＭＯＳインバータ回路からなる半導体装置を提供する。
【解決手段】第１のシリコンと、該第１のシリコンとは極性が異なる第２のシリコンと、前記第１のシリコンと前記第２のシリコンとの間に配置され、基板に対して垂直方向に延びている第１の絶縁物とからなる１本の柱と、前記第１のシリコンの上下のそれぞれに配置され、前記第１のシリコンとは極性が異なる第１の高濃度不純物を含むシリコン層と、前記第２のシリコンの上下のそれぞれに配置され、前記第２のシリコンとは極性が異なる第２の高濃度不純物を含むシリコン層と、前記第１のシリコンと前記第２のシリコンと前記第１の絶縁物とを取り囲む第２の絶縁物と、前記第２の絶縁物を取り囲む導電体とを含む半導体装置により、上記課題を解決する。 （もっと読む）

【課題】本発明は、スイッチング損失を低減できる半導体装置及び半導体素子を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、第１ゲートを有し該第１ゲートからの信号でオンオフが制御される第１素子部と、第２ゲートを有し該第２ゲートからの信号でオンオフが制御される第２素子部と、を有する半導体素子と、該第１ゲート及び該第２ゲートに接続され、該半導体素子をターンオンするときは該第１素子部と該第２素子部を同時にターンオンし、該半導体素子をターンオフするときは該第２素子部を該第１素子部よりも遅延してターンオフするように該第１ゲートと該第２ゲートに信号を伝送する信号伝送手段と、を備えたことを特徴とする。 （もっと読む）

【課題】たとえばＤＣ−ＤＣコンバータ等の電源または電力変換機器のスイッチング等に使用されるパワーＭＯＳＦＥＴ等の絶縁ゲートを有するパワー系能動素子は、スイッチングの高速化に伴い、ゲート容量を極力小さくする必要がある。このためには、チャネルとならない部分のゲート電極を取り去り、スプリットゲートとする手法が有効とされている。しかし、Ｎチャネル型パワーＭＯＳＦＥＴを例に取り説明すると、その反作用として、チャネルを形成するＰ型ボディ領域の端部に電界が集中するため、パンチスルー耐圧が低下する等の問題が発生する。
【解決手段】本願の一つの発明は、プレーナ−バーティカル型パワーＭＯＳＦＥＴ等の絶縁ゲートを有するパワー系能動素子を有する半導体装置に於いて、各アクティブセル内のスプリットゲート間にトレンチ内に延在するフィールドプレート、すなわち、トレンチフィールドプレートを設けたものである。 （もっと読む）

【課題】双方向で電流の流れを制御（ＯＮ／ＯＦＦ制御）することができる半導体素子を提供すること。
【解決手段】チャネル層８と障壁層１０が積層された半導体へテロ接合と、前記半導体へテロ接合の上方に設けられたゲート１２と、前記ゲートの両側に設けられた第１および第２のソースドレイン端子１４ａ，１４ｂと、前記第１のソースドレイン端子と前記ゲートの間に設けられた第１のフィールプレート１６ａと、前記第２のソースドレイン端子と前記ゲートの間に設けられた第２のフィールドプレート１６ｂとを有すること。 （もっと読む）

【課題】トレンチゲートをゲート電極で完全に埋め込むトレンチゲート型ＭＯＳＦＥＴにおいて、パフォーマンスに優れた半導体回路装置を提供する。
【解決手段】第１の導電型のウェル層４内に形成された第２の導電型のウェル層５が、ゲート電極材料９で埋設された格子状のトレンチ溝７で囲まれたトレンチゲート型ＭＯＳＦＥＴであって、トレンチ溝７の側面と第２の導電型のウェル層５との間に形成される第１の絶縁膜８は、トレンチ溝７の側面と前記第１の導電型のウェル層４との間に形成される第２の絶縁膜１４よりも薄くしてある。 （もっと読む）

【課題】より単純に製造でき、かつ平坦なトポロジを得ることができ、更にトレンチの上部曲がり部における降伏電圧の問題が解消されたトレンチゲートＭＩＳデバイスを提供すること。
【解決手段】トランジスタセルを含む活性領域と、トランジスタセルを含まないゲート金属領域と、ゲート金属層とを含み、半導体チップの表面のパターンに、活性領域からゲート金属領域に至るトレンチが形成されており、このトレンチが絶縁材料の層で裏打ちされた壁部を有し、導電性ゲート材料がトレンチ内に設けられており、導電性ゲート材料の上面が半導体チップの上面より下側に位置し、非導電層が活性領域及びゲート金属領域の上に位置し、ゲート金属領域におけるトレンチの一部の上側の非導電層に開口が形成されており、ゲート金属がトレンチ内の接触領域のゲート材料と接触するように、開口が前記ゲート金属で満たされているトレンチゲートＭＩＳデバイス。 （もっと読む）

【課題】ダイオード内蔵スイッチング素子において、良好なダイオード損失特性を実現する。
【解決手段】半導体基板３２の一面３３側においてはダイオード領域２０およびＩＧＢＴ領域１０のうちＩＧＢＴ素子を除いた領域に半導体基板３２の一面３３を基準として所定の深さまで低ライフタイム領域４９を設け、半導体基板３２の他面４７側においてはＩＧＢＴ領域１０に半導体基板３２の他面４７を基準として所定の深さまで低ライフタイム領域４９を設ける。これにより、ダイオード素子の動作時にドリフト層３０に残されたホールが低ライフタイム領域４９によって再結合して消滅するため、ＩＧＢＴ領域１０からダイオード領域２０へのホールの注入を抑制することができる。 （もっと読む）

【課題】 接着剤を用いることなく、かつ、容易にマスク部材を着脱することが可能な技術を提供する。
【解決手段】 第１吸着口１１２ａと第２吸着口１１４ａを有するステージ１１０とマスク部材１２０を使用する半導体装置の製造方法であって、第１吸着口１１２ａが塞がれるようにステージ１１０上に半導体ウエハ１００を載置するとともに、第１吸着口１１２ａにより半導体ウエハ１００を吸着固定する工程と、吸着固定されている半導体ウエハ１００の上方にマスク部１２２が位置し、かつ、第２吸着口１１４ａが塞がれるようにステージ１１０上にマスク部材１２０を載置するとともに、第２吸着口１１４ａによりマスク部材１２０を吸着固定する工程と、吸着固定されているマスク部材１２０のマスク部１２２を通して吸着固定されている半導体ウエハ１００に荷電粒子を注入する工程を有する。 （もっと読む）

【課題】絶縁ゲート型電界効果トランジスタのスイッチング速度低下を防止し、省スペース化を実現する半導体装置を提供する。
【解決手段】本発明に係る半導体装置９０は、絶縁ゲート型電界効果トランジスタとコンデンサが同一チップ上に形成されたものであって、表層において、ｎ⁻型エピタキシャル層２を挟持するｐ型ボディ領域５内にそれぞれ配設されたｎ^＋型ソース領域６の当該ｎ⁻型エピタキシャル層２に最近接する端部間に亘る領域上に配設された絶縁層７と、絶縁層７を介してｎ⁻型エピタキシャル層２と対向されるコンデンサ上部電極４０と、絶縁層７上でコンデンサ上部電極４０の両サイドに絶縁分離されるように、かつチャネル形成可能な位置に配設されたゲート電極３１を備える。コンデンサＣ１は、コンデンサ上部電極４０を上部電極とし、これと絶縁層７を介して対向配置されるｎ⁻型エピタキシャル層２を下部電極とする。 （もっと読む）

【課題】飽和電流までの電流を正確に検出できるトレンチゲート型半導体装置を提供する。
【解決手段】本発明のトレンチゲート型半導体装置は、主ＩＧＢＴ領域とセンスＩＧＢＴ領域とにそれぞれチャネルを形成したアクティブセルと、チャネルを形成していないフローティングセルとを交互に配置し、主ＩＧＢＴ領域とセンスＩＧＢＴ領域のアクティブセルの幅とフローティングセルの幅との比を所定の値に設定して主ＩＧＢＴ領域とセンスＩＧＢＴ領域とが同様な飽和電流特性になるように制御した。 （もっと読む）

【課題】低Ｒ_ＤＳｏｎおよび低電流制限の両方を提供する一方で、ホット・スポットおよび熱暴走の効果を低減する回路を提供する。
【解決手段】本発明の一実施例において、パワー・スイッチング・デバイス（３３）は、第１ＭＯＳＦＥＴデバイス（４１）および第２ＭＯＳＦＥＴデバイス（４２）を含む。第１ゲート電極（４８，８７）を含む分割ゲート構造（８４）は、第１ＭＯＳＦＥＴデバイス（４１）を制御する。第２ゲート電極（４９，９２）は、第２ＭＯＳＦＥＴデバイス（４２）を制御する。電流制限デバイス（３８）は、第１ゲート電極（４８，９７）に結合され、電流制限モード中に第１ＭＯＳＦＥＴデバイスをオンにする。比較器デバイス（３６）は、第２ゲート電極（４９，９２）に結合され、パワー・スイッチング・デバイス（３３）が電流制限モードでなくなったときに、第２ＭＯＳＦＥＴデバイス（４２）をオンにする。 （もっと読む）

【課題】エネルギー耐量、負サージ耐量を確保しながら、できる限り低コストの内燃機関用点火装置用半導体装置を提供すること。
【解決手段】ＩＧＢＴが前記コレクタ電極とゲート電極間にクランプダイオードを備え、ＩＧＢＴのｐ⁺２５とｎ型ベース層２６の間に不純物濃度の異なる２層のｎ型バッファ層２４、５０を有するＩＧＢＴであって、前記２層のバッファ層の合計厚さが５０μｍ以下であって、総不純物量を２０×１０¹³ｃｍ^-2以下とする。 （もっと読む）

【課題】センサスイッチング素子のセンサ電極とゲート電極の間のESD等の過電圧に対する対策を講じながらも、ゲート駆動損失の増加が防止された半導体装置を提供すること。
【解決手段】メインスイッチング素子領域２６のメイン電極２４と、センサスイッチン
グ素子領域２７のセンサ電極２５と、メイン電極２４とセンサ電極２５の間に形成されて
おり、メイン電極２４とセンサ電極２５の間に所定の電位差が形成されたときに両者間を
導通する保護素子３０を備えていることを特徴とする半導体装置１０。 （もっと読む）

【課題】ダイオード領域とＩＧＢＴ領域の間における熱伝導を阻害することなく、境界部における逆電流を抑制することができる半導体装置を提供する。
【解決手段】ダイオード領域２０とＩＧＢＴ領域４０を有する半導体基板を備える半導体装置１０であって、ダイオードドリフト領域２７とＩＧＢＴドリフト領域４９の間の少なくとも一部の範囲に、ｎ型であり、ダイオードドリフト領域２７及びＩＧＢＴドリフト領域４９よりもｎ型不純物濃度が高いバリア領域７４が形成されている。 （もっと読む）