【課題】リーク電流の発生を抑制でき、良好なピンチオフ特性を有する化合物半導体素子を提供すること。
【解決手段】化合物半導体素子において、素子表面から基板１の厚さ方向にバッファ層２まで達する第１の素子分離部９を形成する。また、平面視において、第１の素子分離部９を囲むように位置する第２の素子分離部１０を形成する。このようにして、電極７とバッファ層２との距離を大きくして、バッファ層２にかかる電界を緩和し、リーク電流を抑制する。 （もっと読む）

【課題】送信時における高次高調波歪の発生を抑制することができる技術を提供する。
【解決手段】トランジスタのオフ時の電位Ｖｇｓ１を−Ｖａｎｔから−Ｖａｎｔ＋１に大きくすることにより、オフ状態からオン状態に遷移したトランジスタのオン抵抗Ｒｏｎを小さくすることができる。言い換えれば、トランジスタのオフ時の電位Ｖｇｓ１の絶対値をＶａｎｔからＶａｎｔ−１に小さくすることにより、オフ状態からオン状態に遷移したトランジスタのオン抵抗Ｒｏｎを小さくすることができる。この結果、オンしたトランジスタから発生する高次高調波歪の増加を抑制することができる。 （もっと読む）

【課題】少ない工程数で製造可能であり、かつゲート電極付近の電界集中を緩和させる。
【解決手段】下地１１上に第１及び第２絶縁膜１３及び１５を順次形成し、第２絶縁膜に表面から第１開口パターン、及び第１絶縁膜を露出させ、かつ第１開口パターンよりも開口端の第１方向に沿った長さが短い第２開口パターンを形成し、第１開口パターンを厚み方向に沿って拡大することによって第１開口部１９、第１及び第２開口パターンからの露出面から第１絶縁膜を部分的に除去することによって、第１開口部から連続し、かつ第１開口部１９よりも開口端の第１方向に沿った長さが短い第２開口部２１、及び第２開口部から連続した、下地面を露出させ、かつ第２開口部よりも開口端の第１方向に沿った長さが短い第３開口部２３を形成し、第１〜第３開口部を含む電極形成用開口部１７を埋め込むとともに、電極形成用開口部周辺の第２絶縁膜の表面を被覆する電極を形成する。 （もっと読む）

【課題】 従来のダイオードでは、微小な電圧領域では、十分な検波特性が得られない。
【解決手段】 電子及び正孔が、ダイレクトトンネル現象により透過可能な厚さの空乏層を挟んでｐ型半導体層及びｎ型半導体層が相互に接合されている。ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。電圧無印加時の平衡状態で、空乏層に連続するエネルギバンドの曲がり部よりも空乏層から離れた領域において、ｐ型半導体層の価電子帯上端の電子のエネルギレベルが、ｎ型半導体層の伝導帯下端の電子のエネルギレベルと同等か、またはそれよりも高い。 （もっと読む）

【課題】リセスゲート構造のヘテロ接合ＦＥＴにおいて、デルタドーピングによらずドレイン電流の低減を抑止することを目的とする。
【解決手段】本発明の半導体装置は、ゲート電極１０と、ゲート電極１０の両側に離間して夫々設けられたドレイン電極９及びソース電極８と、少なくともゲート電極１０のドレイン電極９側の側面に接するように設けられた不純物ドーピング濃度が異なる二層以上のキャップ層と、を備え、キャップ層の最下層（第一キャップ層５）の厚さｄが式（１）で表されることを特徴とする。 （もっと読む）

【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、窒化物系化合物半導体層１２上に配置され、それぞれゲート電極２４、ソース電極２０およびドレイン電極２２に接続されたゲート端子電極ＧＥ１〜ＧＥ３、ソース端子電極ＳＥ１〜ＳＥ４およびドレイン端子電極ＤＥと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続された端面電極ＳＣ１〜ＳＣ４と、端面電極上に配置され、ダイボンディングで使用する半田層がソース端子電極ＳＥ１〜ＳＥ４に到達するのを防止する突起電極３４とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】構造が簡単であり、製造が容易で、接地インダクタンスを低減化可能なマイクロ波／ミリ波／サブミリ波帯の半導体装置を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡを互いに素子分離する素子分離領域と、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、それぞれゲート電極２４およびドレイン電極２２に接続され、ゲート電極２４およびドレイン電極２２が延伸する方向の素子分離領域上に配置されたゲート端子電極ＧＬ１〜ＧＬ３およびドレイン端子電極ＤＬ１〜ＤＬ３と、ゲート電極２４，ソース電極２０およびドレイン電極２２が配置される方向の基板１０の端面に配置され、ソース電極２０と接続された端面電極ＳＣ１〜ＳＣ４とを備える。 （もっと読む）

【課題】ソース電極の接続に際し、余分な引き回しが無く、構造が簡単であり、接地インダクタンスを有効に低減化可能なマイクロ波／ミリ波／サブミリ波帯の半導体装置を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、それぞれゲート電極２４およびドレイン電極２２に接続され、ゲート電極２４、ソース電極２０およびドレイン電極２２が延伸する方向の窒化物系化合物半導体層１２上に配置されたゲート端子電極ＧＬ１、ＧＬ２およびドレイン端子電極ＤＬ１、ＤＬ２と、ゲート電極２４，ソース電極２０およびドレイン電極２２が延伸する他方の方向の基板１０の端面に配置され、ソース電極２０と接続された端面電極ＳＣとを備える。 （もっと読む）

実施形態には、これに限定されないが、電界効果トランジスタスイッチを含む装置とシステムが含まれる。電界効果トランジスタスイッチは、ゲート電極に連結され、ソース電極とドレイン電極から実質的に等距離に配置された第１のフィールドプレートを含んでいてもよい。また、該電界効果トランジスタスイッチは、前記第１のフィールドプレートに近接配置され、前記ソース電極と前記ドレイン電極から実質的に等距離に配置された第２のフィールドプレートを含んでいてもよい。前記第１および第２のフィールドプレートは、前記ソース電極とゲート電極間および前記ドレイン電極とゲート電極間の電界を低減するように構成されていてもよい。 （もっと読む）

実施形態は、これに限定されないが、ソース電極と、入力無線周波数（ＲＦ）信号を受信するゲート電極と、増幅されたＲＦ信号を出力するドレイン電極と、を有する単位セルを含む装置とシステムを含む。フィールドプレートは前記ソース電極に連結され、帰還抵抗は前記フィールドプレートと前記ソース電極間に連結されてもよい。 （もっと読む）

【課題】メサ上に形成されるレジストを高精度にパターニングされ、メサ上に断線し難いゲート電極を有する半導体装置およびその製造方法を提供すること。
【解決手段】オーミック電極１０を形成する前にゲート電極１２を形成することで、オーミック電極１０間の狭い領域にレジストパターンの開口部を設ける必要がなくなり、レジスト溜まりが生じにくい構造となっている。また、ゲート電極１２をメサの平坦な領域にのみ形成し、その分チャネル層３のサイドエッチング量を大きくしてチャネル層幅がゲート電極幅よりも小さくされている。ゲート電極１２を平坦な領域のみに形成することで、ゲート電極１２の厚膜化とゲート電極形成用のレジスト塗布後膜厚の均一化を両立可能にしている。ゲート電極の断線が極めて少なく、ゲート電極形成工程におけるレジストパターニング精度が改善された、ウェハ面内の特性ばらつきの少ない半導体装置を実現している。 （もっと読む）

【課題】ゲート電極が微細化されても電流コラプスを抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】表面保護膜１０を形成する際に、化合物半導体積層構造上に第１の絶縁膜１０ａを形成し、第１の絶縁膜１０ａの表面に、酸素原子又は窒素原子の少なくとも一方を第１の絶縁膜１０ａよりも多く含む第２の絶縁膜１０ｂを形成し、第２の絶縁膜１０ｂの上方に、第１の絶縁膜１０ａよりもＳｉ−Ｈ結合を少なく含み、第１の絶縁膜１０ａよりも高い絶縁性を示す第３の絶縁膜１０ｃを形成する。 （もっと読む）

エンハンスメントモードＧａＮトランジスタ、及びその製造方法を提供する。エンハンスメントモードＧａＮトランジスタは、基板と、遷移層と、ＩＩＩ族窒化物材料を有するバッファ層と、ＩＩＩ族窒化物材料を有するバリア層と、ドレインコンタクト及びソースコンタクトと、アクセプタ型ドーパント元素を含有するゲートＩＩＩ−Ｖ族化合物と、ゲートメタルとを含み、ゲートＩＩＩ−Ｖ族化合物とゲートメタルとが、セルフアラインされるように単一のフォトマスクプロセスで形成され、ゲートメタルの底部とゲート化合物の頂部とが同じ寸法を有する。エンハンスメントモードＧａＮトランジスタはまた、オーミック金属からなるフィールドプレートを含んでいてもよく、ドレインのオーミック金属と、ソースのオーミック金属と、フィールドプレートとが、単一のフォトマスクプロセスによって形成され得る。
（もっと読む）

【課題】Ｆｅのドーピングによるデバイス特性の劣化を抑制することが可能な半導体装置を提供すること。
【解決手段】ＦｅドーピングされたＧａＮからなる半導体層２６と、半導体層２６の上面に接して設けられたＡｌＮ又はＡｌ_ｘＧａ_１−ｘＮ（０．４＜ｘ＜１）からなる第１バッファ層３０と、第１バッファ層３０上に設けられ、ＧａＮ系半導体からなる動作層２８と、を具備する半導体装置。第１バッファ層３０を設けたことにより、動作層２８へのＦｅ取り込みが抑制されるため、Ｆｅドーピングによるデバイス特性の劣化を抑制することができる。 （もっと読む）

半導体結晶、及びそれを形成する方法を提供する。当該方法は、ドーパント及びＩＩＩ族元素を含有するガスのフローを供給し、その後、ドーパント及びＩＩＩ族元素を含有するガスのフローを停止し、温度を低下させ、ＩＩＩ族元素を含有するガスのフローを再開し、そして、温度を上昇させることを含む。
（もっと読む）

【課題】窒化物半導体層を有する半導体装置を低コストで製造する。
【解決手段】基板上に第１の窒化物半導体の犠牲層を形成する犠牲層形成工程と、前記犠牲層上に第２の窒化物半導体層を形成し、前記第２の窒化物半導体層上に窒化物半導体層を積層した積層窒化物半導体層を形成する積層半導体形成工程と、前記犠牲層の表面が露出するまで、前記第２の窒化物半導体層及び前記積層窒化物半導体層をエッチングすることによりトレンチを形成し、前記トレンチ及び前記積層窒化物半導体層表面に接続電極を形成する接続電極形成工程と、前記接続電極の形成された前記基板を電解液に浸漬させ、前記電解液に対し前記接続電極に電位を印加し、前記犠牲層を除去し前記基板を剥離する犠牲層除去工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】破損を抑制できる半導体装置を提供する。
【解決手段】半導体装置１は、シリコンを含む材料からなる基板２と、基板２上に形成された緩衝層３と、緩衝層３上に形成された窒化物系半導体を含むデバイス形成層４とを有する。緩衝層３は、アルミニウムを含む第１の窒化物系半導体層１１と、第１の窒化物系半導体層１１の上に形成され、アルミニウムの含有率が徐々に減少する第１の組成傾斜層１２と、第１の組成傾斜層１２の上に形成され、アルミニウムを含まないまたは第１の窒化物系半導体層１１よりもアルミニウムの含有率が少ない第２の窒化物系半導体層１３と、第２の窒化物系半導体層１３の上に形成され、アルミニウムの含有率が徐々に増加する第２の組成傾斜層１４とを順番に複数回積層したものである。第１の組成傾斜層１２は、第２の組成傾斜層１４よりも厚い。 （もっと読む）

【課題】接合型電界効果トランジスタ等の半導体装置において、オン抵抗を低減できるようにする。
【解決手段】半導体装置の製造方法は、まず、基板１０１の上に第１の窒化物半導体層１０３、第２の窒化物半導体層１０４及びｐ型の第３の半導体層１０５を順次エピタキシャル成長する。これよりも後に、第３の半導体層１０５を選択的に除去する。これよりも後に、第２の窒化物半導体層１０４の上に、第４の窒化物半導体層１０６をエピタキシャル成長する。これよりも後に、第３の半導体層１０５の上にゲート電極を形成する。 （もっと読む）

【課題】塗工や印刷等の簡便なプロセスで製造でき、再現性のよい特性が得られる有機薄膜トランジスタを提供する。
【解決手段】有機半導体層を具備する有機薄膜トランジスタであって、前記有機半導体層が下記一般式（Ｉ）で示される繰り返し単位を有する重合体を主成分とすることを特徴とする有機薄膜トランジスタ。


（式中、Ａｒ_２およびＡｒ_３は、置換もしくは無置換の芳香族炭化水素基の２価基であり、Ａｒ_１は置換もしくは無置換の１価の芳香族炭化水素基を表す。Ｒ^１、Ｒ^２およびＲ^３は、それぞれ独立に、置換もしくは無置換のアルキル基、置換もしくは無置換のアルコキシ基、または置換もしくは無置換のアルキルチオ基から選択された基を表し、同一でも別異でもよく、ｘ、ｙおよびｚは、それぞれ０から２までの整数を表し、同一でも別異でもよく、ｎは１以上の整数を表わす。） （もっと読む）

【課題】III 族窒化物半導体からなるＨＦＥＴの製造方法において、素子分離領域を容易に形成する方法を提供すること。
【解決手段】ｉ−ＡｌＧａＮ層１２表面側からレーザーを照射して、ＨＦＥＴとして動作させる素子領域を囲うようにして溝１５を形成する（図２（ｃ））。溝１５の深さは、ｉ−ＡｌＧａＮ層１２表面からｉ−ＧａＮ層１１に達する深さとする。この溝１５によってｉ−ＡｌＧａＮ層１２が取り除かれたため、この取り除かれた領域において２次元電子ガス層が消滅する。その結果、ＨＦＥＴとして動作させる素子領域は、溝１５による素子分離領域によって電気的に分離される。 （もっと読む）