【課題】高いしきい値電圧と低いリーク電流のノーマリーオフの半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群からなるＨＥＭＴ構造の半導体素子の上に、Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７を形成し、その上にゲート電極９を形成した。 （もっと読む）

【課題】検波できる周波数が高く、トンネル電流が流れやすい半導体装置を提供する。
【解決手段】第１の導電型の第１の半導体層と、前記第１の半導体層に接して形成された第２の半導体層と、前記第２の半導体層に接して形成された第２の導電型の第３の半導体層と、を有し、前記第１の半導体層において、前記第１の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第１の半導体領域が形成されており、前記第１の半導体領域における不純物濃度は、前記第１の半導体領域を除く前記第１の半導体層における不純物濃度よりも高いものであることを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】電流コラプスを抑制することが可能な半導体装置を提供すること。
【解決手段】本発明は、窒化物半導体からなるチャネル層１４と、前記チャネル層１４上に設けられた窒化物半導体からなる電子供給層１６と、前記電子供給層１６上に設けられた窒化ガリウムからなるキャップ層１８と、を形成する成長工程と、前記キャップ層１８の上面に、パワー密度が０．０１２５〜０．１５Ｗ／ｃｍ^２である酸素プラズマ処理を行う工程と、を有する半導体装置の製造方法である。本発明によれば、酸素をゲッタリングすることで、電流コラプスを抑制することが可能な半導体装置を提供することができる。 （もっと読む）

【課題】本発明は、剥離液の残渣を除去できる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、基板上に開口を有するレジストマスクを形成する工程と、該基板のうち該開口により露出した部分に所定の処理を施す工程と、アリールスルホン酸を含む剥離液を用いて該レジストマスクを剥離する工程と、リンス液を用いて該剥離液の残渣を除去する工程と、該基板上に膜を形成する工程と、を備える。そして、該リンス液の溶解度パラメータは１２．９８から２３．４３までのいずれかの値であることを特徴とする。 （もっと読む）

【課題】ＧａＮ系半導体層内に形成される電子トラップ濃度を低減する。
【解決手段】Ｓｉ基板１０上に接して形成されたＡｌＮを主成分とする下地層１２と、前記下地層１２上に形成され、前記下地層１２上に形成され、前記下地層１２から圧縮応力を受ける第１バッファ層１４と、前記第１バッファ層１４上に形成された第２バッファ層１６と、前記第２バッファ層１６上に形成されたＡｌの組成比が０．１以下のＧａＮ系半導体層１８と、を具備し、前記第２バッファ層１６における前記第１バッファ層１４側の面の結晶軸長に対し前記第１バッファ層１４と反対の面の結晶軸長が前記ＧａＮ系半導体層１８に近く、前記第２バッファ層１６の伝導帯底エネルギーが前記ＧａＮ系半導体層１８より高い半導体装置。 （もっと読む）

【課題】ゲート電極の電位の位相差を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板と、基板上方に形成された電子走行層と、電子走行層上方に形成された電子供給層と、電子供給層上方に形成された複数のゲート電極５ｇと、複数のゲート電極５ｇが接続されたゲートパッド８ｇと、が設けられている。ゲート電極５ｇのゲート幅がゲートパッド８ｇから離間するほど小さくなっている。 （もっと読む）

【課題】デバイス特性に優れたＨＥＭＴ構造またはＭＩＳ（ＭＯＳ）型ＨＥＭＴ構造の半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群を有する半導体積層構造において、バッファー層３と第１の半導体層４とをＭＯＣＶＤ法で形成し、第２の半導体層６をＭＢＥ法で形成する。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８及びソース電極３４はドレイン電極３６を囲み、ソース電極３４の上部に、ゲート電極３８の上方を通過してドレイン電極３６側に庇状に突き出したフィールドプレート１７０が形成され、ＧａＮ系エピタキシャル基板３２の表面層とフィールドプレート１７０との間に、誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート１７０の直下領域においてフィールドプレート終端面と面一状態となるように切れ込み、その下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びている。 （もっと読む）

【課題】２つのオーミック電極、及び、それらの間に配置されたゲート電極を備えた、ゲート電極形成用電子線の揺らぎに起因するゲート電極形成不良が生じない形で製造できる半導体装置を提供する。
【解決手段】半導体装置１の、ゲート電極２０により近い方のオーミック電極（ソース電極１４ｓ）として、ゲート電極２０と対向する側の少なくとも一方の隅（電子線の描画開始位置側の隅）がカットされた矩形形状のものを採用しておく。 （もっと読む）

【課題】シリコン基板上に優れた結晶性の窒化物半導体層が形成された窒化物半導体装置を提供する。
【解決手段】シリコン基板１０と、シリコン基板１０に接するとともにシリコン基板１０上の一部分に形成された窒化シリコンからなる選択成長マスク層２０とを備え、選択成長マスク層２０が形成されていないシリコン基板１０上に、当該シリコン基板１０に接するように窒化物半導体層３０が形成されている。 （もっと読む）

【課題】高周波モジュール中におけるスイッチング素子として用いられるＨＥＭＴ素子を小型化する。
【解決手段】ＧａＡｓからなる基板１の主面上の素子分離部９で規定された活性領域内において、ゲート電極１７は、１本で形成し、ソース電極１３とドレイン電極１４との間では紙面上下方向に延在し、それ以外の部分では左右方向に延在するようにパターニングすることにより、活性領域外に配置されるゲート電極１７の割合を減じ、ゲートパッド１７Ａの面積を減じる。 （もっと読む）

【課題】外部ノイズの影響を低減できるＪＦＥＴを提供する。
【解決手段】本発明に係るＪＦＥＴ５０は、ｐ型半導体基板１と、ｐ型半導体基板１の表面に形成されているｎ型チャネル領域３と、ｎ型チャネル領域３内に形成されており、ｎ型チャネル領域３よりも不純物濃度の高いｎ型埋め込み領域４と、ｎ型チャネル領域３の表面に形成されているｐ型ゲート領域６と、ｎ型チャネル領域３の表面に、ｐ型ゲート領域６を挟むように形成されているｎ型ドレイン／ソース領域７及びｎ型ドレイン／ソース領域８とを備え、ｎ型埋め込み領域４は、ｎ型ドレイン／ソース領域７及びｎ型ドレイン／ソース領域８の一方の下方に形成されており、他方の下方に形成されていない。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】半導体基板上の金属電極と半導体基板の界面に、現像残渣のない半導体装置を提供すること。
【解決手段】半導体基板上に、金属電極が設けられた半導体装置であって、金属電極は、半導体基板の上面視において、細線部と、細線部の電極の長手方向の両端に太線部と、細線部から太線部へ向けて線幅が漸増する線幅漸増部とからなり、細線部の側面と線幅漸増部の側面の境界領域に、曲率を有す円弧が付けられた形状であることを特徴とする半導体装置。 （もっと読む）

【課題】電界集中を緩和し、高い耐圧を得ることが可能な半導体装置を提供する。
【解決手段】
半導体層上において、第１フィールドプレートＦＡは、第１絶縁膜上に、第１電極１０２と第２電極１０３との間に相互に間隔を置いて配置され、第２フィールドプレートＦＢは、第２絶縁膜上に、第１電極１０２上方から第２電極１０３上方までの間に相互に間隔を置いて配置され、
第１電極および第２電極側末端のＦＢは、第１電極または第２電極およびそれに隣り合うＦＡに重なり、
前記第１電極および第２電極側末端ＦＢ以外の一方のＦＡまたはＦＢは、第１電極から第２電極への方向と垂直方向に隣り合う複数の他方のＦＡまたはＦＢに重なり合い、前記第１電極および第２電極側末端ＦＢ以外の他方のＦＡまたはＦＢは、第１電極から第２電極への方向に隣り合う２つの前記一方のＦＡまたはＦＢに重なり合う半導体装置。 （もっと読む）

【課題】ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。 （もっと読む）

【課題】高電圧を印加した際に逆バイアスにおけるリーク電流が少なく、順方向電圧降下Ｖｆが低い整流素子を有する単一基板上にトランジスタ素子と整流素子を一体にした半導体装置を提供する。
【解決手段】半導体装置１０は、単一の基板１１上にトランジスタ素子１２と整流素子１３とを備える半導体装置１０であって、トランジスタ素子１２は、基板１１上に形成された活性層１４と、活性層１４に接合されたソース電極１５とドレイン電極１６とゲート電極１７を備え、整流素子１３は、活性層１４に接合されたアノード電極１８と、ドレイン電極１６を用いたカソード電極と、アノード電極１８とカソード電極の間に第１の補助電極１９を備えた。 （もっと読む）

【課題】本発明は、ゲート電極の端部に発生する電界集中を緩和し、高いオフ耐圧と優れた高周波特性を有する半導体装置を提供するを目的とする。
【解決手段】実施形態によれば、チャネル層３上に互いに離間して設けられ、それぞれがチャネル層３に電気的に接続されたソース電極４およびドレイン電極５と、ソース電極４とドレイン電極５との間においてチャネル層３に接して設けられたゲート電極６と、ゲート電極６とドレイン電極５との間においてチャネル層３上に設けられたパッシベーション膜７と、ゲート電極６に接触し、且つ、ドレイン電極５と離間してパッシベーション膜７上に設けられたパッシベーション膜７よりも誘電率が高い高誘電率膜８と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）