半導体基板および半導体装置
【課題】高いしきい値電圧と低いリーク電流のノーマリーオフの半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群からなるＨＥＭＴ構造の半導体素子の上に、Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７を形成し、その上にゲート電極９を形成した。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群からなるＨＥＭＴ構造の半導体素子の上に、Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７を形成し、その上にゲート電極９を形成した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物を用いた半導体基板およびそれを用いた半導体装置、具体的にはＭＩＳ（Metal-Insulater-Semiconductor：金属-絶縁体-半導体）またはＭＯＳ（Metal-Oxide-Semiconductor：金属-酸化物-半導体）型ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスター）素子に関するものである。
【背景技術】
【０００２】
ＧａＮをはじめとするIII族窒化物半導体は、バンドギャップが大きく、破壊電界強度が高く、かつ高融点であることから、ＧａＡｓ系材料に代わる、高出力、高周波、高温用の半導体デバイス材料として期待されており、そうした物性を活かすデバイスとして、ＨＥＭＴ素子などが研究、開発されている。例えば、サファイアやＳｉＣ等の基板上にいわゆるチャネル層としてＧａＮを形成し、さらにその上に、いわゆる電子供給層としてＡｌＧａＮやＡｌＮを形成するヘテロ構造型のＨＥＭＴ素子などが研究、開発されている。
【０００３】
上記のようなＨＥＭＴ素子においては、チャネル層と電子供給層の（ａ軸の）格子定数差に起因して、表面から基板へと電界が生ずるピエゾ効果（圧電効果）ならびに自発分極効果により、チャネル層表面に２次元電子ガスを生成する。ＡｌＧａＮにおいてＡｌ濃度が高いほど、その格子定数差も大きくなるので、係るピエゾ効果ならびに自発分極効果も増大する。
【０００４】
このＨＥＭＴ素子は、係るチャネル層表面において、高いキャリア濃度（シートキャリア濃度）を有するため、大電流のトランジスターとして鋭意研究開発がなされている。特に、III族窒化物半導体はシリコンよりもバンドギャップが大きいため、その耐圧が大きく、また高温動作が可能であるため、パワーＭＯＳやＩＧＢＴなどのシリコンパワーデバイスに代わるパワーデバイスとして有望である。
【０００５】
しかし、このＨＥＭＴ素子は高いキャリア濃度のために通常はノーマリオンデバイスとなる。すなわち、ゲートに電圧をかけていない状態でソースとドレインの間に電流が流れるタイプの素子しかできない。実際の応用においては、特にパワーデバイスなどでは安全上の観点から、ゲートに電圧をかけていない状態でソースとドレインの間に電流が流れないノーマリーオフデバイスが望まれている。
【０００６】
実際、実用化されているシリコンのパワーデバイス、パワーＭＯＳやＩＧＢＴはノーマリーオフデバイスである。このため、III族窒化物半導体においても、ＭＩＳ(ＭＯＳ)型ＨＥＭＴ素子のようなノーマリーオフデバイスの実現が望まれている。
【０００７】
窒化物系ＭＩＳ(ＭＯＳ)型ＨＥＭＴ素子においても、ノーマリーオフデバイスを実現するために様々な試みがなされている。その主なものとしては、
（１）リセスゲート構造による方法（特許文献１、非特許文献１〜４参照）
（２）Ａｌを含むIII族窒化物からなる半導体層のＡｌ濃度を減らして、ピエゾ効果（圧電効果）、自発分極効果抑える方法
（３）フッ素イオンをＡｌを含むIII族窒化物からなる半導体層に注入して自発分極効果抑える方法（非特許文献５〜１１参照）
（４）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の厚さを極力薄くする方法（特許文献２、非特許文献１２〜１５参照）
（５）基板に非極性、反極性の基板を用いて、その上に成長したＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の自発分極を少なくする方法（非特許文献１６、１７参照）
（６）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上にｐ型のIII族窒化物からなる層を成長させ、接合型のＨＥＭＴとする方法（特許文献３〜５、非特許文献１８〜２０参照）
（７）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上に、それよりもバンドギャップが小さい半導体層を設けて第２の半導体層（電子供給層）の伝導帯を持ちあげる方法（非特許文献２１参照）、などがある。
【０００８】
しかし、いずれの方法においても、ノーマリーオフにはなるものの、大きいしきい値電圧は得られなかった。
【０００９】
(８)一方、酸化物膜や絶縁物膜をＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上に堆積させたＭＩＳ（ＭＯＳ）構造を用いる方法（特許文献６〜８、非特許文献２２〜３３参照）についても、それらの膜をスパッタリングやプラズマＣＶＤやレーザーアブレーションや原子層エピタキシーなどで堆積させる、あるいは表面に形成した窒化物層をオゾンやプラズマラジカルで後から参加させるなど既に様々な方法が試みられているが、一般的にはしきい値電圧は小さく、また大きいしきい値電圧が得られても、界面準位が多く、正常に動作する半導体装置はできなかった。
【００１０】
また、絶縁物膜として非晶質のＡｌＯｎＮｙ膜を用いるという発明がなされている(特許文献９参照）が、非晶質を用いているため、界面準位が多く、正常に動作する半導体装置はできなかった。また、絶縁物膜として、ＡｌＮ膜の上にＡｌ２Ｏ３膜を積層させるという発明がなされているが (特許文献１０参照)が、本発明のように混晶を用いないため、半導体層と絶縁物膜との物理化学的整合性は取れないので、本発明と全く異なる発明である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−１９８７８９号公報
【特許文献２】特開２００７−２５０９５０号公報
【特許文献３】特開２００７−６６９７９号公報
【特許文献４】特開２００６−３３９５６１号公報
【特許文献５】特開２００７−１９３０９号公報
【特許文献６】特開２００３−３３２３５６号公報
【特許文献７】特開２００６−２１０５１８号公報
【特許文献８】特開２００７−２５０９５０号公報
【特許文献９】特開２００５−１８３５９７号公報
【特許文献１０】特開２００６−３２５５２号公報
【非特許文献】
【００１２】
【非特許文献１】S. Maroldt et al., Jpn. J. Appl. Physics, 48(2009) 04C-83.
【非特許文献２】M. Kuraguchi et al., phys. stat. sol. (a), 204(2007), 2010.
【非特許文献３】T. Oka et al., IEEE Electron Device Lett., 29(2008), 668.
【非特許文献４】W. Saito et al., IEEE Trans. Electron Devices, 53(2006), 356.
【非特許文献５】W. Chen et al., Appl. Phys. Lett., 92(2008), 253501.
【非特許文献６】Y. Cai et al., IEEE Electron Device Lett., 26(2005), 435.
【非特許文献７】Y. Cai et al., IEEE Trans. Electron Devices, 53(2006), 2207.
【非特許文献８】D. Song et al., IEEE Electron Device Lett., 28(2007), 189.
【非特許文献９】T. Paiacios et al., IEEE Electron Device Lett., 27(2006), 428.
【非特許文献１０】C.S. Suh et al., IEEE IDEM Tech. Digest, #35.3(2006).
【非特許文献１１】A. Basu et al., Int. Conf. Compound Semiconductor MANTECH Tech Digest (2008), pp. 253.
【非特許文献１２】T.J. Anderson et al., IEEE Electron Device Lett., 30(2009), 1251.
【非特許文献１３】C. Ostermaier et al., IEEE Electron Device Lett., 30(2009), 1030.
【非特許文献１４】Y. Ohmaki et al., Jpn. J. Appl. Phys., 45(2006), L1168.
【非特許文献１５】A. Endoh et al., Jpn. J. Appl. Phys., 43(2004), 2255.
【非特許文献１６】T. Fujiwara et al., Appl. Phys. Express, 2(2009), 011001.
【非特許文献１７】M. Kuroda et al. , J. Appl. Phys., 102(2007), 093703.
【非特許文献１８】T. Fujii et al., 46(2007), 115.
【非特許文献１９】Y. Uemoto et al., IEDM09 (2009), 165.
【非特許文献２０】Y. Uemoto et al., IEEE Trans. Electron Devices, 54(2007), 3393.
【非特許文献２１】T. Mizutani et al., IEEE Electron Device Lett., 28(2007), 549.
【非特許文献２２】Y. Niiyama et al, 47(2008), 5409, 7128.
【非特許文献２３】M. Tajima et al, Jpn. J. Appl. Phys., 48(2009) 020203.
【非特許文献２４】C.F. Lo et al., J. Vac. Sci. Technol. B, 8(2010), 52.
【非特許文献２５】S. Sugiura et al., Solid State Electronics, 54(2010)79.
【非特許文献２６】M. Kuroda et al. IEEE Trans. Electron Devices, 57(2010) 368.
【非特許文献２７】H. Kambayashi et al., IEEE Electron Device Lett., 28(2007), 1077.
【非特許文献２８】K. Matocha et al., IEEE Electron Device Lett., 52(2005), 6.
【非特許文献２９】S.C. Binari et al., Proc. Electrochem. Soc., Vol.95-21. pp.136.
【非特許文献３０】R. Therrien et al., Microchem. Eng., 48(1999), 303.
【非特許文献３１】F. Ren et al., Solid-State Electron. 43(1999), 1817.
【非特許文献３２】P. Chen et al., Proc. Mater. Res. Soc., 622(2000), T.2.9.1.
【非特許文献３３】K.-W. Lee et al., Electron Lett., 38(2002), 829.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は上記点に鑑みてなされたものであり、絶縁物膜としてＡｌ２Ｏ３−ＳｉＯ２の混晶を用い、しきい値電圧を高くするとともに、界面準位を少なくし、ノーマリーオフでかつ正常に動作する半導体素子を得ることができるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
上記の（１）から（７）に記載されたノーマリーオフデバイスの方法は原理的に高いしきい値電圧は得られない。一方、（８）で述べたＭＯＳ型ないしはＭＩＳ型構造は高いしきい値電圧ノーマリーオフデバイスが可能であるが、実際には多くの研究にも係らず、実際に実用に供することができる高いしきい値電圧のノーマリーオフデバイスは実現されていない。本発明者らは、その理由について鋭意検討した結果以下の結論に達した。
【００１５】
従来のＭＯＳ型ないしはＭＩＳ型構造では絶縁層として、その下の半導体層と物理化学的に整合せず、界面の準位が多いため、ＭＯＳ型ないしはＭＩＳ型のデバイスの動作をすることができなかった。本発明者らはこれまでの絶縁層と異なり、絶縁層の下の半導体層と物理化学的に整合し、かつ不必要な界面準位が少なくなる絶縁層材料としてＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜材料に注目した。
【００１６】
本発明は上記検討を基になされたもので、請求項１に記載の発明では、基板と、前記基板の上に形成されたバッファー層としての下地層と、前記下地層の上に形成された半導体層群と、を備える半導体基板であって、前記半導体層群は、III族窒化物からなる単一層ないしは多重層で構成されるチャネル層としての第１の半導体層と、前記第１の半導体層よりバンドギャップが大きいIII族窒化物からなる単一層ないしは多重層で構成される電子供給層としての第２の半導体層と、がこの順に前記下地層の側から積層されてなり、前記半導体層群の上にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜が形成されていることを特徴とする。
【００１７】
請求項２に記載の発明では、請求項１に記載の半導体基板において、前記第１の半導体層を流れる電流を大きくするために、前記第２の半導体層を構成する単一層ないしは多重層に不純物が添加されていることを特徴とする。
【００１８】
請求項３に記載の発明では、請求項１又は２に記載の半導体基板において、前記半導体層群は、前記第２の半導体層と前記Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜との間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される伝導帯端調整層としての第３の半導体層を有していることを特徴とする。
【００１９】
請求項４に記載の発明では、請求項１乃至３のいずれか１つに記載の半導体基板にソース電極、ゲート電極が形成され、前記Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜の上にゲート電極が形成されている半導体装置を特徴とする。
【図面の簡単な説明】
【００２０】
【図１】半導体積層構造を用いて形成されたＭＯＳ型ＨＥＭＴ素子の構成を示す概要図である。
【図２】変形例に係るＭＯＳ型ＨＥＭＴ素子の構成を示す概要図である。
【図３】変形例に係るＭＯＳ型ＨＥＭＴ素子の構成を示す概要図である。
【発明を実施するための形態】
【００２１】
図１は、本実施の形態に係る半導体積層構造１を用いて形成されたＭＯＳ型ＨＥＭＴ素子の構成を示す概念図である。なお、図示の都合上、図１における各層の厚みの比率は、実際の比率を反映したものとはなっていない。
【００２２】
半導体積層構造１は、所定の基板２の上に、下地層(バッファー層)３と、第１の半導体層(チャネル層)４と、第２の半導体層（電子供給層）６とを備える。以下、第１の半導体層(チャネル層)４と、第２の半導体層（電子供給層）６とを総じて、単に半導体層もしくは半導体層群と称することがある。また、以下に示すように半導体積層構造１は基板２の上にこれら半導体層群をエピタキシャル成長させることで形成され、基板と同様の態様でその後の素子形成に供されることから、半導体積層構造１のことをエピタキシャル基板とも称する場合がある。
【００２３】
また、ＭＯＳ型ＨＥＭＴ素子は、係る半導体積層構造１に、ソース電極８、ゲート電極９、ドレイン電極１０を形成してなる。
【００２４】
また、基板２は、その上に形成する下地層(バッファー層)３や半導体層の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、基板２としては、サファイア、炭化ケイ素、シリコン、ゲルマニウム、酸化物(ＺｎＯ、ＬｉＡｌＯ２，ＬｉＧａＯ２，ＭｇＡｌ２Ｏ４，（ＬａＳｒ）（ＡｌＴａ）Ｏ３，ＮｄＧａＯ３，ＭｇＯなど)、Ｓｉ-Ｇｅ合金、ＩＩＩ―Ｖ族化合物(ＧａＡｓ，ＡｌＮ，ＧａＮ，ＡｌＧａＮ、ＡｌＩｎＮ)、ホウ化物(ＺｒＢ２など)、などを用いることができる。基板２の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。
【００２５】
また、下地層(バッファー層)３は、その上に形成する半導体層の組成や構造、あるいは各層の形成手法に応じて、様々なIII族窒化物からなる単一層ないしは多重層から形成される。下地層(バッファー層)３は０．５μｍ以上から５μｍ以下の厚みに形成されるのが好ましく、歪や転位密度ができるだけ少ない構造とするのが望ましい。
【００２６】
また、このような、下地層(バッファー層)３は、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成することができる。成膜条件を適宜に調整することにより、転位密度が１×１０11／ｃｍ2以下であるように、好ましくは、５×１０10／ｃｍ2以下であるように、より好ましくは、１×１０10／ｃｍ2以下であるように形成されてなる。
【００２７】
第１の半導体層(チャネル層)４は、好ましくは高抵抗のIII族窒化物にて形成される。より好ましくは、抵抗を低減する要因となる不純物を含まない、ＧａＮ（ｉ−ＧａＮ）にて形成される。図１においては、第１の半導体層(チャネル層)４をｉ−ＧａＮにて形成した場合を例示している。第１の半導体層(チャネル層)４も、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成される。上記のような高い結晶性を有する下地層(バッファー層)３の上に形成されてなることにより、第１の半導体層(チャネル層)４も良好な結晶品質を有してなる。
【００２８】
なお、第１の半導体層(チャネル層)４の上面近傍には、第２の半導体層（電子供給層）６からキャリアとなる電子が供給されることにより、高濃度の２次元電子ガスが生成する２次元電子ガス領域５が形成されることになる。そのため、第１の半導体層(チャネル層)４は、この２次元電子ガス領域５を確保するだけの厚みが必要であるが、一方で、あまりに厚みが大きすぎるとクラックが発生しやすくなることから、数μｍ程度の厚みに形成されるのが好適である。
【００２９】
第２の半導体層（電子供給層）６は、少なくともＡｌを含むIII族窒化物にて形成されてなる。好ましくは、ＡｌｘＧａ１−ｘＮなる組成を有するIII族窒化物にて、第２の半導体層（電子供給層）６のバンドギャップが第１の半導体層(チャネル層)４のバンドギャップよりも大きくなるように形成される。第２の半導体層（電子供給層）６は、全体として、５ｎｍ〜６０ｎｍの厚みに形成されるのが、２次元電子ガス領域５の形成の点ならびにデバイス動作の点(すなわちゲート電圧印加に対する主電流の制御性という点)からは好ましい。
【００３０】
第２の半導体層（電子供給層）６は、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成される。第２の半導体層（電子供給層）６をｘの値が大きいIII族窒化物、つまりは、Ａｌ過剰なIII族窒化物にて形成するほど、ピエゾ効果は増し、２次元電子ガス領域５におけるシートキャリア濃度は向上する。好ましくは、第２の半導体層（電子供給層）６はｘ≧０．２をみたす範囲のIII族窒化物にて形成される。ただし、ｘが大きい場合は、クラックが生じやすくなるため、クラックが生じない成長条件を選択することが必要である。また、２次元電子ガス領域５と第２の半導体層（電子供給層）６の間に第２の半導体層（電子供給層）６よりもバンドギャップが大きい半導体層を生成させて２次元電子ガス領域５の電子の移動度を高めることもできる。
【００３１】
第２の半導体層（電子供給層）６の表面に形成させるＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７は、スパッタリング、プラズマＣＶＤ、蒸着法、レーザーアブレーション、ＡＬＥ（原子層エピタキシー）、ＡＬＤ（原子層堆積法）、ＭＯＣＶＤ（有機金属気相成長法）、ＭＢＥ（分子線エピタキシー）、などの様々な薄膜成長法を用いることが可能である。Ａｌ２Ｏ３−ＳｉＯ２混晶の組成比については、第２半導体層６の表面と物理化学的に整合するように組成比を決定する。具体的には、格子定数、熱膨張率、界面準位密度などの観点からその組成を決定する。
【００３２】
また、上記のような様々な薄膜成長法により、第２の半導体層（電子供給層）６の表面にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７を形成させる際に、Ａｌを酸化する目的で、薄膜成長装置に水素ガスを流す配管の途中に水を加熱ないしは冷却して水蒸気圧力を制御する装置を設置し、もって水素ガス中の水蒸気圧を制御することによって、水素ガス中の酸素分圧を精密制御すると、より効果的に第２の半導体層（電子供給層）６の表面と物理化学的に整合する高品質のＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７が形成できる。
【００３３】
ソース電極８およびドレイン電極１０は、第２の半導体層（電子供給層）６の表面に、例えば、Ｔｉ／Ａｕ／Ｎｉ／Ａｕにてオーミック接合により形成される。ソース電極８およびドレイン電極１０の形成に際しては、第２の半導体層（電子供給層）６の表面の電極形成箇所に、所定のコンタクト処理がなされた上で行われてもよい。また、ゲート電極９は、Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７の表面に、例えば、Ｐｄ／Ｔｉ／Ａｕにてショットキー接合により形成される。
【００３４】
このような構成を有するＭＯＳ型ＨＥＭＴ素子において、第１の半導体層(チャネル層)４と第２の半導体層（電子供給層）６との格子定数差に起因して、表面から基板へと電界が生ずるピエゾ効果ならびに自発分極効果により、第１の半導体層(チャネル層)４の表面に２次元電子ガス層５が生成することになる。
【００３５】
通常はこの二次元電子ガス領域によるシートキャリア濃度が大きいため、ノーマリオンのＭＯＳ型ＨＥＭＴ素子が作られる。このようなＭＯＳ型ＨＥＭＴ素子をノーマリオンにするためには、この二次元電子ガス領域におけるシートキャリア濃度を減少させるために、既に述べたように、（１）リセスゲート構造による方法、（２）Ａｌを含むIII族窒化物からなる半導体層のＡｌ濃度を減らして、ピエゾ効果（圧電効果）、自発分極効果抑える方法、（３）フッ素イオンをＡｌを含むIII族窒化物からなる半導体層に注入して自発分極効果抑える方法、（４）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の厚さを極力薄くする方法、（５）基板に非極性、反極性の基板を用いて、その上に成長したＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の自発分極を少なくする方法、などが試みられてきたが、いずれの方法も２次元電子ガス層によるシートキャリア濃度を減少してしまうため、大電流が流せるというＭＯＳ型ＨＥＭＴ素子の特徴が抑制されてしまう上、仮にノーマリーオフができても、しきい値電圧が小さい、という欠点を有している。
【００３６】
また、大電流が流せるというＭＯＳ型ＨＥＭＴ素子の特徴を活かしして、かつしきい値電圧を大きくするために、（６）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上にｐ型のIII族窒化物からなる層を成長させ、接合型のＨＥＭＴとする方法、（７）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上に、それよりもバンドギャップが小さい半導体層を設けて第２の半導体層（電子供給層）６の伝導帯を持ちあげる方法、も試みられてきたが、しきい値電圧が十分大きくなく、ゲートのリーク電流も大きい、という欠点を有している。
【００３７】
これに対して、(８)酸化物膜や絶縁物膜をＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上に堆積させたＭＩＳ（ＭＯＳ）構造を用いる方法は、シリコンのＭＯＳデバイスに類似した方法であり、最も有望ではあるが、これまで試みられてきたＭＩＳ（ＭＯＳ）構造の絶縁膜７は、Ｓｉ３Ｎ４、ＳｉＯ２、ＳｉＯ２、Ｇｄ２Ｏ３、ポリシリコンなどであり、しきい値電圧が大きくても界面準位密度が大きく、良好な半導体装置は製造できなかった。
【００３８】
また、本実施の形態に係るＭＯＳ型ＨＥＭＴ素子では、Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７を用いているため、半導体積層構造１の表面と物理化学的に整合する膜が形成されているため、しきい値電圧も高く、リーク電流も小さいＭＯＳ型ＨＥＭＴ素子が実現されており、係る半導体装置は、従来開示された技術から容易に想到される値を遙かに上回るものである。本実施の形態においては、第２の半導体層（電子供給層）６の表面に形成させるＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７が、第２の半導体層（電子供給層）６と物理化学的に整合するように組成を制御でき、そのため電気的に活性な界面準位が少なくなることで、大きいしきい値電圧で動作可能なノーマリーオフ素子が実現できたと推察される。
【００３９】
以上、説明したように、本実施の形態に係るＭＯＳ型ＨＥＭＴ素子においては、基板２の上にIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１半導体層４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群を形成し、その上にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７をできるだけ物理化学的に整合するよう形成することにより、第２の半導体層（電子供給層）４とＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７の間に電気的に活性な界面準位を少なくすることにより、大きいしきい値電圧（少なくとも＋１Ｖ以上、好ましくは＋３Ｖ以上）で動作可能なノーマリーオフ素子が実現されている。
【００４０】
＜変形例＞
ＭＯＳ型ＨＥＭＴ素子の構造は、上述の実施の形態に限定されるものではなく、種々の構造をとることが可能である。図２、図３は、本実施の形態に係る半導体積層構造１を用いて作製される、上記とは異なる構造のＭＯＳ型ＨＥＭＴ素子の例について示す図である。
【００４１】
図２は、第２の半導体層（電子供給層）６を構成する単一層ないしは多重層のどれか一つ以上に不純物を添加することにより、２次元電子ガス領域５におけるシートキャリア濃度を大きくできるため、より電流が流れるＭＯＳ型ＨＥＭＴ素子ができる。また、自発分極やピエゾ分極に頼らず、不純物濃度により２次元電子ガス領域５におけるシートキャリア濃度を大きくできるので、第２の半導体層（電子供給層）６の厚さが薄くても、電流が流れるＭＯＳ型ＨＥＭＴ素子ができる。この際、第２の半導体層（電子供給層）６を薄くすることができるため、より容易にノーマリーオフのＭＯＳ型ＨＥＭＴ素子ができるため、より大きいしきい値電圧のＭＯＳ型ＨＥＭＴ素子ができる。添加する不純物としては、ｎ型のドーパントとしてＳｉをドープしても良いし、また、Ｓｉに代わる他の元素が、第２の半導体層（電子供給層）を構成する単一層ないしは多重層のどれか一つ以上ドープされる態様であってもよい。
【００４２】
図３は、第２の半導体層（電子供給層）６の上に、第２の半導体層（電子供給層）６とＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７の間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される第３の半導体層(伝導帯端調整層)１１を有するＭＯＳ型ＨＥＭＴ構造を示している。第３の半導体層(伝導帯端調整層)１１は、バンドギャップが大きいため、第２の半導体層（電子供給層）６の伝導帯端の高さを調整する機能を有し、このためノーマリーオフのしきい値電圧を大きくすることができる。
【００４３】
この図３に示す構造においても、絶縁膜７としてＡｌ２Ｏ３とＳｉＯ２からなる混晶結晶を用い、絶縁膜７の下の半導体層（この例では第３の半導体層１１）と物理化学的に整合させることにより、上述した実施の形態と同様、大きいしきい値電圧で動作可能なノーマリーオフ素子を実現することができる。
【００４４】
また、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３の半導体層(伝導帯端調整層)１１であっても、その一部を例えば反応性イオンエッチング（ＲＩＥ）にてエッチングして、その一部分を露出させたうえで、ソース電極８およびドレイン電極１０を形成した構成になっていてもよい。
【００４５】
また、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３の半導体層(伝導帯端調整層)１１であっても、その一部を例えば反応性イオンエッチング（ＲＩＥ）にてエッチングして、その一部分を露出させたうえで、コンタクト層としてＳｉをドープしたＧａＮを選択再成長によって設け、ソース電極とドレイン電極をその上部に形成した構成になっていてもよい。
【００４６】
また、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３の半導体層(伝導帯端調整層)１１であっても、第２の半導体層（電子供給層）６の一部までテーパ状の溝を設け、その底面上にゲート電極９を設けた構成になっていてもよい。
【００４７】
以上のような構造を有するＭＯＳ型ＨＥＭＴ素子においても、上述の実施の形態と同様に、第２半導体層４とＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７の間に電気的に活性な界面準位を少なくすることにより、大きいしきい値電圧で動作可能なノーマリーオフ素子が実現される。
【００４８】
なお、本発明は上述した種々の実施の形態およびその変形例に限られるものでなく、それらを適宜組み合わせた構成としたものであってもよい。
【実施例】
【００４９】
本実施例においては、上述の実施の形態に係る半導体積層構造１と、これを用いたＭＯＳ型ＨＥＭＴ素子とを作製した。まず、２インチ径の厚さ６００μｍのＣ面サファイア単結晶を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置した。ＭＯＣＶＤ装置は、反応ガスあるいはキャリアガスとして、少なくともＨ２、Ｎ２、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＮＨ３、およびシランガスが、反応管内に供給可能とされている。キャリアガスとして、水素を流速３．５ｍ／ｓｅｃで流しながら、反応管内の圧力を２５Ｔｏｒｒに保ちつつ、基板２９を１２１０℃まで昇温した後、１０分間保持し、基板２９のサーマルクリーニングを実施した。
【００５０】
その後、基板温度を１２１０℃に保ちつつ、ＴＭＡとそのキャリアガスである水素とを供給するとともに、ＮＨ3とそのキャリアガスである水素とを供給することにより、下地層（バッファー層）３として、として、１．５μｍの厚さのＡｌＮ層を成長させた。その際には、ＴＭＡとＮＨ３との供給モル比がＴＭＡ：ＮＨ３＝１：４００となるようにそれぞれの流量を制御した。このようにして得た下地層（バッファー層）３の（００２）面についてのＸ線ロッキングカーブ半値幅は、７０秒であり、転位密度は３×１０13／ｃｍ2であった。
【００５１】
引き続き、温度を１１１０℃、圧力を７５０Ｔｏｒｒとしたうえで、ＴＭＧとＮＨ３とを供給モル比がＴＭＧ：ＮＨ３＝１：１８００となるように供給して、第１の半導体層(チャネル層)４として厚さ２.５μｍのＧａＮ層を形成した。この際、成膜速度を約３．５μｍ／ｈｒとなるように、ＴＭＧ及びＮＨ3の供給量を設定した。
【００５２】
第１の半導体層(チャネル層)４であるＧａＮ層の形成後、１０９０℃とし、ＴＭＡとＴＭＧとＮＨ３とを供給モル比がＴＭＡ：ＴＭＧ：ＮＨ３＝０．１５：０．６：１８００となるように供給して、Ａｌ０．２５Ｇａ０．７５Ｎなる組成を有する第２の半導体層（電子供給層）６を形成した。以上により、半導体積層構造１を得た。
【００５３】
このようにして得られた半導体積層構造１の表面に、Ａｌ２Ｏ３とＳｉＯ２の混晶の膜を作製した。Ｈ２供給配管を有する真空蒸着装置において、電子ビーム蒸着によりＡｌとＳｉを蒸着した。この蒸着をしている間、半導体層基板は加熱し、ＡｌとＳｉが酸化するように、熱力学的計算に基づいた酸素分圧となるように、Ｈ２供給配管に微量の水蒸気を混ぜて、酸素分圧を精密制御したＨ２を供給して、Ａｌ２Ｏ３とＳｉＯ２の混晶の絶縁膜７を形成した。なお、ＡｌとＳｉを蒸着する際に、抵抗加熱法で蒸着しても良い。
【００５４】
さらに、Ａｌ２Ｏ３-ＳｉＯ２の混晶絶縁膜７のついた半導体積層構造１の表面をＲＩＥなどでエッチングしてパターニングした後、半導体積層構造１の表面の所定位置に、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８およびドレイン電極１０をオーミック接合にて形成し、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極９を、ショットキー接合にて形成し、ＭＯＳ型ＨＥＭＴ素子を得た。
【００５５】
このようにして得られたＭＯＳ型ＨＥＭＴ素子について、電流密度９７０ｍＡ／ｍｍ、しきい値電圧７．７Ｖ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは２００ｍＳ／ｍｍが得られた。
（比較例）
本比較例としては、絶縁膜７として通常よく用いられる、Ａｌ２Ｏ３とＳｉＯ２をスパッタリングで成長したこと以外は、実施例に係るＭＯＳ型ＨＥＭＴ素子と同じ半導体積層構造を有するＭＯＳ型ＨＥＭＴ素子を作製した。
【００５６】
このようにして得られたＭＯＳ型ＨＥＭＴ素子については、それぞれ、電流密度３８０ｍＡ／ｍｍ、しきい値電圧１．３Ｖ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１２０ｍＳ／ｍｍであった。すなわち、本比較例におけるＭＯＳ型ＨＥＭＴ素子は、実施例よりもデバイス特性が劣っていることがわかる。
【００５７】
以上の実施例および比較例より、本実施の形態に係るＭＯＳ型ＨＥＭＴ素子においては、安定で界面準位が少なく、しきい値電圧が大きいより顕著に優れた特性を有してなることがわかる。
【００５８】
なお、上述の実施の形態および実施例によれば、以下のような半導体装置の製造方法を得ることができる。すなわち、
基板の上にバッファー層としての下地層を形成する工程と、
前記下地層の上に、III族窒化物からなる単一層ないしは多重層で構成されるチャネル層としての第１の半導体層と、前記第１の半導体層よりバンドギャップが大きいIII族窒化物からなる単一層ないしは多重層で構成される電子供給層としての第２の半導体層と、を積層して半導体層群を形成する工程と、
前記半導体層群の上にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜を形成する工程と、
前記半導体層群の上にソース電極、ドレイン電極を形成するとともに、前記絶縁膜の上にゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【００５９】
この製造方法において、Ａｌ２Ｏ３−ＳｉＯ２絶縁層を作成するために、ＡｌとＳｉを酸化する目的で、薄膜成長装置に水素ガスを流す配管の途中に水を加熱ないしは冷却して水蒸気圧力を制御する装置を有し、もって水素ガス中の水蒸気圧を制御することによって、水素ガス中の酸素分圧を精密制御することによりＡｌとＳｉの酸化を行うようにすれば、結晶品質の良い絶縁膜を下地層の上方の半導体層群の上に堆積でき、リーク電流が少なく、界面準位が少なく、良好なデバイス特性を有する半導体装置が実現される。
【符号の説明】
【００６０】
１ 半導体積層構造
２ 基板
３ 下地層(バッファー層)
４ 第１半導体層(チャネル層)
５ 二次元電子ガス領域
６ 第２半導体層（電子供給層）
７ Ａｌ２Ｏ３−ＳｉＯ２絶縁層
８ ドレイン電極
９ ゲート電極
１０ ソース電極
１１ 第３半導体層(伝導帯端調整層)
【技術分野】
【０００１】
本発明は、III族窒化物を用いた半導体基板およびそれを用いた半導体装置、具体的にはＭＩＳ（Metal-Insulater-Semiconductor：金属-絶縁体-半導体）またはＭＯＳ（Metal-Oxide-Semiconductor：金属-酸化物-半導体）型ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスター）素子に関するものである。
【背景技術】
【０００２】
ＧａＮをはじめとするIII族窒化物半導体は、バンドギャップが大きく、破壊電界強度が高く、かつ高融点であることから、ＧａＡｓ系材料に代わる、高出力、高周波、高温用の半導体デバイス材料として期待されており、そうした物性を活かすデバイスとして、ＨＥＭＴ素子などが研究、開発されている。例えば、サファイアやＳｉＣ等の基板上にいわゆるチャネル層としてＧａＮを形成し、さらにその上に、いわゆる電子供給層としてＡｌＧａＮやＡｌＮを形成するヘテロ構造型のＨＥＭＴ素子などが研究、開発されている。
【０００３】
上記のようなＨＥＭＴ素子においては、チャネル層と電子供給層の（ａ軸の）格子定数差に起因して、表面から基板へと電界が生ずるピエゾ効果（圧電効果）ならびに自発分極効果により、チャネル層表面に２次元電子ガスを生成する。ＡｌＧａＮにおいてＡｌ濃度が高いほど、その格子定数差も大きくなるので、係るピエゾ効果ならびに自発分極効果も増大する。
【０００４】
このＨＥＭＴ素子は、係るチャネル層表面において、高いキャリア濃度（シートキャリア濃度）を有するため、大電流のトランジスターとして鋭意研究開発がなされている。特に、III族窒化物半導体はシリコンよりもバンドギャップが大きいため、その耐圧が大きく、また高温動作が可能であるため、パワーＭＯＳやＩＧＢＴなどのシリコンパワーデバイスに代わるパワーデバイスとして有望である。
【０００５】
しかし、このＨＥＭＴ素子は高いキャリア濃度のために通常はノーマリオンデバイスとなる。すなわち、ゲートに電圧をかけていない状態でソースとドレインの間に電流が流れるタイプの素子しかできない。実際の応用においては、特にパワーデバイスなどでは安全上の観点から、ゲートに電圧をかけていない状態でソースとドレインの間に電流が流れないノーマリーオフデバイスが望まれている。
【０００６】
実際、実用化されているシリコンのパワーデバイス、パワーＭＯＳやＩＧＢＴはノーマリーオフデバイスである。このため、III族窒化物半導体においても、ＭＩＳ(ＭＯＳ)型ＨＥＭＴ素子のようなノーマリーオフデバイスの実現が望まれている。
【０００７】
窒化物系ＭＩＳ(ＭＯＳ)型ＨＥＭＴ素子においても、ノーマリーオフデバイスを実現するために様々な試みがなされている。その主なものとしては、
（１）リセスゲート構造による方法（特許文献１、非特許文献１〜４参照）
（２）Ａｌを含むIII族窒化物からなる半導体層のＡｌ濃度を減らして、ピエゾ効果（圧電効果）、自発分極効果抑える方法
（３）フッ素イオンをＡｌを含むIII族窒化物からなる半導体層に注入して自発分極効果抑える方法（非特許文献５〜１１参照）
（４）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の厚さを極力薄くする方法（特許文献２、非特許文献１２〜１５参照）
（５）基板に非極性、反極性の基板を用いて、その上に成長したＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の自発分極を少なくする方法（非特許文献１６、１７参照）
（６）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上にｐ型のIII族窒化物からなる層を成長させ、接合型のＨＥＭＴとする方法（特許文献３〜５、非特許文献１８〜２０参照）
（７）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上に、それよりもバンドギャップが小さい半導体層を設けて第２の半導体層（電子供給層）の伝導帯を持ちあげる方法（非特許文献２１参照）、などがある。
【０００８】
しかし、いずれの方法においても、ノーマリーオフにはなるものの、大きいしきい値電圧は得られなかった。
【０００９】
(８)一方、酸化物膜や絶縁物膜をＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）の上に堆積させたＭＩＳ（ＭＯＳ）構造を用いる方法（特許文献６〜８、非特許文献２２〜３３参照）についても、それらの膜をスパッタリングやプラズマＣＶＤやレーザーアブレーションや原子層エピタキシーなどで堆積させる、あるいは表面に形成した窒化物層をオゾンやプラズマラジカルで後から参加させるなど既に様々な方法が試みられているが、一般的にはしきい値電圧は小さく、また大きいしきい値電圧が得られても、界面準位が多く、正常に動作する半導体装置はできなかった。
【００１０】
また、絶縁物膜として非晶質のＡｌＯｎＮｙ膜を用いるという発明がなされている(特許文献９参照）が、非晶質を用いているため、界面準位が多く、正常に動作する半導体装置はできなかった。また、絶縁物膜として、ＡｌＮ膜の上にＡｌ２Ｏ３膜を積層させるという発明がなされているが (特許文献１０参照)が、本発明のように混晶を用いないため、半導体層と絶縁物膜との物理化学的整合性は取れないので、本発明と全く異なる発明である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−１９８７８９号公報
【特許文献２】特開２００７−２５０９５０号公報
【特許文献３】特開２００７−６６９７９号公報
【特許文献４】特開２００６−３３９５６１号公報
【特許文献５】特開２００７−１９３０９号公報
【特許文献６】特開２００３−３３２３５６号公報
【特許文献７】特開２００６−２１０５１８号公報
【特許文献８】特開２００７−２５０９５０号公報
【特許文献９】特開２００５−１８３５９７号公報
【特許文献１０】特開２００６−３２５５２号公報
【非特許文献】
【００１２】
【非特許文献１】S. Maroldt et al., Jpn. J. Appl. Physics, 48(2009) 04C-83.
【非特許文献２】M. Kuraguchi et al., phys. stat. sol. (a), 204(2007), 2010.
【非特許文献３】T. Oka et al., IEEE Electron Device Lett., 29(2008), 668.
【非特許文献４】W. Saito et al., IEEE Trans. Electron Devices, 53(2006), 356.
【非特許文献５】W. Chen et al., Appl. Phys. Lett., 92(2008), 253501.
【非特許文献６】Y. Cai et al., IEEE Electron Device Lett., 26(2005), 435.
【非特許文献７】Y. Cai et al., IEEE Trans. Electron Devices, 53(2006), 2207.
【非特許文献８】D. Song et al., IEEE Electron Device Lett., 28(2007), 189.
【非特許文献９】T. Paiacios et al., IEEE Electron Device Lett., 27(2006), 428.
【非特許文献１０】C.S. Suh et al., IEEE IDEM Tech. Digest, #35.3(2006).
【非特許文献１１】A. Basu et al., Int. Conf. Compound Semiconductor MANTECH Tech Digest (2008), pp. 253.
【非特許文献１２】T.J. Anderson et al., IEEE Electron Device Lett., 30(2009), 1251.
【非特許文献１３】C. Ostermaier et al., IEEE Electron Device Lett., 30(2009), 1030.
【非特許文献１４】Y. Ohmaki et al., Jpn. J. Appl. Phys., 45(2006), L1168.
【非特許文献１５】A. Endoh et al., Jpn. J. Appl. Phys., 43(2004), 2255.
【非特許文献１６】T. Fujiwara et al., Appl. Phys. Express, 2(2009), 011001.
【非特許文献１７】M. Kuroda et al. , J. Appl. Phys., 102(2007), 093703.
【非特許文献１８】T. Fujii et al., 46(2007), 115.
【非特許文献１９】Y. Uemoto et al., IEDM09 (2009), 165.
【非特許文献２０】Y. Uemoto et al., IEEE Trans. Electron Devices, 54(2007), 3393.
【非特許文献２１】T. Mizutani et al., IEEE Electron Device Lett., 28(2007), 549.
【非特許文献２２】Y. Niiyama et al, 47(2008), 5409, 7128.
【非特許文献２３】M. Tajima et al, Jpn. J. Appl. Phys., 48(2009) 020203.
【非特許文献２４】C.F. Lo et al., J. Vac. Sci. Technol. B, 8(2010), 52.
【非特許文献２５】S. Sugiura et al., Solid State Electronics, 54(2010)79.
【非特許文献２６】M. Kuroda et al. IEEE Trans. Electron Devices, 57(2010) 368.
【非特許文献２７】H. Kambayashi et al., IEEE Electron Device Lett., 28(2007), 1077.
【非特許文献２８】K. Matocha et al., IEEE Electron Device Lett., 52(2005), 6.
【非特許文献２９】S.C. Binari et al., Proc. Electrochem. Soc., Vol.95-21. pp.136.
【非特許文献３０】R. Therrien et al., Microchem. Eng., 48(1999), 303.
【非特許文献３１】F. Ren et al., Solid-State Electron. 43(1999), 1817.
【非特許文献３２】P. Chen et al., Proc. Mater. Res. Soc., 622(2000), T.2.9.1.
【非特許文献３３】K.-W. Lee et al., Electron Lett., 38(2002), 829.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は上記点に鑑みてなされたものであり、絶縁物膜としてＡｌ２Ｏ３−ＳｉＯ２の混晶を用い、しきい値電圧を高くするとともに、界面準位を少なくし、ノーマリーオフでかつ正常に動作する半導体素子を得ることができるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
上記の（１）から（７）に記載されたノーマリーオフデバイスの方法は原理的に高いしきい値電圧は得られない。一方、（８）で述べたＭＯＳ型ないしはＭＩＳ型構造は高いしきい値電圧ノーマリーオフデバイスが可能であるが、実際には多くの研究にも係らず、実際に実用に供することができる高いしきい値電圧のノーマリーオフデバイスは実現されていない。本発明者らは、その理由について鋭意検討した結果以下の結論に達した。
【００１５】
従来のＭＯＳ型ないしはＭＩＳ型構造では絶縁層として、その下の半導体層と物理化学的に整合せず、界面の準位が多いため、ＭＯＳ型ないしはＭＩＳ型のデバイスの動作をすることができなかった。本発明者らはこれまでの絶縁層と異なり、絶縁層の下の半導体層と物理化学的に整合し、かつ不必要な界面準位が少なくなる絶縁層材料としてＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜材料に注目した。
【００１６】
本発明は上記検討を基になされたもので、請求項１に記載の発明では、基板と、前記基板の上に形成されたバッファー層としての下地層と、前記下地層の上に形成された半導体層群と、を備える半導体基板であって、前記半導体層群は、III族窒化物からなる単一層ないしは多重層で構成されるチャネル層としての第１の半導体層と、前記第１の半導体層よりバンドギャップが大きいIII族窒化物からなる単一層ないしは多重層で構成される電子供給層としての第２の半導体層と、がこの順に前記下地層の側から積層されてなり、前記半導体層群の上にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜が形成されていることを特徴とする。
【００１７】
請求項２に記載の発明では、請求項１に記載の半導体基板において、前記第１の半導体層を流れる電流を大きくするために、前記第２の半導体層を構成する単一層ないしは多重層に不純物が添加されていることを特徴とする。
【００１８】
請求項３に記載の発明では、請求項１又は２に記載の半導体基板において、前記半導体層群は、前記第２の半導体層と前記Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜との間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される伝導帯端調整層としての第３の半導体層を有していることを特徴とする。
【００１９】
請求項４に記載の発明では、請求項１乃至３のいずれか１つに記載の半導体基板にソース電極、ゲート電極が形成され、前記Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜の上にゲート電極が形成されている半導体装置を特徴とする。
【図面の簡単な説明】
【００２０】
【図１】半導体積層構造を用いて形成されたＭＯＳ型ＨＥＭＴ素子の構成を示す概要図である。
【図２】変形例に係るＭＯＳ型ＨＥＭＴ素子の構成を示す概要図である。
【図３】変形例に係るＭＯＳ型ＨＥＭＴ素子の構成を示す概要図である。
【発明を実施するための形態】
【００２１】
図１は、本実施の形態に係る半導体積層構造１を用いて形成されたＭＯＳ型ＨＥＭＴ素子の構成を示す概念図である。なお、図示の都合上、図１における各層の厚みの比率は、実際の比率を反映したものとはなっていない。
【００２２】
半導体積層構造１は、所定の基板２の上に、下地層(バッファー層)３と、第１の半導体層(チャネル層)４と、第２の半導体層（電子供給層）６とを備える。以下、第１の半導体層(チャネル層)４と、第２の半導体層（電子供給層）６とを総じて、単に半導体層もしくは半導体層群と称することがある。また、以下に示すように半導体積層構造１は基板２の上にこれら半導体層群をエピタキシャル成長させることで形成され、基板と同様の態様でその後の素子形成に供されることから、半導体積層構造１のことをエピタキシャル基板とも称する場合がある。
【００２３】
また、ＭＯＳ型ＨＥＭＴ素子は、係る半導体積層構造１に、ソース電極８、ゲート電極９、ドレイン電極１０を形成してなる。
【００２４】
また、基板２は、その上に形成する下地層(バッファー層)３や半導体層の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、基板２としては、サファイア、炭化ケイ素、シリコン、ゲルマニウム、酸化物(ＺｎＯ、ＬｉＡｌＯ２，ＬｉＧａＯ２，ＭｇＡｌ２Ｏ４，（ＬａＳｒ）（ＡｌＴａ）Ｏ３，ＮｄＧａＯ３，ＭｇＯなど)、Ｓｉ-Ｇｅ合金、ＩＩＩ―Ｖ族化合物(ＧａＡｓ，ＡｌＮ，ＧａＮ，ＡｌＧａＮ、ＡｌＩｎＮ)、ホウ化物(ＺｒＢ２など)、などを用いることができる。基板２の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。
【００２５】
また、下地層(バッファー層)３は、その上に形成する半導体層の組成や構造、あるいは各層の形成手法に応じて、様々なIII族窒化物からなる単一層ないしは多重層から形成される。下地層(バッファー層)３は０．５μｍ以上から５μｍ以下の厚みに形成されるのが好ましく、歪や転位密度ができるだけ少ない構造とするのが望ましい。
【００２６】
また、このような、下地層(バッファー層)３は、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成することができる。成膜条件を適宜に調整することにより、転位密度が１×１０11／ｃｍ2以下であるように、好ましくは、５×１０10／ｃｍ2以下であるように、より好ましくは、１×１０10／ｃｍ2以下であるように形成されてなる。
【００２７】
第１の半導体層(チャネル層)４は、好ましくは高抵抗のIII族窒化物にて形成される。より好ましくは、抵抗を低減する要因となる不純物を含まない、ＧａＮ（ｉ−ＧａＮ）にて形成される。図１においては、第１の半導体層(チャネル層)４をｉ−ＧａＮにて形成した場合を例示している。第１の半導体層(チャネル層)４も、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成される。上記のような高い結晶性を有する下地層(バッファー層)３の上に形成されてなることにより、第１の半導体層(チャネル層)４も良好な結晶品質を有してなる。
【００２８】
なお、第１の半導体層(チャネル層)４の上面近傍には、第２の半導体層（電子供給層）６からキャリアとなる電子が供給されることにより、高濃度の２次元電子ガスが生成する２次元電子ガス領域５が形成されることになる。そのため、第１の半導体層(チャネル層)４は、この２次元電子ガス領域５を確保するだけの厚みが必要であるが、一方で、あまりに厚みが大きすぎるとクラックが発生しやすくなることから、数μｍ程度の厚みに形成されるのが好適である。
【００２９】
第２の半導体層（電子供給層）６は、少なくともＡｌを含むIII族窒化物にて形成されてなる。好ましくは、ＡｌｘＧａ１−ｘＮなる組成を有するIII族窒化物にて、第２の半導体層（電子供給層）６のバンドギャップが第１の半導体層(チャネル層)４のバンドギャップよりも大きくなるように形成される。第２の半導体層（電子供給層）６は、全体として、５ｎｍ〜６０ｎｍの厚みに形成されるのが、２次元電子ガス領域５の形成の点ならびにデバイス動作の点(すなわちゲート電圧印加に対する主電流の制御性という点)からは好ましい。
【００３０】
第２の半導体層（電子供給層）６は、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成される。第２の半導体層（電子供給層）６をｘの値が大きいIII族窒化物、つまりは、Ａｌ過剰なIII族窒化物にて形成するほど、ピエゾ効果は増し、２次元電子ガス領域５におけるシートキャリア濃度は向上する。好ましくは、第２の半導体層（電子供給層）６はｘ≧０．２をみたす範囲のIII族窒化物にて形成される。ただし、ｘが大きい場合は、クラックが生じやすくなるため、クラックが生じない成長条件を選択することが必要である。また、２次元電子ガス領域５と第２の半導体層（電子供給層）６の間に第２の半導体層（電子供給層）６よりもバンドギャップが大きい半導体層を生成させて２次元電子ガス領域５の電子の移動度を高めることもできる。
【００３１】
第２の半導体層（電子供給層）６の表面に形成させるＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７は、スパッタリング、プラズマＣＶＤ、蒸着法、レーザーアブレーション、ＡＬＥ（原子層エピタキシー）、ＡＬＤ（原子層堆積法）、ＭＯＣＶＤ（有機金属気相成長法）、ＭＢＥ（分子線エピタキシー）、などの様々な薄膜成長法を用いることが可能である。Ａｌ２Ｏ３−ＳｉＯ２混晶の組成比については、第２半導体層６の表面と物理化学的に整合するように組成比を決定する。具体的には、格子定数、熱膨張率、界面準位密度などの観点からその組成を決定する。
【００３２】
また、上記のような様々な薄膜成長法により、第２の半導体層（電子供給層）６の表面にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７を形成させる際に、Ａｌを酸化する目的で、薄膜成長装置に水素ガスを流す配管の途中に水を加熱ないしは冷却して水蒸気圧力を制御する装置を設置し、もって水素ガス中の水蒸気圧を制御することによって、水素ガス中の酸素分圧を精密制御すると、より効果的に第２の半導体層（電子供給層）６の表面と物理化学的に整合する高品質のＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７が形成できる。
【００３３】
ソース電極８およびドレイン電極１０は、第２の半導体層（電子供給層）６の表面に、例えば、Ｔｉ／Ａｕ／Ｎｉ／Ａｕにてオーミック接合により形成される。ソース電極８およびドレイン電極１０の形成に際しては、第２の半導体層（電子供給層）６の表面の電極形成箇所に、所定のコンタクト処理がなされた上で行われてもよい。また、ゲート電極９は、Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７の表面に、例えば、Ｐｄ／Ｔｉ／Ａｕにてショットキー接合により形成される。
【００３４】
このような構成を有するＭＯＳ型ＨＥＭＴ素子において、第１の半導体層(チャネル層)４と第２の半導体層（電子供給層）６との格子定数差に起因して、表面から基板へと電界が生ずるピエゾ効果ならびに自発分極効果により、第１の半導体層(チャネル層)４の表面に２次元電子ガス層５が生成することになる。
【００３５】
通常はこの二次元電子ガス領域によるシートキャリア濃度が大きいため、ノーマリオンのＭＯＳ型ＨＥＭＴ素子が作られる。このようなＭＯＳ型ＨＥＭＴ素子をノーマリオンにするためには、この二次元電子ガス領域におけるシートキャリア濃度を減少させるために、既に述べたように、（１）リセスゲート構造による方法、（２）Ａｌを含むIII族窒化物からなる半導体層のＡｌ濃度を減らして、ピエゾ効果（圧電効果）、自発分極効果抑える方法、（３）フッ素イオンをＡｌを含むIII族窒化物からなる半導体層に注入して自発分極効果抑える方法、（４）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の厚さを極力薄くする方法、（５）基板に非極性、反極性の基板を用いて、その上に成長したＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の自発分極を少なくする方法、などが試みられてきたが、いずれの方法も２次元電子ガス層によるシートキャリア濃度を減少してしまうため、大電流が流せるというＭＯＳ型ＨＥＭＴ素子の特徴が抑制されてしまう上、仮にノーマリーオフができても、しきい値電圧が小さい、という欠点を有している。
【００３６】
また、大電流が流せるというＭＯＳ型ＨＥＭＴ素子の特徴を活かしして、かつしきい値電圧を大きくするために、（６）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上にｐ型のIII族窒化物からなる層を成長させ、接合型のＨＥＭＴとする方法、（７）Ａｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上に、それよりもバンドギャップが小さい半導体層を設けて第２の半導体層（電子供給層）６の伝導帯を持ちあげる方法、も試みられてきたが、しきい値電圧が十分大きくなく、ゲートのリーク電流も大きい、という欠点を有している。
【００３７】
これに対して、(８)酸化物膜や絶縁物膜をＡｌを含むIII族窒化物からなる第２の半導体層（電子供給層）６の上に堆積させたＭＩＳ（ＭＯＳ）構造を用いる方法は、シリコンのＭＯＳデバイスに類似した方法であり、最も有望ではあるが、これまで試みられてきたＭＩＳ（ＭＯＳ）構造の絶縁膜７は、Ｓｉ３Ｎ４、ＳｉＯ２、ＳｉＯ２、Ｇｄ２Ｏ３、ポリシリコンなどであり、しきい値電圧が大きくても界面準位密度が大きく、良好な半導体装置は製造できなかった。
【００３８】
また、本実施の形態に係るＭＯＳ型ＨＥＭＴ素子では、Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７を用いているため、半導体積層構造１の表面と物理化学的に整合する膜が形成されているため、しきい値電圧も高く、リーク電流も小さいＭＯＳ型ＨＥＭＴ素子が実現されており、係る半導体装置は、従来開示された技術から容易に想到される値を遙かに上回るものである。本実施の形態においては、第２の半導体層（電子供給層）６の表面に形成させるＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７が、第２の半導体層（電子供給層）６と物理化学的に整合するように組成を制御でき、そのため電気的に活性な界面準位が少なくなることで、大きいしきい値電圧で動作可能なノーマリーオフ素子が実現できたと推察される。
【００３９】
以上、説明したように、本実施の形態に係るＭＯＳ型ＨＥＭＴ素子においては、基板２の上にIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１半導体層４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群を形成し、その上にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７をできるだけ物理化学的に整合するよう形成することにより、第２の半導体層（電子供給層）４とＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７の間に電気的に活性な界面準位を少なくすることにより、大きいしきい値電圧（少なくとも＋１Ｖ以上、好ましくは＋３Ｖ以上）で動作可能なノーマリーオフ素子が実現されている。
【００４０】
＜変形例＞
ＭＯＳ型ＨＥＭＴ素子の構造は、上述の実施の形態に限定されるものではなく、種々の構造をとることが可能である。図２、図３は、本実施の形態に係る半導体積層構造１を用いて作製される、上記とは異なる構造のＭＯＳ型ＨＥＭＴ素子の例について示す図である。
【００４１】
図２は、第２の半導体層（電子供給層）６を構成する単一層ないしは多重層のどれか一つ以上に不純物を添加することにより、２次元電子ガス領域５におけるシートキャリア濃度を大きくできるため、より電流が流れるＭＯＳ型ＨＥＭＴ素子ができる。また、自発分極やピエゾ分極に頼らず、不純物濃度により２次元電子ガス領域５におけるシートキャリア濃度を大きくできるので、第２の半導体層（電子供給層）６の厚さが薄くても、電流が流れるＭＯＳ型ＨＥＭＴ素子ができる。この際、第２の半導体層（電子供給層）６を薄くすることができるため、より容易にノーマリーオフのＭＯＳ型ＨＥＭＴ素子ができるため、より大きいしきい値電圧のＭＯＳ型ＨＥＭＴ素子ができる。添加する不純物としては、ｎ型のドーパントとしてＳｉをドープしても良いし、また、Ｓｉに代わる他の元素が、第２の半導体層（電子供給層）を構成する単一層ないしは多重層のどれか一つ以上ドープされる態様であってもよい。
【００４２】
図３は、第２の半導体層（電子供給層）６の上に、第２の半導体層（電子供給層）６とＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７の間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される第３の半導体層(伝導帯端調整層)１１を有するＭＯＳ型ＨＥＭＴ構造を示している。第３の半導体層(伝導帯端調整層)１１は、バンドギャップが大きいため、第２の半導体層（電子供給層）６の伝導帯端の高さを調整する機能を有し、このためノーマリーオフのしきい値電圧を大きくすることができる。
【００４３】
この図３に示す構造においても、絶縁膜７としてＡｌ２Ｏ３とＳｉＯ２からなる混晶結晶を用い、絶縁膜７の下の半導体層（この例では第３の半導体層１１）と物理化学的に整合させることにより、上述した実施の形態と同様、大きいしきい値電圧で動作可能なノーマリーオフ素子を実現することができる。
【００４４】
また、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３の半導体層(伝導帯端調整層)１１であっても、その一部を例えば反応性イオンエッチング（ＲＩＥ）にてエッチングして、その一部分を露出させたうえで、ソース電極８およびドレイン電極１０を形成した構成になっていてもよい。
【００４５】
また、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３の半導体層(伝導帯端調整層)１１であっても、その一部を例えば反応性イオンエッチング（ＲＩＥ）にてエッチングして、その一部分を露出させたうえで、コンタクト層としてＳｉをドープしたＧａＮを選択再成長によって設け、ソース電極とドレイン電極をその上部に形成した構成になっていてもよい。
【００４６】
また、ソース電極とドレイン電極の下の半導体層は、第２の半導体層（電子供給層）６であっても、第３の半導体層(伝導帯端調整層)１１であっても、第２の半導体層（電子供給層）６の一部までテーパ状の溝を設け、その底面上にゲート電極９を設けた構成になっていてもよい。
【００４７】
以上のような構造を有するＭＯＳ型ＨＥＭＴ素子においても、上述の実施の形態と同様に、第２半導体層４とＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜７の間に電気的に活性な界面準位を少なくすることにより、大きいしきい値電圧で動作可能なノーマリーオフ素子が実現される。
【００４８】
なお、本発明は上述した種々の実施の形態およびその変形例に限られるものでなく、それらを適宜組み合わせた構成としたものであってもよい。
【実施例】
【００４９】
本実施例においては、上述の実施の形態に係る半導体積層構造１と、これを用いたＭＯＳ型ＨＥＭＴ素子とを作製した。まず、２インチ径の厚さ６００μｍのＣ面サファイア単結晶を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置した。ＭＯＣＶＤ装置は、反応ガスあるいはキャリアガスとして、少なくともＨ２、Ｎ２、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＮＨ３、およびシランガスが、反応管内に供給可能とされている。キャリアガスとして、水素を流速３．５ｍ／ｓｅｃで流しながら、反応管内の圧力を２５Ｔｏｒｒに保ちつつ、基板２９を１２１０℃まで昇温した後、１０分間保持し、基板２９のサーマルクリーニングを実施した。
【００５０】
その後、基板温度を１２１０℃に保ちつつ、ＴＭＡとそのキャリアガスである水素とを供給するとともに、ＮＨ3とそのキャリアガスである水素とを供給することにより、下地層（バッファー層）３として、として、１．５μｍの厚さのＡｌＮ層を成長させた。その際には、ＴＭＡとＮＨ３との供給モル比がＴＭＡ：ＮＨ３＝１：４００となるようにそれぞれの流量を制御した。このようにして得た下地層（バッファー層）３の（００２）面についてのＸ線ロッキングカーブ半値幅は、７０秒であり、転位密度は３×１０13／ｃｍ2であった。
【００５１】
引き続き、温度を１１１０℃、圧力を７５０Ｔｏｒｒとしたうえで、ＴＭＧとＮＨ３とを供給モル比がＴＭＧ：ＮＨ３＝１：１８００となるように供給して、第１の半導体層(チャネル層)４として厚さ２.５μｍのＧａＮ層を形成した。この際、成膜速度を約３．５μｍ／ｈｒとなるように、ＴＭＧ及びＮＨ3の供給量を設定した。
【００５２】
第１の半導体層(チャネル層)４であるＧａＮ層の形成後、１０９０℃とし、ＴＭＡとＴＭＧとＮＨ３とを供給モル比がＴＭＡ：ＴＭＧ：ＮＨ３＝０．１５：０．６：１８００となるように供給して、Ａｌ０．２５Ｇａ０．７５Ｎなる組成を有する第２の半導体層（電子供給層）６を形成した。以上により、半導体積層構造１を得た。
【００５３】
このようにして得られた半導体積層構造１の表面に、Ａｌ２Ｏ３とＳｉＯ２の混晶の膜を作製した。Ｈ２供給配管を有する真空蒸着装置において、電子ビーム蒸着によりＡｌとＳｉを蒸着した。この蒸着をしている間、半導体層基板は加熱し、ＡｌとＳｉが酸化するように、熱力学的計算に基づいた酸素分圧となるように、Ｈ２供給配管に微量の水蒸気を混ぜて、酸素分圧を精密制御したＨ２を供給して、Ａｌ２Ｏ３とＳｉＯ２の混晶の絶縁膜７を形成した。なお、ＡｌとＳｉを蒸着する際に、抵抗加熱法で蒸着しても良い。
【００５４】
さらに、Ａｌ２Ｏ３-ＳｉＯ２の混晶絶縁膜７のついた半導体積層構造１の表面をＲＩＥなどでエッチングしてパターニングした後、半導体積層構造１の表面の所定位置に、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８およびドレイン電極１０をオーミック接合にて形成し、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極９を、ショットキー接合にて形成し、ＭＯＳ型ＨＥＭＴ素子を得た。
【００５５】
このようにして得られたＭＯＳ型ＨＥＭＴ素子について、電流密度９７０ｍＡ／ｍｍ、しきい値電圧７．７Ｖ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは２００ｍＳ／ｍｍが得られた。
（比較例）
本比較例としては、絶縁膜７として通常よく用いられる、Ａｌ２Ｏ３とＳｉＯ２をスパッタリングで成長したこと以外は、実施例に係るＭＯＳ型ＨＥＭＴ素子と同じ半導体積層構造を有するＭＯＳ型ＨＥＭＴ素子を作製した。
【００５６】
このようにして得られたＭＯＳ型ＨＥＭＴ素子については、それぞれ、電流密度３８０ｍＡ／ｍｍ、しきい値電圧１．３Ｖ、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１２０ｍＳ／ｍｍであった。すなわち、本比較例におけるＭＯＳ型ＨＥＭＴ素子は、実施例よりもデバイス特性が劣っていることがわかる。
【００５７】
以上の実施例および比較例より、本実施の形態に係るＭＯＳ型ＨＥＭＴ素子においては、安定で界面準位が少なく、しきい値電圧が大きいより顕著に優れた特性を有してなることがわかる。
【００５８】
なお、上述の実施の形態および実施例によれば、以下のような半導体装置の製造方法を得ることができる。すなわち、
基板の上にバッファー層としての下地層を形成する工程と、
前記下地層の上に、III族窒化物からなる単一層ないしは多重層で構成されるチャネル層としての第１の半導体層と、前記第１の半導体層よりバンドギャップが大きいIII族窒化物からなる単一層ないしは多重層で構成される電子供給層としての第２の半導体層と、を積層して半導体層群を形成する工程と、
前記半導体層群の上にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜を形成する工程と、
前記半導体層群の上にソース電極、ドレイン電極を形成するとともに、前記絶縁膜の上にゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【００５９】
この製造方法において、Ａｌ２Ｏ３−ＳｉＯ２絶縁層を作成するために、ＡｌとＳｉを酸化する目的で、薄膜成長装置に水素ガスを流す配管の途中に水を加熱ないしは冷却して水蒸気圧力を制御する装置を有し、もって水素ガス中の水蒸気圧を制御することによって、水素ガス中の酸素分圧を精密制御することによりＡｌとＳｉの酸化を行うようにすれば、結晶品質の良い絶縁膜を下地層の上方の半導体層群の上に堆積でき、リーク電流が少なく、界面準位が少なく、良好なデバイス特性を有する半導体装置が実現される。
【符号の説明】
【００６０】
１ 半導体積層構造
２ 基板
３ 下地層(バッファー層)
４ 第１半導体層(チャネル層)
５ 二次元電子ガス領域
６ 第２半導体層（電子供給層）
７ Ａｌ２Ｏ３−ＳｉＯ２絶縁層
８ ドレイン電極
９ ゲート電極
１０ ソース電極
１１ 第３半導体層(伝導帯端調整層)
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成されたバッファー層としての下地層と、
前記下地層の上に形成された半導体層群と、を備える半導体基板であって、
前記半導体層群は、
III族窒化物からなる単一層ないしは多重層で構成されるチャネル層としての第１の半導体層と、
前記第１の半導体層よりバンドギャップが大きいIII族窒化物からなる単一層ないしは多重層で構成される電子供給層としての第２の半導体層と、
がこの順に前記下地層の側から積層されてなり、
前記半導体層群の上にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜が形成されていることを特徴とする半導体基板。
【請求項２】
請求項１に記載の半導体基板において、前記第１の半導体層を流れる電流を大きくするために、前記第２の半導体層を構成する単一層ないしは多重層に不純物が添加されていることを特徴とする半導体基板。
【請求項３】
請求項１又は２に記載の半導体基板において、前記半導体層群は、前記第２の半導体層と前記Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜との間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される伝導帯端調整層としての第３の半導体層を有していることを特徴とする半導体基板。
【請求項４】
請求項１乃至３のいずれか１つに記載の半導体基板にソース電極、ゲート電極が形成され、前記Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜の上にゲート電極が形成されていることを特徴とする半導体装置。
【請求項１】
基板と、
前記基板の上に形成されたバッファー層としての下地層と、
前記下地層の上に形成された半導体層群と、を備える半導体基板であって、
前記半導体層群は、
III族窒化物からなる単一層ないしは多重層で構成されるチャネル層としての第１の半導体層と、
前記第１の半導体層よりバンドギャップが大きいIII族窒化物からなる単一層ないしは多重層で構成される電子供給層としての第２の半導体層と、
がこの順に前記下地層の側から積層されてなり、
前記半導体層群の上にＡｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜が形成されていることを特徴とする半導体基板。
【請求項２】
請求項１に記載の半導体基板において、前記第１の半導体層を流れる電流を大きくするために、前記第２の半導体層を構成する単一層ないしは多重層に不純物が添加されていることを特徴とする半導体基板。
【請求項３】
請求項１又は２に記載の半導体基板において、前記半導体層群は、前記第２の半導体層と前記Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜との間に、伝導体の位置を制御するためにIII族窒化物からなる単一層ないしは多重層で構成される伝導帯端調整層としての第３の半導体層を有していることを特徴とする半導体基板。
【請求項４】
請求項１乃至３のいずれか１つに記載の半導体基板にソース電極、ゲート電極が形成され、前記Ａｌ２Ｏ３−ＳｉＯ２の混晶からなる絶縁膜の上にゲート電極が形成されていることを特徴とする半導体装置。
【図２】
【図３】
【図１】
【図３】
【図１】
【公開番号】特開２０１２−５４３４１（Ｐ２０１２−５４３４１Ａ）
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願番号】特願２０１０−１９４５８９（Ｐ２０１０−１９４５８９）
【出願日】平成２２年８月３１日（２０１０．８．３１）
【出願人】（３０４０２１２７７）国立大学法人 名古屋工業大学 (784)
【Ｆターム（参考）】
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願日】平成２２年８月３１日（２０１０．８．３１）
【出願人】（３０４０２１２７７）国立大学法人 名古屋工業大学 (784)
【Ｆターム（参考）】
[ Back to top ]