【課題】電気特性が良好な半導体装置を提供する。または、電気特性が良好な半導体装置を生産性高く作製する方法を提供する。
【解決手段】逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁膜と、ソース配線及びドレイン配線として機能する配線との間に、微結晶シリコン膜及び一対のシリコンカーバイド膜を有し、微結晶シリコン膜はゲート絶縁膜側に形成され、一対のシリコンカーバイド膜は配線側に形成される。電気特性が良好な半導体装置を、生産性高く作製することができる。 （もっと読む）

【課題】薄膜トランジスタのオン電流の向上を図る。
【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタを製造する際に、チャネルが形成される半導体膜５ｂ、６ｂとなる結晶性シリコンの半導体層９ｂを成膜する前処理として下地膜１６にプラズマ処理を施すことによって、結晶化度を高めた半導体膜５ｂ、６ｂを形成することができる。特に、プラズマ処理後に不純物半導体膜５ｇ，５ｆ（６ｇ，６ｆ）を形成するので、不純物半導体膜５ｇ，５ｆ（６ｇ，６ｆ）がプラズマに晒されて変質することがなく、薄膜トランジスタ５、６において、結晶性シリコンを含む半導体膜５ｂ、６ｂに応じたオン電流の向上が得られる。 （もっと読む）

【課題】 本発明は、従来の製造方法と比較し、同一ウエハまたは製品上において複数のデバイス耐圧帯と良好なオン抵抗をもったＬＤＭＯＳを備えた半導体装置およびその製造方法を提供することを目的とするものである。
【解決手段】 第１電界緩和用酸化膜２４と第２電界緩和用酸化膜２５と素子分離用ＬＯＣＯＳ酸化膜１７の膜厚を別々に最適化することにより、同一ウエハにおいて複数のデバイス耐圧と良好なオン抵抗を実現する。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜の作製法を提供する。または、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】基板上に第１の微結晶半導体膜を形成した後、当該第１の微結晶半導体膜の表面を平坦化する処理を行い、次に、平坦化された第１の微結晶半導体膜の表面側の非晶質半導体領域を除去する処理を行って、結晶性が高く、且つ平坦性を有する第２の微結晶半導体膜を形成する。次に、第２の微結晶半導体膜上に第３の微結晶半導体膜を形成する。 （もっと読む）

【課題】高い電流駆動力と高いカットオフ特性を備えたトランジスタを提供する。
【解決手段】本発明の一態様に係るトランジスタは、ゲート電極１２下にゲート絶縁膜を介して形成され、ソース側端部１０Ｓを含む半導体領域１０ａとドレイン側端部１０Ｄを含む導体領域１０ｂとを有し、ソース側端部１０Ｓにおけるチャネル幅方向の幅Ｌａがドレイン側端部１０Ｄにおけるチャネル幅方向の幅Ｌｂよりも小さいグラフェン膜１０と、グラフェン膜１０のソース側端部１０Ｓに接続され、ショットキーバリア接合を形成するソース電極と、グラフェン膜１０のドレイン側端部１０Ｄに接続され、オーミック接合を形成するドレイン電極と、を有する。 （もっと読む）

【課題】酸化物半導体を用いた高性能な半導体装置を提供する。
【解決手段】基板上に酸化物半導体層を形成し、酸化物半導体層上に第１の導電層を形成し、第１の導電層上に第２の導電層を形成し、第２の導電層をエッチングすることで、第１のパターンを形成し、第１のパターンを酸化することにより膨張させ、膨張後の第１のパターンをマスクとして第１の導電層をエッチングすることで、ソース電極及びドレイン電極となる第２のパターンを形成し、膨張後の第１のパターン及び第２のパターン及び酸化物半導体層を覆うゲート絶縁層を形成し、ゲート絶縁層上にゲート電極を形成する。 （もっと読む）

【課題】薄膜トランジスタのオン電流の向上を図る。
【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタにおける半導体膜５ｂ、６ｂを、ｎ型の結晶性シリコンを含む下層部５１、６１とｐ型の結晶性シリコンを含む上層部５２、６２との二層構造にすることによれば、薄膜トランジスタ５、６の半導体膜５ｂ、６ｂにおけるオン電流の経路がインキュベーション層５ｃ、６ｃにあたらないように電流経路を上層部５２、６２寄りにシフトさせることができ、オン電流の経路を半導体膜５ｂ、６ｂにおける結晶化領域Ｒにすることによって、薄膜トランジスタ５、６のオン電流の向上を図ることができる。 （もっと読む）

【課題】薄膜トランジスタの導通不良などの欠陥の低減を図る。
【解決手段】基板１０と、基板１０上に形成されたゲート電極５ａと、ゲート電極５ａ上において、ゲート電極５ａを挟む配置にそれぞれ離間して設けられたソース電極５ｉとドレイン電極５ｈと、ソース電極５ｉの少なくとも一部、ドレイン電極５ｈの少なくとも一部及びソース電極５ｉとドレイン電極５ｈとの間の領域を覆うように一体に形成され結晶性シリコンを含む半導体層５０とを備え、半導体層５０は、一端側で前記ソース電極５ｉの少なくとも一部を覆う部分と他端側でドレイン電極５ｈの少なくとも一部を覆う部分とであってドーパントを含む一対の不純物半導体膜部５ｆ、５ｇと、一対の不純物半導体膜部５ｆ、５ｇの間に形成された半導体膜部５ｂとを有する薄膜トランジスタ基板を提供する。 （もっと読む）

【課題】表示装置の表示品質を向上させて製造工程を単純化できる酸化物薄膜トランジスタ基板を提供する。
【解決手段】酸化物薄膜トランジスタは基板、基板上に配置されるゲートライン、基板上にゲートラインから絶縁され、ゲートラインを交差するデータライン、ゲートラインとデータラインに電気的に接続され、酸化物層を含む酸化物薄膜トランジスタ、および酸化物薄膜トランジスタに電気的に接続される画素電極を含み、酸化物薄膜トランジスタの酸化物層は、チャネルを含み半導体特性を有する第１部分と、第１部分を囲み、導電性を有する第２部分を含み、第１部分は画素電極と電気的に接続され、第２部分はデータラインと電気的に接続される。 （もっと読む）

【課題】電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供する。
【解決手段】第１のゲート電極と、第１のゲート電極とチャネル領域を挟んで対向する第２のゲート電極とを有するデュアルゲート型の薄膜トランジスタのチャネル領域の形成方法において、結晶粒の間に非晶質半導体が充填される微結晶半導体膜を形成する第１の条件で第１の微結晶半導体膜を形成した後、結晶成長を促進させる第２の条件で、第１の微結晶半導体膜上に第２の微結晶半導体膜を形成する。 （もっと読む）

【課題】オン抵抗の低いパワーＭＯＳ等の半導体装置を提供する。
【解決手段】ゲート酸化膜を介しゲート電極２２を形成するゲート電極形成工程と、ゲート電極間よりも広い第１の開口部を有する第１のレジストパターンを形成する工程と、第１の開口部において露出している表面に第１の導電型の不純物元素をイオン注入する第１のイオン注入工程と、ゲート電極間よりも狭い第２の開口部３１を有する層間絶縁膜３０を形成する層間絶縁膜形成工程と、第２の開口部よりも広い第３の開口部を有する第２のレジストパターン３２を形成する工程と、第３の開口部３３において露出している表面に第２の導電型の不純物元素をイオン注入する第２のイオン注入工程と、を有し、第２のイオン注入工程において注入される第２の導電型の不純物元素の濃度は、第１のイオン注入工程において注入される第１の導電型の不純物元素の濃度の２倍以上であることを特徴とする。 （もっと読む）

【課題】薄膜トランジスタのオン電流の安定を図る。
【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタにおけるソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体の一部が、チャネル保護膜６ｄ（５ｄ）における膜厚の厚い一端側に重なる構造にすることで、チャネルとなる領域を覆うチャネル保護膜６ｄ（５ｄ）に作用するバックゲート効果を抑制することができ、チャネルの乱れを抑えることができるので、薄膜トランジスタ６（５）のオン電流（Ｉｄ）を従来のものより増加させ、好適な値に安定させることを可能にした。 （もっと読む）

【課題】薄膜トランジスタのオン電流の安定を図る。
【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタにおけるチャネル保護膜６ｄ（５ｄ）に鋭角なエッジ部６ｐ（５ｐ）を設けて、そのエッジ部６ｄ（５ｄ）でソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体を破断するようにして、その積層体がチャネル保護膜６ｄ（５ｄ）の上面に重ならない構造にすることで、チャネルとなる領域を覆うチャネル保護膜６ｄ（５ｄ）に作用するバックゲート効果を抑制することができ、チャネルの乱れを抑えることができるので、薄膜トランジスタ６（５）のオン電流（Ｉｄ）を従来のものより増加させ、好適な値に安定させることを可能にした。 （もっと読む）

【課題】グラフェンから成るチャネルの損傷が少なく、チャネルの抵抗を十分に変調でき、しかもリーク電流の少ないグラフェントランジスタおよびこのようなグラフェントランジスタを簡便な手法により製造する方法を提供する。
【解決手段】グラフェン膜から成るチャネル１２０の上に、スピンコートにより形成された高分子膜１３０と、高分子膜１３０の上に形成された酸化物膜１４０とから成る絶縁膜が設けられている。このように、スピンコートにより高分子膜１３０を形成しているので、酸化物膜１４０を形成する際にチャネル１２０の上に形成された高分子膜１３０がチャネル１２０を保護し、チャネル１２０が損傷してしまうことを抑制できる。また、高分子膜１３０および酸化物膜１４０の厚さを調整することによって絶縁膜の静電容量および厚さを調整することができ、チャネル１２０の抵抗を十分に変調でき、しかもリーク電流が少ないグラフェントランジスタ１００を得ることができる。 （もっと読む）

【課題】ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供すること。
【解決手段】ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。 （もっと読む）

【課題】 チャネルのしきい値電圧がより高いエンハンスメント型の電界効果型トランジスタを提供する。
【解決手段】 複数層の窒化物半導体を有する電界効果トランジスタにおいて、複数層の窒化物半導体のうち、電界効果トランジスタのキャリアが走行するチャネル層半導体１０２と、チャネル層半導体１０２よりも下層にあって、チャネル層半導体１０２よりもバンドギャップの大きい窒化物半導体からなる下方障壁層半導体１０４と、チャネル層半導体１０２と下方障壁層半導体１０４との間にあって、バンドギャップが下方障壁層半導体１０４のバンドギャップより大きい薄高障壁層半導体１０３とを設ける。 （もっと読む）

【課題】薄膜トランジスタのオン電流の安定を図る。
【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタにおけるチャネル保護膜５ｄ、６ｄは逆テーパ形状を有し、そのチャネル保護膜５ｄ、６ｄの端部が低誘電層５ｃ、６ｃと重なった構造を有しているため、チャネル保護膜５ｄ、６ｄと低誘電層５ｃ、６ｃとが重なった部分に生じる電界Ｅを弱めることができる。そして、チャネルに作用する電界Ｅのバックゲート効果を抑制することによって、各薄膜トランジスタ５、６のオン電流（Ｉｄ）を従来のものより増加させ、好適な値に安定させることを可能にした。 （もっと読む）

【課題】薄膜トランジスタのオン電流の安定を図る。
【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタにおけるソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体と、ドレイン電極６ｈ（５ｈ）と不純物半導体膜６ｆ（５ｆ）の積層体が、チャネル保護膜６ｄ（５ｄ）に重ならない構造にすることで、チャネルとなる領域を覆うチャネル保護膜６ｄ（５ｄ）に作用するバックゲート効果を抑制するとともに、薄膜トランジスタ６（５）のチャネル長を短くすることができるので、薄膜トランジスタ６（５）のオン電流（Ｉｄ）を従来のものより増加させ、好適な値に安定させることを可能にした。 （もっと読む）

【課題】電荷注入効率の高いｐ型有機薄膜トランジスタ、および、金属酸化物を電荷注入層として用いても、金属酸化物が溶解することで電極剥離を起こすことのないｐ型有機薄膜トランジスタの製造方法、ならびに、この製造方法に用いる塗布溶液を提供する。
【解決手段】ｐ型有機薄膜トランジスタ１０Ａは、絶縁基板１１上に設けられたゲート電極１２と、ゲート電極１２を被覆して設けられたゲート絶縁層１３と、ゲート絶縁層１３上に設けられたソース電極１４ａおよびドレイン電極１４ｂと、ソース電極１４ａおよびドレイン電極１４ｂの表面に設けられた金属酸化物層１５と、ゲート絶縁層１３上、かつ金属酸化物層１５が形成されたソース電極１４ａとドレイン電極１４ｂとの間に設けられたｐ型有機半導体層１６と、を備えたことを特徴とする。 （もっと読む）