【課題】シリコンデバイスの飽和移動度特性を向上する。
【解決手段】シリコン半導体膜上に、Ｐドープｎ^＋型アモルファスシリコン膜と、該Ｐドープｎ^＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、前記配線が、前記Ｐドープｎ^＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、前記銅合金膜は、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金をスパッタリングにより形成した膜である。 （もっと読む）

【課題】特性が良好なトランジスタを提供する。
【解決手段】例えば、ボトムゲート・ボトムコンタクト構造のトランジスタを作製するに際して、ソースとドレインを構成する導電層を３層の積層構造とし、３段階のエッチングを行う。すなわち、第１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが高いエッチング方法を採用し、少なくとも第１の膜を露出するまで行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレートが第１のエッチング工程よりも低いエッチング方法を採用する。第３のエッチング工程には、第１乃至第３の膜に対するエッチングレートが第２のエッチング工程よりも高いエッチング方法を採用する。 （もっと読む）

【課題】絶縁層上に形成された部分空乏型のトランジスターにおいて、ヒストリー効果を低減し、なおかつ高いＯＮ／ＯＦＦ比、及び急峻なサブスレッショルド特性を実現する。
【解決手段】絶縁層上の半導体層に形成された第１導電型のソース領域、第１導電型のドレイン領域、及び、第２導電型のボディ領域と、第１ゲート絶縁膜と、第１ゲート電極と、を含む部分空乏型の第１トランジスターと、絶縁層上の半導体層に形成された第１ダイオードと、を具備し、第１ダイオードは、第１導電型の第１不純物領域と、第１不純物領域上に形成された第２導電型の第２不純物領域と、を含み、第１トランジスターのボディ領域は、第１ダイオードの第１不純物領域及び第２不純物領域に接続されている。 （もっと読む）

【課題】オフ電流を抑制するとともにオン電流を確保することができる薄膜トランジスタを提供する。
【解決手段】基板１０と、基板の上方に形成されたゲート電極１１及びゲート絶縁膜１２と、ゲート絶縁膜を介して配置されたチャネル層１３と、チャネル層に接続されたバッファ層１４と、バッファ層に接続され、不純物が添加された第１コンタクト層１５ａ（１５ｂ）と、第１コンタクト層に接続され、第１コンタクト層よりも不純物濃度が高い第２コンタクト層１６ａ（１６ｂ）と、第２コンタクト層に接続されたソース電極１７Ｓ及びドレイン電極１７Ｄとを備える。ソース電極とドレイン電極との間におけるキャリアの移動経路は、チャネル層、バッファ層、第１コンタクト層及び第２コンタクト層を経由してキャリアが移動する第１経路と、チャネル層及び第２コンタクト層を経由してキャリアが移動する第２経路とを含む。 （もっと読む）

【課題】ＬＳＩ中の高耐圧ＭＯＳＦＥＴを含む高耐圧回路は、純粋な内部回路と異なり、外部との関係で動作電圧が高い状態で固定されているため、通常のように、低電圧化による微細化が適用できない。このため、内部回路部の低電圧化に伴って、ますます、チップ内の占有面積を肥大化させる結果となっている。この問題について、本願発明者等が、各種の対策について評価したところによると、ＣＭＯＳＦＥＴ回路構成およびデバイス構成との適合性等の問題がネックとなっていることが明らかとなった。
【解決手段】本願発明は、各チャネル表面に波状起伏が設けられたＮチャネル型およびＰチャネル型ＭＩＳＦＥＴを有する半導体集積回路装置において、Ｐチャネル型ＭＩＳＦＥＴのチャネル表面に設けられた波状起伏に比べて、Ｎチャネル型ＭＩＳＦＥＴのチャネル表面に設けられた波状起伏のピッチを狭くしたものである。 （もっと読む）

【課題】オン抵抗が低く耐圧および信頼性が高い電界効果トランジスタを提供する。
【解決手段】基板１上に形成されたキャリア走行層３と、前記キャリア走行層上に形成され前記キャリア走行層よりもバンドギャップエネルギーが高いキャリア供給層４ａ、４ｂと、前記キャリア供給層から前記キャリア走行層の表面または内部に到る深さまで形成されたリセス部５と、前記キャリア供給層上に形成されたドレイン電極１１と、前記リセス部に形成され、前記ドレイン電極側のキャリア供給層と重畳するように延設したゲート電極７と、前記リセス部の底面と前記ゲート電極との間に形成された第１絶縁膜６と、前記ゲート電極と前記ドレイン電極側のキャリア供給層との間に形成され前記第１絶縁膜よりも誘電率が高い第２絶縁膜８ａとを備える。 （もっと読む）

【課題】高いしきい値電圧と低いリーク電流のノーマリーオフの半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群からなるＨＥＭＴ構造の半導体素子の上に、Ａｌ２Ｏ３−Ｇａ２Ｏ３の混晶からなる絶縁膜７を形成し、その上にゲート電極９を形成した。 （もっと読む）

【課題】低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供する。
【解決手段】フィンフェット１００およびフィンフェットの製造方法が提供される。フィンフェットは、半導体基板１０６上に、２つまたは複数のフィン１０２，１０４と、前記フィンの側面に設けられるエピタキシャル層１０８，１１０と、前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物１１２，１１４とを備える。フィンは、前記半導体基板の表面上に対して実質的に垂直な側面を有する。前記エピタキシャル層は、前記フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、前記金属−半導体化合物上に設けられるコンタクト１１６を含み得る。 （もっと読む）

【課題】オフ電流を低減し、特性ばらつきが抑制された多結晶半導体層をチャネル領域とする半導体装置の製造方法を提供する。
【解決手段】半導体基板の上に絶縁体層を形成する工程と、絶縁体層上に狭窄部を有する非晶質または多結晶質の半導体層を形成する工程と、半導体層上に半導体層よりも熱膨張係数の大きい絶縁体層を形成する工程と、熱処理を行う工程と、絶縁体層を除去する工程と、狭窄部の側面にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、半導体層中にソース・ドレイン領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】第１の条件により、高い結晶性の混相粒を低い粒密度で有する第１の微結晶半導体膜を酸化絶縁膜上に形成した後、第２の条件により混相粒を結晶成長させて混相粒の隙間を埋めるように、第１の微結晶半導体膜上に第２の微結晶半導体膜を積層形成する。第１の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量比を５０倍以上１０００倍以下にして堆積性気体を希釈し、処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、第２の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量比を１００倍以上２０００倍以下にして堆積性気体を希釈し、処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件である。 （もっと読む）

【課題】オフセット構造の薄膜トランジスタを提供する。
【解決手段】ゲート電極と、それぞれゲート電極と一部重畳する第１活性領域及び第２活性領域を備える活性層と、ゲート電極と活性層との間のゲート絶縁膜と、第１活性領域とそれぞれ電気的に連結された第１ソース/ドレイン電極及び第２ソース/ドレイン電極、第２活性領域とそれぞれ電気的に連結された第３ソース/ドレイン電極及び第４ソース/ドレイン電極を備えるソース/ドレイン電極層と、を備えるが、第１ソース/ドレイン電極ないし第４ソース/ドレイン電極のいずれか二つは、ゲート電極と一部重畳し、他の二つは、ゲート電極とオフセットされており、ソース/ドレイン電極の配置は、ソース/ドレイン電極層の中心に対称である薄膜トランジスタである。 （もっと読む）

【課題】ＴＦＴの活性層等に適用できる新規な非晶質酸化物を提供する。
【解決手段】非晶質酸化物が所定の材料を含み、電子キャリア濃度が１０¹⁸／cm³未満であることを特徴とする。 （もっと読む）

【課題】新規なＦｉｎＦＥＴ構造及びその製造方法を提供する。
【解決手段】シングルゲートフィンＦＥＴ構造１００は、２つの拡大された頭部、及び当該拡大された頭部と下層の超薄型ボディとを連結する２つの徐々に細くなる首部を有するアクティブフィン構造を含む。２つのソース／ドレイン領域１０２，１０４が、２つの拡大された頭部にそれぞれドープされる。絶縁領域２６が、２つのソース／ドレイン領域の間に挿入される。溝分離構造２４が、音叉形状のフィン構造の一方の側に配置される。片面サイドウォールゲート電極１２ｂが、アクティブフィン構造における、溝分離構造とは反対側の垂直なサイドウォールに配置される。 （もっと読む）

【課題】ＴＦＴの活性層等に適用できる新規な非晶質酸化物を提供する。
【解決手段】非晶質酸化物が層厚方向に組成が変化する薄膜からなり、電子キャリア濃度が１０¹⁸／cm³未満であることを特徴とする。 （もっと読む）

【課題】有機トランジスタの大電流および高速スイッチングを達成するために、ゲート絶縁体材料とその製造方法を提供する。
【解決手段】基板１上に、溶液から有機半導体層３を堆積させる工程、および溶液から低誘電率絶縁材料の層を堆積させて、その低誘電率絶縁材料が有機半導体層３と接触するようにゲート絶縁体２の少なくとも一部を形成する工程を含む有機トランジスタを形成する。低誘電率絶縁材料の比誘電率が１．１から３．０未満までである。 （もっと読む）

【課題】ソース電極（ドレイン電極）と、ゲート電極との重畳部に生じる寄生容量値を低減させても、オン電流値をほぼ維持できる新たな電極構造のトランジスタを提供することを課題の一とする。
【解決手段】トランジスタのソース電極及びドレイン電極の電極形状を櫛歯形状にすることによって寄生容量値を低減させる。また、櫛歯状電極の先端部の幅や、電極歯部間の間隔を制御することによって、電極歯部の側面から流れる曲線電流を発生させることができる。この曲線電流が、電極形状を櫛歯形状にすることにより減少する直線電流を補うため、寄生容量値を低減させても、低減させる前とほぼ変わらないオン電流値を維持させることができる。 （もっと読む）

【課題】ゲート耐電圧が高くかつオン抵抗が低減されたノーマリオフ型ＧａＮ系ＦＥＴを提供する。
【解決手段】ノーマリオフ型ＧａＮ系ＦＥＴは、第１種ＧａＮ系半導体からなるチャネル層４と、このチャネル層上で互いに隔てて設けられた第２種ＧａＮ系半導体からなる一対の電子供給層５と、これら電子供給層の間でチャネル層を覆うゲート絶縁膜７と、チャネル層にオーミックコンタクトしているソース電極およびドレイン電極と、ゲート絶縁膜上に形成されたゲート電極とを備え、ゲート絶縁膜はチャネル層上に順次堆積された第１と第２の絶縁層を含み、第１絶縁層７ａはＳｉの酸化物、窒化物および酸窒化物のいずれかからなりかつ５ｎｍ以下の厚さを有し、第２絶縁層７ｂは第１絶縁層に比べて大きなε×Ｅ_ｃを有し、ここでεは誘電率を表し、Ｅ_ｃは絶縁破壊電界を表している。 （もっと読む）

【課題】セルフアライン構造の薄膜トランジスタの特性を安定させることが可能な薄膜トランジスタおよびその製造方法、並びに表示装置を提供する。
【解決手段】酸化物半導体膜２０のチャネル領域２０Ａ上にゲート絶縁膜３０およびゲート電極４０をこの順に同一形状で形成する。酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の上に金属膜を形成し、この金属膜に対して熱処理を行うことにより、金属膜を酸化させて高抵抗膜５０を形成すると共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における少なくとも一部に低抵抗領域２１を形成する。低抵抗領域２１は、アルミニウム（Ａｌ）等をドーパントとして含むか、またはチャネル領域２０Ａよりも酸素濃度が低いことにより低抵抗化されている。変動要素の多いプラズマ処理を用いずに高抵抗領域２１を形成可能となり、安定した特性が得られる。 （もっと読む）

【課題】多結晶シリコン層、その製造方法、多結晶シリコン層を利用した薄膜トランジスタ及び薄膜トランジスタを備えた有機発光表示装置を提供する。
【解決手段】基板１０上のバッファ層１１上に非晶質シリコン層１２を形成する工程と、非晶質シリコン層１２上に触媒金属層を１０^１１ないし１０^１５原子/cm^２の密度を有するように形成する工程と、触媒金属層の触媒金属が非晶質シリコン層１２に拡散して非晶質シリコン層１２とバッファ層１１との界面でピラミッド形態の結晶化シードを形成し、結晶化シードによってシリコン結晶が成長して多結晶シリコン層２２を形成するように、非晶質シリコン層１２を熱処理する工程と、を含むシリコン層の結晶化方法である。 （もっと読む）

【課題】特性が良好であって、かつ大電力用途向けの半導体装置を提供することを課題とする。
【解決手段】半導体装置、具体的には縦型トランジスタのゲート電極層の一部を、ソース電極層、ドレイン電極層およびチャネル領域となる半導体層の一部と重畳する構造にすることである。つまり、ソース電極層と、ソース電極層に接した酸化物半導体層と、酸化物半導体層に接したドレイン電極層と、一部がソース電極層、ドレイン電極層および酸化物半導体層と重畳したゲート電極層と、ゲート電極層の全ての面に接するゲート絶縁層と、を有する半導体装置を提供することである。 （もっと読む）