【課題】チャネルの閾値調整が容易で、オン抵抗の小さい高耐圧半導体装置及びその製造方法を提供する。
【解決手段】第１導電型であるｐ型の半導体基板１００上に形成された第２導電型であるｎ型のソース領域２００と、半導体基板１００の表面から所定の深さまで形成された第２導電型であるｎ型の電界緩和層３００と、電界緩和層３００の領域内においてソース領域２００から遠い領域の上層領域に形成されたドレイン領域４００と、ドレイン領域４００とソース領域２００の間で半導体基板１００の表面の活性領域に形成されたゲート酸化膜５００と、ゲート酸化膜５００の下のチャネル部５５０の一部に形成される閾値調整用拡散部５５５と、ドレイン領域４００とゲート酸化膜５００の間の半導体層表面に形成されたＬＯＣＯＳ酸化膜６００と、ゲート酸化膜５００上からＬＯＣＯＳ酸化膜６００上に張り出して形成されたゲート電極５１０と、を有して構成する。 （もっと読む）

【課題】 高耐圧の薄膜トランジスタと高電流駆動能力を持った薄膜トランジスタを同一基板上に形成する。
【解決手段】 絶縁性基板上に形成され、半導体層、ソース領域、ドレイン領域で構成される薄膜トランジスタを備えるトランジスタ回路において、半導体層の下側に第１の絶縁層を介してボトムゲート層があり、半導体層を挟んでボトムゲート層と対向する側に第２の絶縁層を介してトップゲート層を具備した少なくとも一つの第１の薄膜トランジスタと、半導体層の下側に第１の絶縁層を介してボトムゲート層のみを具備する少なくとも一つの第２の薄膜トランジスタと、を同一基板上に形成したことを特徴とする。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜を作製する。また、本電気特性が優れ、信頼性の高い薄膜トランジスタ、及びそれを有する表示装置を量産性高く作製する。
【解決手段】一定流量の水素を導入しつつ、第１の流量のシリコンまたはゲルマニウムを含む堆積性気体を導入する工程と、第２の流量のシリコンまたはゲルマニウムを含む堆積性気体を導入する工程とを繰り返して、水素及びシリコンまたはゲルマニウムを含む堆積性気体を混合し、高周波電力を供給して、基板上に微結晶半導体膜を作製する。 （もっと読む）

【課題】 トンネル電界効果トランジスタ（ＴＦＥＴ）構造用の間接誘導トンネル・エミッタを提供する。
【解決手段】 このＴＦＥＴ構造は、第１の半導体材料から形成された細長いコア・エレメントを少なくとも部分的に取り囲み、ＴＦＥＴ構造のソース領域に対応する位置に配置された外装と、外装とコア・エレメントとの間に配置された絶縁体層と、外装をコア・エレメントにショートさせるソース接点とを含み、ＯＮ状態中にＴＦＥＴ構造のチャネル領域内にトンネリングするために十分なキャリア濃度をコア・エレメントのソース領域に導入するように外装が構成される。 （もっと読む）

【課題】トランジスタのオン電流の安定を図ること。
【解決手段】トランジスタ（駆動トランジスタ６、スイッチトランジスタ５）における半導体膜６ｂ、５ｂを、チャネル保護膜６ｄ、５ｄで覆われているチャネル領域よりも、チャネル保護膜６ｄ、５ｄで覆われていない領域の方を薄く形成することによって、その半導体膜６ｂ、５ｂ上に密着性よく不純物半導体膜（６ｆ，６ｇ、５ｆ，５ｇ）を形成し、そのトランジスタ６、５のオン電流を所望する値に安定させるように、オン電流を好適に向上させることを可能にした。 （もっと読む）

【課題】トランジスタを構成する各部材の抵抗を小さくし、トランジスタのオン電流の向上を図り、集積回路の高性能化を図ることを課題の一とする。
【解決手段】単結晶半導体基板上に絶縁層を介して設けられ、素子分離絶縁層によって素子分離されたｎ型ＦＥＴ及びｐ型ＦＥＴを有する半導体装置であって、それぞれのＦＥＴは、半導体材料を含むチャネル形成領域と、チャネル形成領域に接し、半導体材料を含む導電性領域と、導電性領域に接する金属領域と、チャネル形成領域に接するゲート絶縁層と、ゲート絶縁層に接するゲート電極と、金属領域を一部に含むソース電極またはドレイン電極と、を有する。 （もっと読む）

【課題】窒化物半導体を用いたノーマリオフ型のトランジスタを備えた半導体装置において、駆動時のゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させる。
【解決手段】半導体装置は、基板１０１と、基板１０１の上に積層された複数の窒化物半導体層からなり、且つチャネル領域を含む第１の窒化物半導体層１０４Ｓと、第１の窒化物半導体層１０４Ｓの上に形成され、且つチャネル領域と逆導電型の第２の半導体層１０５と、第２の半導体層１０５に接するように形成され、金属層１０７からなる導電層と、導電層の上に形成された絶縁体層１１０と、絶縁体層１１０の上に形成されたゲート電極１１１と、第２の半導体層１０５の両側方に形成されたソース電極１０８及びドレイン電極１０９とを備えている。 （もっと読む）

【課題】オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを提供する。
【解決手段】逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁層として窒化シリコン層と当該窒化シリコン層が酸化された酸化シリコン層を積層して形成し、該ゲート絶縁層の酸化シリコン層との界面直上から結晶成長した微結晶半導体層を形成する。ゲート絶縁層の直上から結晶成長するため、結晶性の高いオン電流及び電界効果移動度が高い薄膜トランジスタとすることができる。また、バッファ層を設けてオフ電流を低減させる。 （もっと読む）

【課題】トランジスタを構成する各部材の抵抗を小さくし、トランジスタのオン電流の向上を図り、集積回路の高性能化を図ることを課題の一とする。
【解決手段】単結晶半導体基板上に絶縁層を介して設けられ、素子分離絶縁層によって素子分離されたｎ型ＦＥＴ及びｐ型ＦＥＴを有する半導体装置であって、それぞれのＦＥＴは、半導体材料を含むチャネル形成領域と、チャネル形成領域に接し、半導体材料を含む導電性領域と、導電性領域に接する金属領域と、チャネル形成領域に接するゲート絶縁層と、ゲート絶縁層に接するゲート電極と、金属領域を一部に含むソース電極またはドレイン電極と、を有する。 （もっと読む）

【課題】オン抵抗、出力容量を低減した半導体装置を提供する。
【解決手段】絶縁層２の上に互いに接して設けられた、第２導電型の第１の半導体層３４、前記第１の半導体層よりも不純物濃度の低い第２導電型の第２の半導体層３３、第１導電型の第３の半導体層３１、前記第３の半導体層よりも不純物濃度の高い第１導電型の第４の半導体層３２、前記第４の半導体層の表面に設けられた第２導電型の第５の半導体層３５と、前記第２の半導体層と前記第３の半導体層との境界の上に設けられたトレンチ溝５１と、前記トレンチ溝内及び前記トレンチ溝外の前記第２，第３，第４の半導体層の上に絶縁膜４２を介して設けられた制御電極２３と、前記第１の半導体層の上に設けられた第１の主電極２１と、前記第４，第５の半導体層の上に前記制御電極と離隔して設けられた第２の主電極２２と、を備える半導体装置。 （もっと読む）

【課題】薄膜トランジスタにおけるオン電流の向上とリーク電流の低減を図る。
【解決手段】微結晶シリコン領域５１の両端側が非晶質シリコン領域５２となっている半導体膜５ｂを備えるスイッチトランジスタ５において、チャネル保護膜５ｄが、半導体膜５ｂにおける微結晶シリコン領域５１を覆いつつ、そのチャネル保護膜５ｄの両端側で、微結晶シリコン領域５１側の非晶質シリコン領域５２の一部を覆い、また、ソース・ドレイン領域となる不純物半導体膜５ｆ，５ｇが、微結晶シリコン領域５１と直接接触せず、半導体膜５ｂにおける非晶質シリコン領域５２と接することで、ドレイン電極５ｈとソース電極５ｉとが不純物半導体膜５ｆ，５ｇを介して半導体膜５ｂと電気的に接続することで、微結晶シリコンに起因するホールエレクトロンペアの発生を抑えて、リーク電流の低減を図った。 （もっと読む）

【課題】ＳＯＩ基板上に形成される、電流密度の大きな横型ＩＧＢＴを提供する。
【解決手段】酸化膜溝側に２つ以上の第二導電型ベース層からなるエミッタ領域を有し、エミッタ領域の第二導電型ベース層をドリフト層より高濃度の第一導電型層で覆う横型ＩＧＢＴ構造において、酸化膜溝側のゲート電極長をコレクタ側のゲート電極長より縮小し、前記高濃度の第一導電型層を前記第二導電型ベース層間とコレクタ側の前記第二導電型ベース層下に形成することにより、耐圧を維持したまま前記の第一導電型層の高濃度化が実現し電流密度が向上する。 （もっと読む）

【課題】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜トランジスタを提供する。また、該薄膜トランジスタの作製方法を提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層の上に、酸化物半導体層より導電率の高いバッファ層を形成し、該バッファ層の上にソース電極層及びドレイン電極層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層を介して電気的に接続されるように薄膜トランジスタを形成する。また、バッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことにより、酸化物半導体層より導電率の高いバッファ層を形成する。 （もっと読む）

【課題】薄膜トランジスタのオン電流及びオフ電流に係る問題点を解決することを課題の一とする。
【解決手段】薄膜トランジスタにおいて、ゲート絶縁層と、ソース領域及びドレイン領域との間であって、且つ少なくともソース領域及びドレイン領域側に、窒素を有し且つ非晶質構造の中で結晶領域を有する半導体層をバッファ層として有する。非晶質半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオン電流を高めると共に、微結晶半導体をチャネル形成領域に有する薄膜トランジスタと比較して、薄膜トランジスタのオフ電流を低減することができる。 （もっと読む）

【課題】半導体層をゲート電極によって遮光したボトムゲート型薄膜トランジスタのオフ電流を低減する。
【解決手段】ゲート電極層と、第１の半導体層と、前記第１の半導体層上に接して設けられた前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、前記ゲート電極層と前記第１の半導体層との間に接して設けられたゲート絶縁層と、前記第２の半導体層に接して設けられた不純物半導体層と、前記不純物半導体層及び前記第１及び第２の半導体層に一部が接して設けられたソース電極及びドレイン電極層と、を有し、前記第１の半導体層のゲート電極層側は全面が前記ゲート電極層によって覆われており、前記第１の半導体層と前記ソース電極及びドレイン電極層が接する部分のポテンシャル障壁は０．５ｅＶ以上である薄膜トランジスタを提供する。 （もっと読む）

【課題】優れた電気特性を有するトランジスタの製造方法、トランジスタ及び回路基板を提供する。
【解決手段】トランジスタ１は、基板１０と、基板１０の表面に形成されたゲート電極１２と、基板１０上にゲート電極１２を覆うように形成されたゲート絶縁膜１４と、ゲート電極１２の両側にゲート絶縁膜１４を介して形成されたソース電極１６及びドレイン電極１８と、ソース電極１６及び前記ドレイン電極１８上の厚肉部２２０とソース電極１６及びドレイン電極１８によって挟まれたゲート絶縁膜１４上に設けられ、厚肉部２２０よりも膜厚の薄い薄肉部２２２と薄肉部２２２上の一部に形成された凸部２２４とを有する有機半導体膜２２と、を備えて概略構成されている。 （もっと読む）

【課題】オン電流が高く、特性シフトが低減された薄膜トランジスタを提供する。
【解決手段】基板上に、活性層としてのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、を有し、
前記酸化物半導体膜のモル比〔Ｉｎ：Ｇａ：Ｚｎ〕を２．０−ｘ：ｘ：ｙ（但し、０．０＜ｘ＜２．０、０．０＜ｙ）で表したとき、前記酸化物半導体膜の膜厚方向についての前記ｙの分布において、前記基板に近い側の膜面、及び、前記基板から離れた側の膜面よりも、前記ｙが大きい領域が存在する。 （もっと読む）

【課題】微結晶シリコンをチャンネル領域として用い、コンタクト歩留まりを向上させ、良好な特性を備えるトランジスタを有するトランジスタ基板及びその製造方法を提供する。
【解決手段】トランジスタ１００は、基板１１と、ゲート電極１１２と、ゲート絶縁膜１１３と、第１の半導体層１１４と、第２の半導体層１１５と、ストッパ膜１１６と、オーミックコンタクト層１１７、１１８と、ドレイン電極１１９と、ソース電極１２０と、を備える。微結晶シリコンを用いた第１の半導体層１１４上に第２の半導体層１１５を積層させた上で、第１の半導体層１１４及び第２の半導体層１１５の側面でオーミックコンタクト層１１７、１１８とコンタクトを取ることにより、コンタクト歩留まりを向上させ、良好な特性を備えるトランジスタを有するトランジスタ基板及びその製造方法を提供することができる。 （もっと読む）

【課題】１０ＧＨｚ程度以上のクロック周波数での動作が可能な高速半導体装置の提供。
【解決手段】ｎ−ＭＯＳＦＥＴ１００ｎ、ｐ−ＭＯＳＦＥＴ１００ｐを有し、ｎ−ＭＯＳＦＥＴのチャンネルを形成する第１の領域の表面が（１００）面から±１０°以内の面または（１１０）面から±１０°以内の面のを有し、ｐ−ＭＯＳＦＥＴのチャンネルを形成する第２の領域の表面が（（１１０）面から±１０°以内の面または（１００）面から±１０°以内の面のを有し、第１及び第２の領域の各々から各々の両端の前記ソース電極、ドレイン電極の各々までの抵抗を４Ω・μｍ以下とし、かつ第１の領域と第１のゲート絶縁層との界面及び第２の領域と第２のゲート絶縁層との界面を、各領域のソースからドレインに向かう方向での長さ２ｎｍにおけるピーク・トゥ・バレイが０．３ｎｍ以下であるような平坦度とした半導体装置。 （もっと読む）

【課題】インパクトイオン化現象によって発生した電子・正孔を効率よく吸収することが可能で正常な動作特性と高い信頼性を実現する半導体装置を提供する。
【解決手段】半導体装置２０は、基板２１に対して順次積層されたバッファ層２２、下地化合物半導体層２３ｆ（下地化合物半導体層２３）、インパクトイオン制御層２４、下地化合物半導体層２３ｓ（下地化合物半導体層２３）、チャネル画定化合物半導体層２６ｆ（チャネル画定化合物半導体層２６）、チャネル画定化合物半導体層２６ｓ（チャネル画定化合物半導体層２６）、ＡｌＧａＮ（窒化アルミニウムガリウム）層２８、ＧａＮ（窒化ガリウム）層２９を備えている。インパクトイオン制御層２４は、下地化合物半導体層２３の積層範囲（積層範囲の厚さＴｓｔ）内に積層されてインパクトイオン化現象の発生位置を制御する。 （もっと読む）