【課題】バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２の裏面から、化合物半導体積層構造２の少なくともバッファ層２ａに不純物、例えばＦｅ，Ｃ，Ｂ，Ｔｉ，Ｃｒのうちから選ばれた少なくとも１種類を導入し、バッファ層２ａの抵抗値を高くする。 （もっと読む）

【課題】特性の良好な半導体装置（薄膜トランジスタ）を製造する。
【解決手段】本発明は、（ａ）基板ＳＵＢの上方に、第１金属酸化物を含有する半導体からなる導電層を形成する工程と、（ｂ）導電層上に第２金属酸化物を含有する半導体からなる犠牲層ＳＬを形成する工程と、（ｃ）導電層と犠牲層ＳＬとの積層膜を加工する工程と、（ｄ）上記（ｃ）工程の後、犠牲層ＳＬ上に、金属膜を形成する工程と、（ｅ）上記（ｄ）工程の後、上記金属膜の第１領域をドライエッチングにより除去する工程と、（ｆ）上記（ｅ）工程の後、上記第１領域の上記犠牲層ＳＬをウェットエッチングにより除去する工程と、を有し、上記（ｃ）工程と、上記（ｆ）工程との間に、（ｇ）導電層に熱処理を施し、導電層を結晶化し、導電層ＣＬｃとする工程を有する。かかる工程によれば、ドライエッチングにより生じた犠牲層ＳＬのダメージ領域ＤＲを除去できる。 （もっと読む）

【課題】縦型電界効果トランジスタとその製造方法及び電子機器において、チャネルの下地の材料の選択の幅を広げると共に、縦型電界効果トランジスタのオン抵抗が上昇するのを抑制すること。
【解決手段】基材１と、基材１の上に形成されたソース電極２と、基材１の上に形成され、ソース電極２に重なる開口１２を備えた第１の絶縁膜３と、開口１２の横の第１の絶縁膜３の上に形成されたゲート電極６と、開口１２の側面に形成されたゲート絶縁膜１６と、第１の絶縁膜３の上に形成され、開口１２に繋がる凹部８ａを備えた第２の絶縁膜８と、開口１２と凹部８ａのそれぞれの内側と第２の絶縁膜８の上に形成され、酸化物半導体を材料とするチャネル１７と、凹部８ａの横の前記チャネル１７の上に形成されたドレイン電極１９とを有する縦型電界効果トランジスタによる。 （もっと読む）

【課題】グラフェンシートを使い、大電流をオンオフできる電子装置を提供する。
【解決手段】電子装置は基板と、前記基板上にゲート絶縁膜を介して形成されたグラフェンシートと、前記グラフェンシートの一端に形成されたソース電極と、前記グラフェンシートの他端に形成されたドレイン電極と、前記グラフェンシートに前記ソース領域とドレイン領域との間でゲート電圧を印加するゲート電極と、前記グラフェンシートに前記ソース電極とドレイン電極の間において、前記ソース電極からドレイン電極へのキャリアの流れを横切って形成された、複数の開口部よりなる開口部列と、を備え、前記各々の開口部では前記グラフェンシートから４個以上の炭素原子が除去されており、前記各々の開口部は、他の炭素原子に結合していない結合手を有する炭素原子を二個以上含む少なくとも５個の炭素原子からなるジグザグ形状の端部により画成されている。 （もっと読む）

【課題】高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現する。
【解決手段】化合物半導体装置を、キャリア走行層２及びキャリア供給層３を含む窒化物半導体積層構造４と、窒化物半導体積層構造の上方に設けられたソース電極５及びドレイン電極６と、窒化物半導体積層構造の上方のソース電極とドレイン電極との間に設けられたゲート電極７と、ゲート電極とドレイン電極との間に少なくとも一部が設けられたフィールドプレート８と、窒化物半導体積層構造の上方に形成された複数の絶縁膜９、１０とを備えるものとし、フィールドプレートとドレイン電極との間でゲート電極の近傍よりも複数の絶縁膜の界面の数を少なくする。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜及びその作製方法を提供する。また、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】厚さが７０ｎｍ以上１００ｎｍ以下の微結晶半導体膜であり、微結晶半導体膜の表面から一部が突出する結晶粒を有し、当該結晶粒は配向面を有し、且つ１３ｎｍ以上の大きさの結晶子を有する微結晶半導体膜である。また、微結晶半導体膜の膜密度が２．２５ｇ／ｃｍ^３以上２．３５ｇ／ｃｍ^３以下、好ましくは２．３０ｇ／ｃｍ^３以上２．３３ｇ／ｃｍ^３以下である。 （もっと読む）

【課題】窒化物半導体を用いた電界効果トランジスタで、トランジスタの特性を低下させることなく高い密度のドレイン電流が実現できるようにする。
【解決手段】主表面を（０００１）面とした第１窒化物半導体からなるチャネル層１０１と、チャネル層１０１の上に形成された第１窒化物半導体より大きなバンドギャップエネルギーの窒化物半導体からなる第１障壁層１０２と、ゲート電極１０４が形成されたゲート形成領域１２１を挟んだソース形成領域１２２およびドレイン形成領域１２３の第１障壁層１０２の上に形成され、第２窒化物半導体より大きなバンドギャップエネルギーの第３窒化物半導体からなる第２障壁層１０５および第３障壁層１０６と、第２障壁層１０５および第３障壁層１０６の上に形成された第２窒化物半導体からなる第４障壁層１０７および第５障壁層１０８とを備える。 （もっと読む）

【課題】半導体層とゲート電極との間に絶縁膜が形成された半導体装置の信頼性を高める。
【解決手段】基板の上方に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を有し、前記絶縁膜は炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】バンド間トンネリングが横方向に起こる構造を有し、バンド間トンネリングが起こる領域が大きいトンネルトランジスタを備える半導体装置を提供する。
【解決手段】第１上面Ｓ１と、第１上面Ｓ１よりも高さの低い第２上面Ｓ２と、第１上面と第２上面との間に存在する段差側面Ｓ３と、を有する段差が形成された基板。さらに、基板の段差側面Ｓ３と第２上面Ｓ２とに連続して形成されたゲート絶縁膜と、基板の段差側面Ｓ３に形成されたゲート絶縁膜に接するよう、第２上面Ｓ２上にゲート絶縁膜１３１を介して形成されたゲート電極１３２とを備える。さらに、基板内において、第１上面の下方に形成された第１導電型のソース領域１２１と、第２上面の下方に形成された第２導電型のドレイン領域１２２と、段差側面Ｓ３とソース領域１２２との間に形成された第２導電型の側方拡散領域１２３とを備える。 （もっと読む）

【課題】ＧａＮ系半導体は、面方位が（１１１）のシリコン基板上にエピタキシャル成長される。ＧａＮの格子定数と、とシリコン（１１１）面の格子定数の差が、約１７％と大きいのでめ、成長されたＧａＮには１０^１０ｃｍ^−２を超える転位が導入される。転位により、ＧａＮを用いたトランジスタのリーク電流が増大する。また、トランジスタの移動度が低下する。
【解決手段】シリコン基板と、シリコン基板の（１５０）面上に、エピタキシャル成長された窒化物半導体層と、を備える半導体基板を提供する。 （もっと読む）

【課題】製造コストの削減が可能であるとともに、安定したトランジスタ特性を得ることを可能とする。
【解決手段】 絶縁基板上に酸化物半導体薄膜を形成し、前記酸化物半導体薄膜の第１領域上に積層されたゲート絶縁膜及びゲート電極を形成するとともに、前記酸化物半導体薄膜の前記第１領域を挟んだ両側に位置する第２領域及び第３領域を前記ゲート絶縁膜から露出し、前記酸化物半導体薄膜の前記第２領域及び前記第３領域、前記ゲート絶縁膜、及び、前記ゲート電極を覆う窒化シリコン（ＳｉＮ）からなる層間絶縁膜を形成し、前記層間絶縁膜に、前記第２領域に到達する第１コンタクトホール及び前記第３領域に到達する第２コンタクトホールを形成し、前記第１コンタクトホールから前記第２領域にコンタクトしたソース電極、及び、前記第２コンタクトホールから前記第３領域にコンタクトしたドレイン電極を形成する。 （もっと読む）

【課題】開口部をシンプルにしてシュリンクの問題を解決する。
【解決手段】駆動トランジスタと、スイッチングトランジスタと、消去用トランジスタと、を画素内に有する３トランジスタ型の発光装置の場合において、スイッチング用ＴＦＴ５５０５と消去用ＴＦＴ５５０６の２つのＴＦＴを、第１のゲート信号線５５０２と第２のゲート信号線５５０３の間に配置する。このように配置することで開口率を上げ、開口部もシンプルな形状にすることが出来る。 （もっと読む）

【課題】簡単な工程でニッケル含有シリサイドを形成する。
【解決手段】シリコン基板を用いた場合であって、ゲート絶縁膜、ゲート電極、ゲート電極側面のサイドウォールを形成し、不純物イオンをドープしてソース領域及びドレイン領域を形成し、表面酸化膜を除去し、シリコン基板を４５０℃以上に加熱しながら、ニッケル含有膜を１０ｎｍ〜１００ｎｍの膜厚で形成することにより、ソース領域、ドレイン領域、及びゲート電極上にニッケル含有シリサイドを形成することができる。その後、未反応のニッケルを除去する。 （もっと読む）

【課題】高速動作可能な半導体装置を提供する。また、信頼性の高い半導体装置を提供する。
【解決手段】トランジスタの半導体層に結晶性を有する酸化物半導体を用い、該半導体層にチャネル形成領域とソース領域とドレイン領域を形成する。ソース領域及びドレイン領域の形成は、チャネル保護層をマスクとして半導体層に希ガスまたは水素のうち、一種類または複数種類の元素をイオンドーピング法またはイオンインプランテーション法により行う。 （もっと読む）

【課題】酸化物半導体膜をチャネル形成領域に用いたトランジスタにおいて、短チャネル効果による電気特性の変動を抑制し、微細化した半導体装置を提供する。また、オン電流を向上させた半導体装置を提供する。
【解決手段】非晶質領域である一対の第２の酸化物半導体領域と、一対の第２の酸化物半導体領域に挟まれた第１の酸化物半導体領域と、を有する酸化物半導体膜と、ゲート絶縁膜と、ゲート絶縁膜を介して第１の酸化物半導体領域上に設けられるゲート電極と、を有する半導体装置において、第２の酸化物半導体領域には、窒素、リン、又は砒素など１５族元素のいずれか一以上の元素が添加されている。 （もっと読む）

【課題】高速動作可能な半導体装置を提供する。また、短チャネル効果による電気特性の変動が生じにくい半導体装置を提供する。
【解決手段】トランジスタの半導体層に結晶性を有する酸化物半導体を用い、該半導体層にチャネル形成領域とソース領域とドレイン領域を形成する。ソース領域及びドレイン領域は、ゲート電極をマスクとして、半導体層に第１５族元素のうち一種類または複数種類の元素を添加する自己整合プロセスにより形成する。ソース領域及びドレイン領域に、ウルツ鉱型の結晶構造を付与することができる。 （もっと読む）

【課題】酸化物半導体膜をチャネル形成領域に用いたトランジスタにおいて、短チャネル効果による電気特性の変動を抑制し、微細化した半導体装置を提供する。また、オン電流を向上させた半導体装置を提供する。
【解決手段】非晶質領域である一対の第２の酸化物半導体領域と、一対の第２の酸化物半導体領域に挟まれた第１の酸化物半導体領域と、を有する酸化物半導体膜と、ゲート絶縁膜と、ゲート絶縁膜を介して第１の酸化物半導体領域上に設けられるゲート電極と、を有する半導体装置において、第２の酸化物半導体領域には、水素または希ガスのいずれかの元素が添加されている。 （もっと読む）

【課題】チャネル形成時のひずみ緩和の抑制を可能にすると共に、更にひずみを印加することを可能にする。
【解決手段】基板１と、基板上に形成されひずみを有する第１半導体層３と、第１半導体層３上に離間して設けられ、第１半導体層３と格子定数が異なる第２および第３半導体層８と、第２半導体層と第３半導体層８との間の第１半導体層３上に設けられたゲート絶縁膜４と、ゲート絶縁膜４上に設けられたゲート電極５と、を備え、第２半導体層および第３半導体層８直下の第１半導体層３の外表面領域をシリサイド３ａ、８ａとする。 （もっと読む）

【課題】包囲型ゲート電極付きの歪みＳＯＩ構造のＭＩＳＦＥＴの提供
【解決手段】
半導体基板１上に第１の絶縁膜２が設けられ、第１の絶縁膜２上に第２の絶縁膜３が選択的に設けられ、第２の絶縁膜３上に設けられた第１の半導体層５間に、第２の絶縁膜３が設けられていない部分上に設けられた第２の半導体層６が挟まれた構造からなる半導体層が島状に絶縁分離されて設けられ、第２の半導体層６の周囲にはゲート絶縁膜１２を介して包囲型ゲート電極１３が設けられ、第１の半導体層５には概略高濃度ソースドレイン領域（８、１１）及び低濃度ソースドレイン領域（９、１０）が設けられ、第２の半導体層６には概略チャネル領域が設けられ、高濃度のソースドレイン領域（８、１１）及び包囲型ゲート電極１３には配線体（１７、１８、２０、２１）が接続されているＭＩＳＦＥＴ。 （もっと読む）

【課題】結晶欠陥が低減されて結晶性が良好な半導体膜の形成方法及びその成方法を用いて製造された半導体装置並びにディスプレイ装置を提供する。
【解決手段】ガラス基板１１上に非晶質シリコン膜１２を形成する工程と、非晶質シリコン膜１２の表面に、結晶化を促進する触媒物質であるニッケルを含むニッケル薄膜１３を形成する工程と、非晶質シリコン膜１２を熱処理して、非晶質シリコン膜１２を結晶性シリコン膜１２に結晶化する工程と、結晶性シリコン膜１２に、隣接する各結晶粒の結晶方位角度差が、概略１０°以下あるいは５８°〜６２°を保持する最も高い値になるようなエネルギー密度を有するエキシマレーザーを照射して、結晶性シリコン膜１２の結晶性をさらに向上させて多結晶半導体膜とする工程とを包含する。 （もっと読む）