【課題】集積回路を作製する新規なタイプの方法を提供する。
【解決手段】少なくとも第３の層がその間に配置された、少なくとも半導体の第１および第２の層を備える基板を作製するステップと、少なくとも第１のＭＯＳデバイスを作製するステップであって、その活性領域が半導体の第１の層の少なくとも一部に形成される、ステップと、少なくとも第２のＭＯＳデバイスを作製するステップであって、その活性領域が半導体の第２の層の少なくとも一部に形成され、第２のＭＯＳデバイスの活性領域が第２のＭＯＳデバイスのゲートと第１のＭＯＳデバイスの活性領域との間に配置される、ステップとを少なくとも含む、集積電子回路を作製する方法。 （もっと読む）

【課題】信頼性が高く、ソースとドレインの間にリーク電流が生じにくく、コンタクト抵抗が小さい半導体装置を提供する。
【解決手段】酸化物半導体膜により形成されるトランジスタの電極膜上に酸化物半導体膜に接して設けられた第１の絶縁膜、及び第２の絶縁膜を積層して形成し、第２の絶縁膜上にエッチングマスクを形成し、エッチングマスクの開口部と重畳する部分の第１の絶縁膜及び第２の絶縁膜をエッチングして電極膜を露出する開口部を形成し、第１の絶縁膜及び第２の絶縁膜の開口部をアルゴンプラズマに曝し、エッチングマスクを除去し、第１の絶縁膜及び第２の絶縁膜の開口部に導電膜を形成し、第１の絶縁膜は加熱により酸素の一部が脱離する絶縁膜であり、第２の絶縁膜は第１の絶縁膜よりもエッチングされにくく、第１の絶縁膜よりもガス透過性が低い。または逆スパッタリングを行ってもよい。 （もっと読む）

【課題】酸化物半導体膜と該酸化物半導体膜と接する下地となる膜との界面の電子状態が良好なトランジスタ。
【解決手段】下地となる膜は酸化物半導体膜と同様の原子配列を有し、下地となる膜と酸化物半導体膜とが接している面において、面内の下地膜の最隣接原子間距離と酸化物半導体の格子定数の差を、下地となる膜の同面内における最隣接原子間距離で除した値は０．１５以下、好ましくは０．１２以下、さらに好ましくは０．１０以下、さらに好ましくは０．０８以下とする。例えば、立方晶系の結晶構造を有し（１１１）面に配向する安定化ジルコニアを含む下地となる膜上に酸化物半導体膜を成膜することで、下地となる膜の直上においても結晶化度の高い結晶領域を有する酸化物半導体膜が得られる。 （もっと読む）

【課題】電流のリークを抑制する電子素子用金属層を提供する。
【解決手段】被形成面１２に、金属インクを塗布し金属粒子層を形成しパターニングする。基板側からランプ照射し、金属粒子層の下層部分のみを溶融させ、下層部分の金属粒子どうしを融着させる。金属粒子の融着層１４Ａと金属粒子の非融着層１４Ｂとをこの順で有する積層体で構成されたゲート電極１４とする。 （もっと読む）

【課題】半導体装置におけるドレイン電極端での電界集中を緩和する。
【解決手段】第１の領域および第２の領域を有する酸化物半導体膜と、該酸化物半導体膜と一部が接する一対の電極と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜を介し、一対の電極の一方の一部および第１の領域と重畳するゲート電極と、を有し、第１の領域の少なくとも一部および第２の領域の少なくとも一部は一対の電極間にあり、ゲート電極は、一対の電極の他方と重畳しない構成とする。 （もっと読む）

【課題】トランジスタ領域におけるゲート間距離などのレイアウトに依存することなく、半導体層のチャネル領域に有効に応力を作用させることができる半導体装置を実現する。
【解決手段】ＭＯＳトランジスタを備える半導体装置の構成として、素子分離層４で素子分離されたトランジスタ領域を有する半導体層３と、トランジスタ領域で半導体層３の第１の面上にゲート絶縁膜５を介して形成されたゲート電極６と、トランジスタ領域で半導体層３の第１の面と反対側の第２の面上に形成された応力膜３１とを備え、応力膜３１は、シリサイド膜を用いて形成されている。
【選択図】図１３
（もっと読む）

【課題】短チャネル効果による電気特性の変動が生じにくい、チャネル領域に酸化物半導体を含むトランジスタを用いた半導体装置を作製する。
【解決手段】窒素を含む一対の酸窒化物半導体領域、および該一対の酸窒化物半導体領域に挟まれる酸化物半導体領域を有する酸化物半導体膜と、ゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体領域上に設けられるゲート電極とを有する半導体装置。ここで、一対の酸窒化物半導体領域はトランジスタのソース領域およびドレイン領域となり、酸化物半導体領域はトランジスタのチャネル領域となる。 （もっと読む）

【課題】容易に薄膜トランジスタを作り分けること。
【解決手段】ボトムゲート構造の第１薄膜トランジスタである駆動トランジスタ６と、トップゲート構造の第２薄膜トランジスタであるスイッチトランジスタ５とを形成する際、基板１０と第１絶縁膜１１の間に駆動トランジスタ６の第１ゲート電極６ａを形成する工程と、第２絶縁膜５ｄ上にスイッチトランジスタ５の第２ゲート電極５ａを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、駆動トランジスタ６の第１ゲート電極６ａと、スイッチトランジスタ５の第２ゲート電極５ａを形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ６とスイッチトランジスタ５を作り分けることを可能にした。 （もっと読む）

【課題】電磁波又は光が照射されても広義のリーク電流が増大せず、書き込み状態及び消去状態の安定した判別を可能とする。
【解決手段】電磁波シールド性能及び遮光性能を持つ層３０及び３１のどちらにも半導体層６０の領域面積よりも大きい領域面積を持たせ、且つこの層３０及び３１を、半導体層６０の上下を挟み込むように設けることで、電磁波及び光が半導体層６０に侵入することを防ぐことができる。この結果、広義のリーク電流が格段に低減され、書き込み状態及び消去状態の判別を安定して行うことができる。 （もっと読む）

【課題】薄膜トランジスタの導通不良などの欠陥の低減を図る。
【解決手段】基板１０と、基板１０上に形成されたゲート電極５ａと、ゲート電極５ａ上において、ゲート電極５ａを挟む配置にそれぞれ離間して設けられたソース電極５ｉとドレイン電極５ｈと、ソース電極５ｉの少なくとも一部、ドレイン電極５ｈの少なくとも一部及びソース電極５ｉとドレイン電極５ｈとの間の領域を覆うように一体に形成され結晶性シリコンを含む半導体層５０とを備え、半導体層５０は、一端側で前記ソース電極５ｉの少なくとも一部を覆う部分と他端側でドレイン電極５ｈの少なくとも一部を覆う部分とであってドーパントを含む一対の不純物半導体膜部５ｆ、５ｇと、一対の不純物半導体膜部５ｆ、５ｇの間に形成された半導体膜部５ｂとを有する薄膜トランジスタ基板を提供する。 （もっと読む）

【課題】転写元基板上に形成された被転写層を転写先基板に転写して半導体装置を製造する際に、転写元基板を容易に剥離できる半導体装置の製造方法を提供すること。
【解決手段】転写元基板１の表面に剥離層２を形成する工程と、前記剥離層２上に被転写層５を形成する工程と、前記転写元基板１の裏面に引っ張り応力を有する剥離助長層６を形成する工程と、前記被転写層５上に転写先基板８を接着する工程と、前記剥離層２に光または熱を照射して前記被転写層５を剥離する工程と、を含むことを特徴とする。 （もっと読む）

【課題】様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供する。
【解決手段】強磁性材料からなるシートを支持体とし、前記強磁性材料からなるシートに接する接着材と、該接着材に接する絶縁膜上に素子とを備える。上記構成において、前記素子は、薄膜トランジスタ、有機化合物を含む層を有する発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、またはシリコン抵抗素子であってもよい。また、上記各構成において、前記強磁性材料からなるシートは、軟質磁性粉体と合成樹脂とを混合して形成され、着磁されたものであってもよい。 （もっと読む）

【課題】 高耐圧の薄膜トランジスタと高電流駆動能力を持った薄膜トランジスタを同一基板上に形成する。
【解決手段】 絶縁性基板上に形成され、半導体層、ソース領域、ドレイン領域で構成される薄膜トランジスタを備えるトランジスタ回路において、半導体層の下側に第１の絶縁層を介してボトムゲート層があり、半導体層を挟んでボトムゲート層と対向する側に第２の絶縁層を介してトップゲート層を具備した少なくとも一つの第１の薄膜トランジスタと、半導体層の下側に第１の絶縁層を介してボトムゲート層のみを具備する少なくとも一つの第２の薄膜トランジスタと、を同一基板上に形成したことを特徴とする。 （もっと読む）

【課題】例えばガラス基板の反りの発生を抑制し、信頼性の高い半導体装置用基板を効率的に製造する。
【解決手段】半導体装置用基板の製造方法は、第１素子基板（２００ａ）と第２素子基板（２００ｂ）とを、第１基板（２０ａ）における第１半導体素子（３０ａ）が形成された面と、第２基板（２０ｂ）における第２半導体素子（３０ｂ）が形成された面とが互いに対向するように配置し、接着材（５００）を介して互いに貼り合わせる貼合工程と、貼合工程の後に、第１基板における第１半導体素子が形成されていない面、及び第２基板における第２半導体素子が形成されていない面に対して薄板化処理を施す薄板化工程とを含む。更に、第１及び第２基板の各々に支持基板（１１）を貼り付ける支持基板貼付工程と、第１及び第２素子基板から接着材を剥離することにより、第１及び第２素子基板を互いに分離する分離工程とを含む。 （もっと読む）

【課題】配線抵抗の低い半導体装置を提供すること、透過率の高い半導体装置を提供すること、または開口率の高い半導体装置を提供することを課題とする。
【解決手段】ゲート電極、半導体層、ソース電極又はドレイン電極を透光性を有する材料を用いて形成し、ゲート配線又はソース配線等の配線を透光性を有する材料より抵抗率が低い材料で設ける。また、ソース配線及び／又はゲート配線を、透光性を有する材料と当該透光性を有する材料より抵抗率が低い材料を積層させて設ける。これにより、配線抵抗が低く、透過率の高い半導体装置を提供することができる。 （もっと読む）

【課題】ＳＯＩ構造を有するＣＭＯＳトランジスタにおいて、ＣＭＯＳトランジスタのチャネル領域に応力を印加する構造の製造方法の提供。
【解決手段】単結晶のシリコン基板１１の表面に素子分離領域１３Ｉにより画成されたｎチャネルＭＯＳトランジスタ１０Ａが形成された第１の素子領域１３ＡとｐチャネルＭＯＳトランジスタ１０Ｂが形成された第２の素子領域１３Ｂとを含む単結晶シリコンの活性層１３を形成し、シリコン基板と活性層との間に形成されたシリコン酸化膜を有し、シリコン酸化膜は第１の素子領域の下および第２の素子領域の下に連続して延在し、ｎチャネルＭＯＳトランジスタのチャネル領域のシリコン酸化膜は最大の膜厚を有し、ゲート長方向に向かって膜厚を減少させ、ｐチャネルＭＯＳトランジスタのチャネル領域のシリコン酸化膜は最小またはゼロの膜厚を有し、チャネル領域から、ゲート長方向に向かって膜厚を増大させることを特徴とする。 （もっと読む）

【課題】本発明は、裏面コンタクト電極と拡散層とのコンタクト抵抗が低減して、半導体装置の動作速度の向上を図ることを可能にする。
【解決手段】基板１０の表面側に形成された拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎと、前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎの表面に形成されていて前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎよりも抵抗が低い低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎと、前記基板１０の裏面側より前記基板１０を貫通して前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎを通して前記低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎに接続された裏面コンタクト電極６３Ｐ、６４Ｐ、６３Ｎ、６４Ｎを有する。 （もっと読む）

【課題】ＳＯＩ基板を用いずに半導体基板の薄膜化を可能にし、コスト低減を図った、固体撮像素子とその製造方法、並びに半導体装置とその製造方法を提供する。
【解決手段】半導体基板２１に、光電変換素子と複数のＭＯＳトランジスタとからなる画素が配列された撮像領域と、周辺回路と、半導体基板２１の表面から厚み方向に半導体基板２１より硬度が大きく且つ厚み方向の底面に、より硬度の大きい材料膜６６を形成した柱状の終端検出部６３とを有し、半導体基板が裏面からの化学機械研磨により前記終端検出部６３が露出する位置まで薄膜化され、半導体基板２１の表面にＭＯＳトランジスタＴｒ１が形成され、半導体基板２１の裏面から入射光を取り込むようにして成る。 （もっと読む）

【課題】 冷却機構を有する接合型半導体基板を形成するための構造体、設計構造体、及びその形成方法を提供すること。
【解決手段】 ２つの半導体基板を備える接合型基板が提供される。各々の半導体基板は、半導体デバイスを含む。少なくとも１つの基板貫通ビアが２つの半導体基板の間に設けられ、それらの間に単一の経路を提供する。２つの半導体基板の底側は、冷却機構を含む少なくとも１つの接合材料層によって接合される。１つの実施形態において、冷却機構は冷却チャネルであり、その中を通って冷却流体が流動し、接合型基板内の半導体デバイスの動作中に接合型半導体基板を冷却する。別の実施形態において、冷却機構は、２つの端部とそれらの間の連続した経路を備えた導電性冷却フィンである。冷却フィンはヒートシンクに接続され、接合型基板内の半導体デバイスの動作中に接合型半導体基板を冷却する。 （もっと読む）

【課題】ＳＯＩ基板を用いずに半導体基板の薄膜化を可能にし、コスト低減を図った、固体撮像素子とその製造方法、並びに半導体装置とその製造方法を提供する。
【解決手段】半導体基板２１に、光電変換素子ＰＤと複数のＭＯＳトランジスタＴｒ１とからなる画素が配列された撮像領域と、周辺回路と、撮像領域を挟む両外側に形成され、半導体基板の表面から厚み方向に半導体基板より硬度が大きい柱状の終端検出部６３とを有し、半導体基板が裏面からの化学機械研磨により終端検出部６３が露出する位置まで薄膜化され、半導体基板の表面にＭＯＳトランジスタが形成され、半導体基板の裏面から入射光を取り込むようにして成る。 （もっと読む）