【課題】更に多機能化した非単結晶トランジスタ集積回路を提供する。
【解決手段】非単結晶トランジスタ集積回路は、第１の高分子フィルム１１と、高分子フィルム１１に設けられた共通電極１２と、共通電極１２に設けられた誘電体１３と、誘電体１３に設けられた第２の高分子フィルム１４と、第２の高分子フィルム１４に設けられ、圧力が加えられた際に、誘電体１３の厚さの変化量を容量の変化として読み出す圧力センサ１５と、第２の高分子フィルム１４に設けられ、圧力センサ１５を読み出すための非単結晶トランジスタ１６とを具えることを特徴とする。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上に第１のマスクを形成し、第１のマスクにスリミング処理を行うことにより、第２のマスクを形成し、第２のマスクを用いて絶縁膜にエッチング処理を行うことにより、絶縁層を形成し、絶縁層を覆うように酸化物半導体層を形成し、酸化物半導体層を覆うように導電膜を形成し、導電膜に研磨処理を行うことにより導電膜表面を平坦化し、導電膜をエッチング処理して導電層とすることにより酸化物半導体層の最上部の表面よりも導電層の表面を低くし、導電層と酸化物半導体層に接するゲート絶縁膜を形成し、ゲート絶縁膜の上で絶縁層と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】さらなる耐圧特性の向上が図られる半導体装置を提供する。
【解決手段】半導体基板１の主表面上に、相対的に厚みの薄い部分３ａと厚い部分３ｂとを含む誘電体部３を介在させてＮ^-半導体層２が形成されている。Ｎ^-半導体層２の所定の領域では、Ｎ型不純物領域５とＰ型不純物領域４が形成されている。Ｎ型不純物領域５とＮ^-半導体層２とによって挟まれたＰ型不純物領域４の部分の表面上にゲート電極９が形成されている。Ｐ型不純物領域４から距離を隔てられたＮ^-半導体層２の所定の領域では、Ｐ型不純物領域６が形成されている。Ｎ^-半導体層２の表面から誘電体部３に達するように、空乏層阻止部として、Ｎ^-半導体層２の不純物濃度よりも高い不純物濃度を有するＮ型不純物領域１３が形成されている。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタにおいて、電気的特性の変動が小さく、信頼性の高く、かつ、オン電流の大きい半導体装置を作製する。
【解決手段】酸化物半導体層のチャネル領域に接する絶縁層として、酸素放出量の多い絶縁層を用い、酸化物半導体層のソース領域及びドレイン領域に接する絶縁層として、酸素放出量の少ない絶縁層を用いる。酸素放出量の多い絶縁層から酸素が放出されることにより、チャネル領域中の酸素欠損及び当該絶縁層とチャネル領域の界面準位密度を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。ソース領域及びドレイン領域については、酸素放出量の少ない絶縁層に接して設けることで、ソース領域及びドレイン領域の高抵抗化を抑制する。 （もっと読む）

【課題】画素構造を最適化することにより、開口率を向上させたＥＬ表示装置を提供する。
【解決手段】スイッチング用ＴＦＴのゲート電極に近接して設けられた半導体層と、電流制御用ＴＦＴのゲート電極に近接して設けられた半導体層と、スイッチング用ＴＦＴのゲート電極および電流制御用ＴＦＴのゲート電極と同一面上に設けられたソース配線と、スイッチング用ＴＦＴのゲート電極、電流制御用ＴＦＴのゲート電極、およびソース配線を覆う絶縁膜と、ソース配線および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第１の接続配線と、電流制御用ＴＦＴのゲート電極および前記スイッチング用ＴＦＴの半導体層に電気的に接続された第２の接続配線と、電流制御用ＴＦＴの半導体層と電気的に接続された画素電極と、発光層と、画素電極と対向する電極とを有するＥＬ素子とを有するＥＬ表示装置。 （もっと読む）

【課題】ＳＯＩ構造の単結晶半導体層（ＳｉＧｅ層／歪みＳｉ層／ＳｉＧｅ層）上のＭＩＳＦＥＴの提供
【解決手段】半導体基板１に選択的に設けられた第１のトレンチの下部側面及び底面に絶縁膜３が設けられ、側面絶縁膜３間の底面絶縁膜３上に空孔４が設けられ、空孔４及び側面絶縁膜３上には単結晶半導体層が設けられ、半導体層は絶縁膜２が埋め込まれた第２のトレンチにより、島状に絶縁分離され、歪みＳｉ層６直上にはゲート酸化膜１１を介してゲート電極１２が設けられ、半導体層には、ゲート電極１２に自己整合してｎ型ソースドレイン領域（８、９）が、ゲート電極１２の側壁のサイドウォール１３に自己整合して、ｎ^＋型ソースドレイン領域（７、１０）がそれぞれ設けられ、ゲート電極１２（配線図示せず）及びｎ^＋型ソースドレイン領域にはバリアメタル１６を有する導電プラグ１７を介してバリアメタル１９を有する配線２０が接続されているＭＩＳＦＥＴ。 （もっと読む）

【課題】下側半導体層と埋込み絶縁層と上側半導体層が積層した積層体を有する半導体装置の耐圧を向上させることを目的としている。
【解決手段】半導体装置１０は、下側半導体層２０と埋込み絶縁層３０と上側半導体層４０が積層したＳＯＩ基板５０を有する。下側半導体層２０の埋込み絶縁層３０と接する面の一部に凹部６６が形成されている。凹部６６内の比誘電率は、下側半導体層２０の比誘電率よりも低い。 （もっと読む）

【課題】容易なプロセスにより単結晶半導体層を形成したＳＯＩ構造のＭＩＳＦＥＴの提供
【解決手段】半導体基板１上に、第１の絶縁膜２を介して、一部に空孔４を有する第２の絶縁膜３が設けられ、空孔４上及び第２の絶縁膜３の一部上に島状に絶縁分離された半導体層６が設けられ、半導体層６上にゲート酸化膜１２を介して、空孔４直上に空孔４の幅以下のゲート電極１３が設けられ、半導体層６には、ゲート電極１３に自己整合して低濃度のソースドレイン領域（９，１０）が、ゲート電極１３の側壁に設けられたサイドウォール１４に自己整合して高濃度のソースドレイン領域（８，１１）がそれぞれ設けられ、ゲート電極１３（配線図示せず）及び高濃度のソースドレイン領域（８，１１）にはバリアメタル１７を有する導電プラグ１８を介してバリアメタル２０を有する配線２１が接続されているＭＩＳＦＥＴ。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタにおいて、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】酸化物半導体層のバックチャネル側に有る絶縁層の容量を１．５×１０^−１０Ｆ／ｍ^２以下とする。例えばトップゲート構造のトランジスタの場合、下地絶縁層の容量を１．５×１０^−１０Ｆ／ｍ^２以下とすることにより、基板と下地絶縁層の界面準位の影響を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。 （もっと読む）

【課題】製造工程を簡略化するとともに、電気的特性のばらつきを少なくした半導体装置の製造方法を提供する。
【解決手段】絶縁膜１２の表面に結晶化を促進する金属粒子１３を密度が均一になるように散布する。微細孔１６の底部に露出した金属粒子１３は、その周囲の非結晶シリコン膜２０と反応し、微細孔１６の内部に多結晶シリコン２１を固相成長させる。次に、絶縁膜１４上の非晶質シリコン膜２０にレーザ光を照射することによって溶融させ、溶融したシリコンを、微細孔１６の開口部に表われた多結晶シリコン２１の結晶粒を種結晶として液相成長させることにより、微細孔１６を基点とする擬似単結晶シリコン膜２３を形成する。この擬似単結晶シリコン膜２３を活性層２８とするＴＦＴ１０を製造する。 （もっと読む）

【課題】自己整列可能であり且つコストを節減できる薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】この薄膜トランジスタ基板は、多段差構造を有するように深さの異なる多数個の溝を有する基板と、前記基板の溝内に互いに交差するように形成されて多数個の画素領域を形成させるゲートライン及びデータラインと、前記基板の溝内に形成され、ゲートライン及びデータラインの交差部に形成される薄膜トランジスタと、を含み、前記薄膜トランジスタの活性層は、前記ゲートライン及びゲート電極に沿って形成され、前記データラインを間に挟んで、隣接する画素領域の活性層と分離されることを特徴とする。 （もっと読む）

【課題】半導体基板中の複数の素子層間を有効に絶縁分離する。
【解決手段】裏面照射型の固体撮像装置において、受光部側と回路側との素子分離層を所定のマスクパターンを介した酸素イオン注入と、その後の熱処理によって半導体基板中に酸化膜を形成することにより実現する。例えばＳＯＩ基板のような支持基板部（絶縁体層）の上にシリコン層を設けた半導体基板に対し、シリコン基板（表面）側から光電変換素子層、素子分離層としての酸素イオン注入層、画素トランジスタ等の回路層を順次形成し、その後、シリコン層上に配線層を形成する。そして、裏面側の絶縁体層を除去することにより、シリコン層の受光部を露出させ、薄型のシリコン基板よりなる固体撮像装置を形成できる。 （もっと読む）

【課題】耐圧を向上させることができ、かつ半導体基板が反るのを防ぐことができる誘電体分離型半導体装置の製造方法を得る。
【解決手段】ｐ型シリコン基板１０の主面の領域４２に複数のトレンチ溝４４を形成する。ｐ型シリコン基板１０の表面を酸化して、ｐ型シリコン基板１０の主面に誘電体層１２を形成し、領域４２に厚膜誘電体層３８を形成する。ｐ型シリコン基板１０に誘電体層１２を介してｎ⁻型半導体層１４を貼り合せる。厚膜誘電体層３８の上方においてｎ⁻型半導体層１４の一部にｎ^＋型半導体領域１８を形成する。ｎ^＋型半導体領域１８から離間してｎ^＋型半導体領域１８を取り囲むようにｎ⁻型半導体層１４の一部にｐ^＋型半導体領域２０を形成する。ｎ^＋型半導体領域１８に接続された主電極２６を形成する。ｐ^＋型半導体領域２０に接続された主電極２８を形成する。ｐ型シリコン基板１０の裏面に裏面電極３２を形成する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上にマスクを形成し、マスクにスリミング処理を行い、マスクを用いて絶縁膜にエッチング処理を行い、絶縁膜を覆うように導電膜を形成し、導電膜および絶縁膜に研磨処理を行うことにより、導電膜および絶縁膜の厚さを等しくし、導電膜をエッチングして、導電膜より厚さの小さいソース電極およびドレイン電極を形成し、絶縁膜、ソース電極、およびドレイン電極と接する酸化物半導体膜を形成し、酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上の絶縁膜と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】ＳＯＩ構造の縦型のＭＩＳＦＥＴの提供
【解決手段】Ｓｉ基板１上に、一部に空孔４を有する絶縁膜２が設けられ、空孔４上及び絶縁膜２の一部上に横方向半導体層６が設けられ、半導体層６の側面の一部に導電膜３が接して設けられ、絶縁膜２により素子分離されている。半導体層６上の、空孔４直上部に縦方向半導体層７が設けられ、半導体層７の上部にドレイン領域（１０，９）が設けられ、離間し、相対して下部にソース領域８が設けられ、ソース領域８は延在して、半導体層６全体に設けられている。半導体層７の全側面には、ゲート酸化膜１１を介してゲート電極１２が設けられ、ドレイン領域１０、ゲート電極１１及び導電膜３を介したソース領域８には、バリアメタル１８を有する導電プラグ１９を介してバリアメタル２１を有する配線２２が接続されている縦型のＭＩＳＦＥＴ。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。
【解決手段】半導体装置が、酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、酸化物半導体膜と一部が接する金属酸化物膜と、金属酸化物膜上において該金属酸化物膜と接するゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有する。これによって、酸化物半導体膜への電荷の影響を緩和することができるため、酸化物半導体膜界面への電荷トラップに起因するトランジスタのしきい値変動を抑制することができる。 （もっと読む）

【課題】本発明は、表面平滑性に優れ、薄膜素子の特性劣化を抑制することが可能な薄膜素子用基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、所定の方法で算出した相対溶存酸素飽和率が９５％以下となるように、ポリイミド樹脂組成物を脱気する脱気工程と、金属基材上に、上記ポリイミド樹脂組成物を塗布して絶縁層を形成する絶縁層形成工程とを有し、上記絶縁層の表面粗さＲａが３０ｎｍ以下であることを特徴とする薄膜素子用基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】絶縁層と、絶縁層中に埋め込まれたソース電極、およびドレイン電極と、絶縁層表面、ソース電極表面、およびドレイン電極表面、の一部と接する酸化物半導体層と、酸化物半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有し、絶縁層表面の一部であって、酸化物半導体層と接する領域は、その二乗平均平方根粗さ（ＲＭＳ）が１ｎｍ以下であり、絶縁層表面の一部とソース電極表面との高低差、または絶縁層表面の一部とドレイン電極表面との高低差は、５ｎｍ未満の半導体装置である。 （もっと読む）

【課題】良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。さらに、これらの微細化を達成した半導体装置の良好な特性を維持しつつ、３次元高集積化を図ることを目的の一つとする。
【解決手段】絶縁層中に埋め込まれた配線と、絶縁層上の酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、酸化物半導体層と重畳して設けられたゲート電極と、酸化物半導体層と、ゲート電極との間に設けられたゲート絶縁層と、を有し、絶縁層は、配線の上面の一部を露出するように形成され、配線は、その上面の一部が絶縁層の表面の一部より高い位置に存在し、且つ、絶縁層から露出した領域において、ソース電極またはドレイン電極と電気的に接続し、絶縁層表面の一部であって、酸化物半導体層と接する領域は、その二乗平均平方根粗さが１ｎｍ以下である半導体装置である。 （もっと読む）

【課題】電子ペーパー等の表示装置に適用した場合に、その消費電力を小さくでき、歩留まりを向上させることができるアクティブマトリクス型駆動基板及びその製造方法等を提供する。
【解決手段】第１絶縁膜２を表面に有する導電基材１上に設けられた薄膜トランジスタ１０及び保持容量２０と、薄膜トランジスタ１０及び保持容量２０を第２絶縁膜１６，１７を介して覆う画素電極３０を有し、保持容量２０が第１電極２１と誘電体膜２２と薄膜トランジスタ１０のソース・ドレイン電極１４，１５に接続する第２電極２３との積層体であるアクティブマトリクス型駆動基板５０であって、導電基材１と第１電極２１とが第１絶縁膜２の開口部４で接続されているように構成する。第２絶縁膜（１６，１７）が少なくとも層間絶縁膜１７を有し、導電基材１が金属基材であり、第１絶縁膜２が金属基材１の表面粗さを低減する平坦化膜であることが好ましい。 （もっと読む）