【課題】チャネル形成領域の空乏化領域を増やし、電流駆動能力の高い半導体装置を提供する。
【解決手段】トランジスタを有する半導体装置であって、絶縁表面上に所定の間隔を隔てて互いに平行に配列された複数の短冊状の半導体膜と、前記複数の短冊状の半導体膜の上面及び側面に接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記複数の短冊状の半導体膜の上面及び側面を覆うゲート電極を有する半導体装置である。半導体膜の上部及び側部をチャネル形成領域とすることで、電流駆動能力を向上させることができる。 （もっと読む）

半導体装置が、第１の基板（１０２、２０２）と、第１の基板の第１の部分の上に位置し、埋め込み層（１０４、２０４）によって第１の基板から分離される第２の基板とを含む。この半導体装置はまた、第１の基板の第２の部分の上に位置し、第２の基板から隔離されるエピタキシャル層（１０８、２２０）を含む。この半導体装置はさらに、少なくとも部分的に第２の基板内に形成される第１のトランジスタ（１１６）と、少なくとも部分的にエピタキシャル層内またはその上に形成される第２のトランジスタ（１２８）とを含む。第２の基板およびエピタキシャル層は、異なる電子および正孔移動度を有するバルク特性を有する。トランジスタの少なくとも１つは、少なくとも約５Ｖの１つまたは複数の信号を受け取るように構成される。第１の基板は第１の結晶面方位を有し、第２の基板は第２の結晶面方位を有し得る。
（もっと読む）

【課題】オン抵抗を犠牲にしないで寄生容量とリーク電流のトレードオフを解消または緩和する。
【解決手段】ＴＦＴ部１０Ｂは、２つのソース・ドレイン電極１８,１９が、半導体膜１５の平面視でチャネル形成領域を挟んで位置する一方と他方の半導体領域に接する。ソース・ドレイン電極１８,１９は、半導体膜１５と接する領域（斜線部）の当該ソース・ドレイン電極の輪郭部分３０において、その両端のエッジポイント３１の各々が、平面視でゲート電極１３の外側に位置している。 （もっと読む）

【課題】 固相エピタキシャル成長によって、所望の面方位を有する結晶を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】 本発明では、第１の面方位を有するシリコン基板１１上の一部に、アモルファス層１３を形成する工程と、そのアモルファス層１３にマイクロ波を照射し、前記アモルファス層１３を第１の面方位を有する結晶層とする工程とを有していることを特徴とする半導体装置の製造方法を提供することができる。 （もっと読む）

【課題】耐圧が維持されるとともに絶縁耐量の高いワイヤ配線が電極に配線される誘電体分離型半導体装置を提供する。
【解決手段】誘電体分離型半導体装置は、支持基板、埋込誘電体層および半導体基板から構成される誘電体分離型基板を具備し、半導体基板は、選択的に形成される第１半導体領域と、第１半導体領域をその外周縁から所定の距離だけ離間して取り囲むように設けられる第２導電型の第２半導体領域と、第１半導体領域に接合される第１主電極と、第２半導体領域に接合される第２主電極と、を備え、支持基板は、第１半導体領域に重畳する領域を内包する位置に貫通孔と、貫通孔の開口に現れる埋込誘電体層の領域に接して配設されるシリコーンラダーポリマー層と、貫通孔の開口に現れる埋込誘電体層の領域、シリコーンラダーポリマー層に接して配設される裏面電極と、シリコーンラダーポリマー層に囲まれる空間を埋めて平坦化する第１ハンダと、を備える。 （もっと読む）

【課題】 改善された拡張部の抵抗及びチャネルの歪み特性を有するシリコン・オン・インシュレータ（ＳＯＩ）トランジスタ及びそうしたＳＯＩトランジスタを形成する方法を提供する。
【解決手段】 シリコン・オン・インシュレータ（ＳＯＩ）トランジスタ・デバイスは、バルク基板の上に形成された埋め込み絶縁体層と、埋め込み絶縁体層上に形成されたＳＯＩ層と、トランジスタ・デバイスのソース及びドレイン領域に対応する、ゲート導体の対向する側に隣接して配置された一対のシリコン含有エピタキシャル領域とを含み、エピタキシャル領域の部分は、埋め込み絶縁体内に埋め込まれ、かつ、トランジスタ・デバイスのチャネル領域の対向する端部におけるソース及びドレイン拡張領域に対応するＳＯＩ層の垂直面及び底面の両方と接触している。 （もっと読む）

【課題】有機半導体材料からなる半導体層のパターンをその端部での突起の発生を抑制しつつ、高精細に形成することができる薄膜トランジスタの製造方法を提供する。
【解決手段】基板１１上にゲート電極１２、ゲート絶縁膜１３および撥液層１７を形成する。撥液層１７に開口１７Ａ（第１開口）を形成すると共にゲート絶縁膜１３に同じ大きさの窪み１８を形成したのち、開口１７Ａを拡幅して開口１７Ｂ（第２開口）を形成する。これら窪み１８および開口１７Ｂ内に液体状の有機半導体からなる半導体層１４を形成し、この半導体層１４を乾燥させる。半導体層１４の端部近傍が相対的に薄くなることにより、乾燥工程での突起の発生を抑制することができ、ソース・ ドレイン電極の断線を防止できる。 （もっと読む）

電子デバイスを製造するための装置および方法が開示される。特定の一実施形態においては、装置が、インプリント表面を有するテンプレートを備える。インプリント表面は、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）デバイスを製造するように適合された第１のパターンを有する第１の領域および平坦状電子デバイスを製造するように適合された第２のパターンを有する第２の領域を備える。
（もっと読む）

【課題】低いコンタクト抵抗を有し、かつ、オン抵抗の増大を回避できて高いチャネル移動度を維持できるノーマリオフ動作の電界効果型トランジスタを提供する。
【解決手段】この電界効果型トランジスタは、ＡｌＧａＮ障壁層６の薄層部６ａは、第２のＧａＮ層４のＶ欠陥１３およびＶ欠陥１３に連なる第３のＧａＮ層５の非成長領域Ｇ１上に形成されているので、エッチングを行うことなく平坦部６ｂよりも薄くできる。よって、エッチングダメージがチャネル移動度を低下させることがなく、オン抵抗の増大を回避できる。 （もっと読む）

【課題】スイッチング特性に優れ、セルサイズの小さい半導体メモリセルを提供することにある。
【解決手段】ゲート絶縁膜が強誘電体膜４で構成されたＭＦＳＦＥＴ２１からなるメモリ素子と、ゲート絶縁膜が常誘電体膜９で構成されたＭＩＳＦＥＴ２２からなる選択スイッチング素子とを備えた半導体メモリセル２０であって、ＭＦＳＦＥＴの第１のゲート電極３は、基板１上の結晶性絶縁膜２表面に形成された結晶性導電膜３からなり、強誘電体膜４は、第１のゲート電極３を覆って結晶性絶縁膜２上に形成され、常誘電体膜９は、半導体膜５を介して強誘電体膜４上に形成され、ＭＩＳＦＥＴ２２の第２のゲート電極１０は、常誘電体膜９上に形成されている。 （もっと読む）

【課題】低い電源電圧を昇圧させる回路に用いられるスイッチング素子となるトランジスタは、停止時には高い閾値電圧の特性によりリーク電流を防止して変換効率を高め、駆動時には低い閾値電圧の特性により高い電圧に昇圧できることが望まれている。
【解決手段】半導体装置であるトランジスタは、埋め込み酸化膜を用いたＳＯＩトランジスタ構造を持ち、トランジスタのソース・ドレイン領域の外周部の基板部分を埋め込み酸化膜よりも厚い絶縁体層で囲み、且つゲートに入力される信号がバックゲートバイアスで印加される構成により、駆動時には低い閾値により高い昇圧を実現し、停止時には高い閾値によりリーク電流を防止する。 （もっと読む）

【課題】逆阻止能力を有し、低オン抵抗で高速スイッチング特性を有する素子を提供すること。
【解決手段】シリコン基板１０１と、シリコン基板１０１上に形成されたバッファ層１０２，１０３と、バッファ層１０２、１０３上に形成された窒化ガリウム半導体層１０４と、シリコン基板１０１の裏面からシリコン基板１０１ならびにバッファ層１０２、１０３を貫通して窒化ガリウム半導体層１０４に達する深さで形成されたトレンチ溝１１２と、このトレンチ溝１１２の中に形成された金属膜１１３と、を備え、金属膜１１３と窒化ガリウム半導体層１０４とがショットキー接合を形成する逆耐圧を有する窒化ガリウム半導体装置とする。 （もっと読む）

【課題】薄膜ＢＯＸ−ＳＯＩ基板に形成される電界効果型トランジスタの信頼性および動作特性の劣化を防ぐことのできる技術を提供する。
【解決手段】薄膜ＢＯＸ−ＳＯＩ基板の主面上に所定の間隔で配置されたｎウェルｎｗおよびｐウェルｐｗが形成されており、ｐウェルｐｗに形成されたｎＭＩＳ１ｎは、ＳＯＩ層１ｉの主面上に所定の距離を隔てて積み上げられた半導体層に形成された一対のｎ型ソース・ドレイン領域２ｎと、一対のｎ型ソース・ドレイン領域２ｎに挟まれたゲート絶縁膜３、ゲート電極４、およびサイドウォール５とを有しており、ｎウェルｎｗとｐウェルｐｗとの間に素子分離１０を形成し、素子分離１０の側端部が、ｎ型ソース・ドレイン領域２ｎの側端部（ＢＯＸ層１ｂの側壁部）よりもゲート電極４側に広がっている。 （もっと読む）

【課題】レジスト組成物を用いたマスクパターンを用いることなくＴＦＴ及びそれを用いた表示装置を製造することを目的とする。
【解決手段】ロールツーロール方式により加工処理を行う表示装置の製造方法であって、組成物の吐出口が一軸方向に複数個配列した第１の液滴吐出手段により、可撓性を有する基板上に開口部を有する絶縁性樹脂膜を形成し、組成物の吐出口が一軸方向に複数個配列した第２の液滴吐出手段により、開口部にゲート電極を形成し、プラズマの噴出口が一軸方向に複数個配列したノズル体を備えた被膜形成手段により、ゲート電極および絶縁性樹脂膜上にゲート絶縁膜を形成する。 （もっと読む）

【課題】高性能の相補型金属半導体（ＣＭＯＳ）回路の為の高いオン電流をもたらす半導体ナノワイヤ・デバイスを提供する。
【解決手段】両方の端部に半導体パッド３３Ａ、３７Ａを有する半導体ナノワイヤ３２が、基板上にサスペンドされる。半導体ナノワイヤが応力発生ライナ部によって長手方向の応力を受けている間、半導体ナノワイヤの中間部の上にゲート誘電体３６及びゲート電極３８が形成される。ゲート誘電体及びゲート電極の形成によって半導体ナノワイヤの歪み状態が固定されるため、半導体ナノワイヤの中間部は、応力発生ライナの除去後に長手方向の固有の内部応力を受ける。半導体パッド内にソース及びドレイン領域３３Ｂ，３７Ｂが形成され、半導体ナノワイヤ・トランジスタが得られる。ソース及びドレイン・パッドの上に、中間工程（ＭＯＬ）誘電体層を直接形成することができる。 （もっと読む）

有機薄膜トランジスタを形成する方法であって、有機半導体の堆積の前に１つ以上の結晶化部位でチャネル領域の外側の表面に種晶付けし、種晶付けされた表面、およびチャネル領域上に有機半導体の溶液を堆積させることにより、有機半導体が結晶化部位または各結晶化部位において結晶領域を形成し始めるようにして、結晶領域または各結晶領域が、その結晶化部位からチャネル領域を越えて、前進する表面蒸発前線により定まる方向に成長するようにし、エネルギーを印加して表面蒸発前線の移動の方向および速度を制御することにより、チャネル領域の外側の１つ以上の結晶化部位からの、チャネル領域を越えた結晶領域または各結晶領域の成長の方向および速度を制御することを含む方法である。 （もっと読む）

【課題】素子基板の基板本体として半導体基板を用いた場合でも、複雑なウエル構造や大掛かりな遮光構造を必要とせず、かつ、基板本体としてガラス基板などを用いた場合に比較して画素トランジスターの特性を大幅に向上することのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供すること。
【解決手段】電気光学装置１００の素子基板１０では、基板本体として、単結晶シリコン基板からなる半導体基板１１を用い、半導体基板１１の表面に不純物を導入することによって、バックゲート構造を備えた画素トランジスター３０の第１ゲート電極１１ａ、および保持容量６０の第１保持容量電極１１ｂを同時形成する。また、第１ゲート絶縁層７０の一部を保持容量用誘電体層７０ｃとして利用する。 （もっと読む）

【課題】狭い面積で高速応答性の縦型半導体装置を提供する。
【解決手段】基板上に形成された第１の電極と、絶縁膜と、絶縁膜を介し第１の電極の側面の一方に形成された第１の導電型の第１の半導体層と、絶縁膜を介し第１の電極の側面の他方に形成された第２の導電型の第２の半導体層と、一部領域における第１の半導体層上に形成された第２の電極と、他の一部領域における第２の半導体層上に形成された第３の電極と、第１の電極の上層の第１の半導体層及び第２の半導体層上に形成された第４の電極とを有し、第２の電極と前記第４の電極間における第１の半導体層に第１のチャネル領域が形成され、第３の電極と前記第４の電極間における第２の半導体層に第２のチャネル領域が形成されるものであることを特徴とする縦型半導体装置を提供することにより上記課題を解決する。 （もっと読む）

【課題】特定方向の基板反りを抑制できる半導体装置基板の製造方法を実現する。
【解決手段】ガラス基板１１の裏面に、ストライプ形状にパターニングされた応力制御層５１を形成する。応力制御層５１の形成後に、ガラス基板１１のおもて面にＣＬＣ技術を用いて多結晶シリコン膜を形成する。応力制御層５１のストライプの長手方向は、ＣＬＣ技術において使用される連続波レーザの走査方向と垂直な方向に一致させる。 （もっと読む）

【課題】ＳＯＩ構造を有するＣＭＯＳトランジスタにおいて、ＣＭＯＳトランジスタのチャネル領域に応力を印加する構造の製造方法の提供。
【解決手段】単結晶のシリコン基板１１の表面に素子分離領域１３Ｉにより画成されたｎチャネルＭＯＳトランジスタ１０Ａが形成された第１の素子領域１３ＡとｐチャネルＭＯＳトランジスタ１０Ｂが形成された第２の素子領域１３Ｂとを含む単結晶シリコンの活性層１３を形成し、シリコン基板と活性層との間に形成されたシリコン酸化膜を有し、シリコン酸化膜は第１の素子領域の下および第２の素子領域の下に連続して延在し、ｎチャネルＭＯＳトランジスタのチャネル領域のシリコン酸化膜は最大の膜厚を有し、ゲート長方向に向かって膜厚を減少させ、ｐチャネルＭＯＳトランジスタのチャネル領域のシリコン酸化膜は最小またはゼロの膜厚を有し、チャネル領域から、ゲート長方向に向かって膜厚を増大させることを特徴とする。 （もっと読む）