【課題】従来の設計環境を活用することができ、製造コストの低い半導体記憶装置およびその製造方法を提供する。
【解決手段】半導体記憶装置の製造方法は、半導体基板１０に複数のトレンチ２２を形成し、半導体基板を水素雰囲気中において熱処理することによって、複数のトレンチの上部の開口を塞ぎつつ該複数のトレンチの下部の空間を互いに結合し、空洞２５上に設けられた半導体層２６を形成し、素子分離形成領域にある半導体層をエッチングし、半導体層の側面および底面に絶縁膜３０を形成し、半導体層の下の空洞に電極材料３１を充填し、素子分離形成領域における電極材料上に絶縁膜を形成することによって素子分離３２を形成し、半導体層上にメモリ素子ＭＣを形成することを具備する。 （もっと読む）

【課題】トランジスタ領域におけるゲート間距離などのレイアウトに依存することなく、半導体層のチャネル領域に有効に応力を作用させることができる半導体装置を実現する。
【解決手段】ＭＯＳトランジスタを備える半導体装置の構成として、素子分離層４で素子分離されたトランジスタ領域を有する半導体層３と、トランジスタ領域で半導体層３の第１の面上にゲート絶縁膜５を介して形成されたゲート電極６と、トランジスタ領域で半導体層３の第２の面上に形成された応力伝達パターン１９Ａと、半導体層３の第２の面上に応力伝達パターン１９Ａを覆う状態で形成された応力膜２０とを備える。 （もっと読む）

【課題】
埋め込み絶縁（BOX）膜の薄い完全空乏型シリコンオンインシュレータ(FDSOI)型トランジスタで、トランジスタの性能向上を図る歪印加手法の効果の増大を図る。
【解決手段】
極薄のSOI構造６を有するFDSOI型トランジスタで、極薄のBOX層４の裏側５に応力発生領域を設けてチャネル形成部分に歪を印加する。応力発生領域は、BOX裏側の所望の領域をイオン注入により非晶質化させ、しかる後に応力印加膜３を形成した状態において熱処理再結晶化を行うことにより、応力印加膜３からの応力をチャネル形成部分に転写させることで形成する。 （もっと読む）

【課題】ＲＦＩＤを有する半導体装置において、駆動電源のための電池の経時的劣化に伴う電池の残存容量の確認や電池の交換作業をすることなく、個体情報を送受信することができ、且つ駆動するための電源を外部からの電磁波の電力が十分でない場合であっても良好な個体情報の送受信状態を維持するＲＦＩＤを有する半導体装置を提供することを課題とする。
【解決手段】信号処理回路と、信号処理回路に接続された第１のアンテナ回路及び第２のアンテナ回路と、信号処理回路に接続されたバッテリーとを設け、第１のアンテナ回路は、信号処理回路に記憶されたデータを送信するための信号を送受信するものであり、第２のアンテナ回路は、バッテリーに充電するための信号を受信するものであり、第１のアンテナ回路が受信する信号と第２のアンテナ回路が受信する信号の波長が異なる構成とする。 （もっと読む）

【課題】コストの上昇や、信頼性の低下を招かずにＳＯＩ構造を形成すること。
【解決手段】半導体基板の表面に複数の第１のトレンチを形成する工程と、
前記半導体基板に熱処理を施すことによって、前記複数の第１のトレンチを１つの平板状の空洞に変える工程と
を含むことを特徴とする。 （もっと読む）

【課題】素子が形成される半導体基板の表面領域に結晶欠陥がより少なく、データを確実に保持でき、並びにコストが低廉な半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板内にゲルマニウム含有層を形成するステップと、前記基板の表面から前記ゲルマニウム含有層に達するトレンチを形成するステップと、前記ゲルマニウム含有層を除去し、空洞を形成するステップとを備える。 （もっと読む）

【課題】 活性半導体領域の下全面に存在し、応力を発生する誘電体エレメントを有する半導体を作成すること。
【解決手段】 ＰＦＥＴのソース、ドレイン、及びチャネル領域が配置される活性半導体領域の底面の下全面に存在する独立した応力を発生する誘電体エレメントを含む構造体によって、圧縮応力がＰＦＥＴのチャネル領域に加えられる。具体的には、応力を発生する誘電体エレメントは、活性半導体領域の底面の全面に接触し、それゆえ底面の面積と同一の広がりを持つ面積を有するコラプスド酸化物の領域を含む。応力を発生する誘電体エレメントの端部にある鳥嘴状酸化物領域が、応力を発生する誘電体エレメントの端部に上向きの力を加えて、ＰＦＥＴのチャネル領域に圧縮応力を与える。 （もっと読む）

【課題】薄膜のリフティングが減少した薄膜トランジスタ基板を提供する。
【解決手段】本発明による薄膜トランジスタ基板は、プラスチック絶縁基板と；前記プラスチック絶縁基板の一面に形成されており、第１屈折率を有する第１シリコン窒化物層と；前記第１シリコン窒化物層上に形成されており、前記第１屈折率より小さい第２屈折率を有する第２シリコン窒化物層を含む薄膜トランジスタとを含むことを特徴とする。 （もっと読む）

【課題】工程効率に優れた薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】遮断膜上に形成されチャンネル領域両側に隣接した第１導電型低濃度ドーピング領域と第１導電型低濃度ドーピング領域に隣接した第１導電型ソース／ドレイン領域を含む第１半導体層と第１半導体層上に形成される第１ゲート絶縁膜と第１ゲート絶縁膜上に形成され第１半導体層内に形成されたチャンネル領域と低濃度ドーピング領域と重畳する第２ゲート絶縁膜と第２ゲート絶縁膜上に形成される第１ゲート電極とを含む第１導電型ＭＯＳトランジスタと、遮断膜上に形成されチャンネル領域両側に隣接した第２導電型ソース／ドレイン領域を含む第２半導体層と第２半導体層上に形成された第１ゲート絶縁膜と第１ゲート絶縁膜上に形成され第２半導体層と重畳する第２ゲート絶縁膜と第２ゲート絶縁膜上に形成される第２ゲート電極とを含む第２導電型ＭＯＳトランジスタとを有する。 （もっと読む）

【課題】薄膜ＳＯＩ構造を用いて高速化及び低消費電力化を実現するＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。
【解決手段】埋め込み酸化膜上にチャネル層を有する半導体基板上に形成されるＭＯＳ型電界効果トランジスタの製造方法であって、前記半導体基板上にゲート酸化膜を介してゲート電極３を形成する工程と、前記ゲート電極３の側壁を覆う第１のサイドウォール１６を形成する工程と、前記埋め込み酸化膜をエッチングしてボックス酸化膜５を形成する工程と、前記ボックス酸化膜５の側壁を覆う第２のサイドウォール６を形成する工程とを有し、前記第２のサイドウォール６は、前記ボックス酸化膜５の側壁に延在して、下方に向かって伸びるように形成されることを特徴とする。 （もっと読む）

【課題】 容易に作製することができ、信頼性の高い半導体装置及びその製造方法を提供すること。
【解決手段】 基体１上に導体又は半導体材料を印刷法又は／及び塗布法によって島状パターン６に形成する工程と、この島状パターン６に有機半導体分子７を結合させて導電路８を形成する工程と、この導電路８を電界によって制御する制御部を形成する工程とを有する、半導体装置の製造方法。基体１と、導体又は半導体材料の印刷又は／及び塗布によって前記基体上に形成された島状パターン６と、この島状パターン６に有機半導体分子７が結合されて形成された導電路８と、この導電路８を電界によって制御する制御部とを有する、半導体装置。 （もっと読む）

【課題】 大面積のガラス基板上に薄膜からなる集積回路を形成した後、基板から剥離を行い、接触、好ましくは非接触でデータの受信または送信が可能な微小なデバイスを大量に効率よく作製する方法を提供することを課題とする。特に薄膜からなる集積回路は、非常に薄いため、搬送時に飛んでしまう恐れがあり、取り扱いが難しかった。
【解決手段】
本発明は、分離層に対して少なくとも異なる２種類の方法を用いてダメージ（レーザ光照射によるダメージ、エッチングによるダメージ、または物理的手段によるダメージ）を複数回与えることにより、基板から被剥離層を効率よく剥離する。また、剥離後のデバイスに反りを持たせることによって、個々のデバイスの取り扱いを容易とする。 （もっと読む）

本発明は、第１半導体域と第２半導体域との間に配置されたフィールド電極および／またはフィールド領域を備えた、ＳＯＩ半導体素子に関するものである。電気的結合を、フィールド電極とフィールド領域との間で行うことができる。
（もっと読む）