【課題】特殊な技術を要せず、簡単な製造方法でキャリア移動度が高い有機薄膜トランジスタを提供すること。
【解決手段】有機半導体層に重量平均分子量２０００以上のπ共役系ポリマー及び分子量２０００以下のπ共役系オリゴマーを含有することを特徴とする有機薄膜トランジスタ。 （もっと読む）

【課題】 駆動用ＴＦＴの活性層の大きさを変更せずに、同じ駆動電圧を加えた状態でもホワイトバランスを合わせられるフラットパネルディスプレイを提供する。また、各副画素に最適の電流を供給することによって適正な輝度を実現し、寿命が長いフラットパネルディスプレイを提供する。
【解決手段】 自発光素子を具備する複数の副画素を含む画素と、前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタ（２０ｒ、２０ｇ、２０ｂ）とを含むフラットパネルディスプレイであって、前記半導体活性層のチャンネル領域が、少なくとも２つの前記副画素に関して相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイである。 （もっと読む）

【課題】 本発明では剥離技術を用いることにより様々な基板上に薄膜素子を形成し、従来の技術では不可能であると考えられていた部分に薄膜素子を形成することにより、省スペース化を図ると共に耐衝撃性やフレキシビリティに優れた半導体装置を提供する。
【解決手段】 本発明では、剥離技術を用いて一旦基板から剥離させた膜厚５０μｍ以下の素子形成層を基板上に固着することにより、様々な基板上に薄膜素子を形成することを特徴とする。例えば、可撓性基板上に固着された薄膜素子をパネルの裏面に貼り付けたり、直接パネルの裏面に固着したり、さらには、パネルに貼り付けられたＦＰＣ上に薄膜素子を固着することにより、省スペース化を図ることができる。 （もっと読む）

【課題】閾値電圧の絶対値を低く抑えながら、オフリーク電流を低下させることができる半導体装置の製造方法を提供する。
【解決手段】Ｎチャネル型ＴＦＴ形成予定領域内のｐｏｌｙ−Ｓｉ層４にリンを注入することにより、ｎ^＋領域８を形成した後、Ｐチャネル型ＴＦＴ形成予定領域にのみ開口部が存在するレジストマスク９を用いて、ボロンのイオン注入を行うことにより、Ｐチャネル型ＴＦＴのソース・ドレイン領域となるｐ^＋領域１０を形成する。次に、レジストマスク９を残存させたまま、水素注入を行うことにより、Ｐチャネル型ＴＦＴ形成予定領域内において、チャネル領域（ｐｏｌｙ−Ｓｉ層４）及びソース・ドレイン領域（ｐ^＋領域１０）の水素化処理を行う。このような方法によれば、Ｎチャネル型ＴＦＴに対する水素化処理が行われないため、Ｎチャネル型ＴＦＴにおける不要な閾値電圧の遷移が防止され、オフリーク電流の上昇を回避することができる。 （もっと読む）

【課題】 高い周波数が印加され、数ｃｍ〜数１０ｃｍの長さを有する配線の抵抗を低減し、伝送される信号波形のなまりを低減する。
【解決手段】 高周波が印加される配線１１１は、層間絶縁膜１０７を介して、配線１１１の線方向にそって複数設けられたコンタクトホールにより配線１０６と電気的に並列接続している配線構造を採用する。その配線構造を周辺回路一体型アクティブマトリクス型液晶表示装置の周辺回路に用いることで、高周波信号が印加される配線において信号波形のなまりを低減できる。 （もっと読む）

【課題】 画素電極近傍の光り抜けを防止できるアクティブマトリックス型液晶表示装置の製造方法を提供すること。
【解決手段】 アレイ基板に対して略平行な電界を発生させることにより、液晶分子の配列を変化させる、アクティブマトリックス型液晶表示装置において、アレイ基板１０上に、配線を形成した後透明な絶縁膜２０を成膜する工程と、該配線側面に、該配線の膜厚に対する比が０．５以上１．０以下の膜厚の前記絶縁膜を残すように、該絶縁膜をドライエッチングする工程と、前記配線の膜厚に対する比が０．２以下の膜厚の前記配線のみ、ウェットエッチングする工程とを含むようにした。 （もっと読む）

【課題】ＴＦＴと凹部又は凸部を有する反射電極とを形成する方法であって、製造工程数及び製造コストの削減が図られた方法、及びこの方法が適用された液晶表示装置を提供する。
【解決手段】 金属膜７の上に感光性膜８を形成し、この感光性膜８から残部８１、８２及び８３を形成し、この残部８１、８２及び８３をマスクとして金属膜７をエッチングし、この残部８１、８２及び８３を剥離せずに感光性膜９及び反射電極膜１０を形成する。 （もっと読む）

【課題】 液晶装置等の電気光学装置において、耐光性を高め、高品位の画像を表示する。
【解決手段】 電気光学装置は、ＴＦＴアレイ基板（１０）上に、画素電極（９ａ）と、これに接続されたＴＦＴ（３０）と、これに接続された配線（３ａ、６ａ）と、ＴＦＴの少なくともチャネル領域を上側から覆う上側遮光層（３００、６ａ）と、このＴＦＴの少なくともチャネル領域を下側から覆う下側遮光層（１１ａ）とを備える。基板には、配線に対向する領域に格子状やストライプ状の溝（１０ｃｖ）が掘られており、この溝内でチャネル領域に対向する領域に凹部（４０１）が更に掘られている。下側遮光膜は、該凹部内に形成されている。 （もっと読む）

【課題】 本発明は薄膜トランジスタアレイ及びその製造方法と液晶表示装置及びその製造方法とエレクトロルミネッセンス表示装置及びその製造方法に関するものであり、均一性と性能に優れた薄膜トランジスタ及びその製造方法を生産性が高く低コストで提供することを目的とする。
【解決手段】 ゲート電極側面に側壁を形成することによって、自己整合的にＬＤＤまたはオフセット領域を形成し、また、層間絶縁膜を複数の層で形成し、これら複数の層間絶縁膜上にソース・ドレイン電極とソースバス配線と画素電極を一括して形成する。 （もっと読む）

【課題】 薄膜トランジスタの製造方法に関し、ＬＤＤ領域の抵抗を許容レベルにまで下げるとともにＴＦＴしきい値電圧のシフトを防ぐことを目的とする。
【解決手段】 絶縁性基板上に多結晶Ｓｉを形成する工程と、該多結晶Ｓｉ上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に下層ゲート電極と該下層ゲート電極より幅の狭い上層ゲート電極から成る２層ゲート電極を形成する工程と、該２層ゲート電極をマスクにして３属あるいは５属元素から成る不純物をイオン注入する工程と、熱処理する工程と、該２層ゲート電極をマスクにして水素をイオン注入する工程を含むように構成する。 （もっと読む）

【課題】 最適な蓄積時間を素早く見つける駆動方法を提供する。
【解決手段】 複数の画素を有するＭＯＳ型センサにおいて、複数の画素の全ての画素を同時にリセットした後、前記複数の画素から信号を順に出力し、前記リセットをした時から、前記複数の画素が、飽和した信号を出力する直前までの期間を、蓄積時間とすることを特徴とするＭＯＳ型センサの駆動方法が提供される。 （もっと読む）

【課題】 ＩＰＳ方式の液晶表示装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現する。
【解決手段】 本発明では、チャネル・エッチ型のボトムゲートＴＦＴ構造を採用し、ソース領域１１９及びドレイン領域１２０のパターニングとソース配線１２１及び画素電極１２２のパターニングを同じフォトマスクで行うことを特徴とする。 （もっと読む）

【課題】 優れた特性を有する多結晶シリコン膜を備えた半導体装置を高い歩留まりで製造することが可能な半導体装置の製造方法を提供する。
【解決手段】 石英ガラスや無アルカリガラスなどの基板１上に、非晶質シリコン膜２ａを形成する。その非晶質シリコン膜２ａ上にＷシリサイド膜（導電膜）４ｂを形成する。そして、Ｗシリサイド膜（導電膜）４ｂに対し、高周波やＹＡＧレーザービームなどの電磁波を照射することにより、Ｗシリサイド膜（導電膜）４ｂを発熱させ、この熱を利用して、非晶質シリコン膜２ａを多結晶シリコン膜２に変える。 （もっと読む）

【課題】 ソース／ドレイン電極材料に銅を用いた場合の加工時のバリアメタル層のアンダーカットに起因する特性不良を防止し、低抵抗配線が充分に実現できるＴＦＴの構造とその製造方法を提供する。
【解決手段】 本発明のＴＦＴの構造は、ガラス基板２上のゲート電極３と、ゲート絶縁膜４と、ゲート絶縁膜４上にゲート電極３に対向配置された半導体能動層５と、半導体能動層５の両端部上に設けられたオーミックコンタクト層６と、各オーミックコンタクト層６を介して半導体能動層５に電気的に接続されたソース電極７、ドレイン電極８とを有している。そして、ソース電極７およびドレイン電極８が銅で形成され、これらソース電極７、ドレイン電極８の下面のうち、各オーミックコンタクト層６の上面上に位置する領域にのみバリアメタル層９が設けられている。 （もっと読む）

【課題】 ＣＭＯＳ−ＴＦＴを構成するｐ型及びｎ型ＴＦＴの各しきい値電圧を独立に効率良く（最小限のフォトリソグラフィーで）高精度に制御する。
【解決手段】 ＣＭＯＳ−ＴＦＴを製造するに際して、しきい値電圧（Ｖthp ，Ｖthn ）制御として極低濃度にｐ型不純物（Ｂ：ボロン）の非選択的添加（ｐ型及びｎ型ＴＦＴの双方に添加）及び選択的添加（ｎ型ＴＦＴのみに添加）を連続的に行なう。具体的には、当初図４（ａ）のようにＩd −Ｖg 特性がｐ型及びｎ型ＴＦＴ共に負シフトした状態から、非選択的添加により図４（ｂ）のようにｐ型及びｎ型ＴＦＴ共に正シフトさせてＶthp を先ず仕様値とし、続いて選択的添加によりｎ型ＴＦＴのみ正シフトさせてＶthn を仕様値に調整する。 （もっと読む）

【課題】 ＩＣ等の半導体装置や、表示装置に用いられるＴＦＴ基板で使用される、Ａｌを含む積層配線の信頼性を高める。
【解決手段】 上層の金属層２２を下層のＡｌ又はＡｌを含む合金材料層２１の露出した側壁を少なくとも部分的に隠蔽するよう下方に湾曲させる。この積層配線は、エッチングによりこれを作製する際に、上層の金属層２２よりも下層のＡｌ又はＡｌを含む合金の材料層２１の方のエッチング速度を大きくして、Ａｌ又はＡｌを含む合金の材料層２１のサイドエッチングを多くし、上層の金属層２２を下層のアルミニウム又はアルミニウムを含む合金材料層２１の露出した側壁を少なくとも部分的に隠蔽するよう下方に湾曲させることで作製できる。 （もっと読む）