【課題】ソース・ドレイン配線を構成するアルミニウム合金膜と透明電極が直接接続され、該ソース・ドレイン配線とゲート配線の特性が共に良好なものであって、大幅に簡略化されたプロセスで製造することのできる薄膜トランジスタ基板と、該薄膜トランジスタ基板を備えた表示デバイスを提供する。
【解決手段】ゲート配線とこれに直交配置されたソース配線及びドレイン配線を有する薄膜トランジスタ基板であって、上記ゲート配線を構成する単層アルミニウム合金膜の組成と、上記ソース配線及びドレイン配線を構成する単層アルミニウム合金膜の組成が、同一であることを特徴とする薄膜トランジスタ基板とこれを備えた表示デバイス。 （もっと読む）

【課題】大画面に適用しうる配線の構造、特に液晶表示装置におけるアクティブマトリクス基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための入力端子部における配線の構造について提案する。
【解決手段】表示装置に用いられるアクティブマトリクス基板の端子部において、耐熱性導電性材料を含有する第１の層と、Ａｌ及びＮｄを含有する第２の層と、を含む配線と、前記配線に電気的に接続された透明導電膜と、を有し、前記透明導電膜は、異方性導電材を介して、前記アクティブマトリクス基板とは異なる基板に設けられた回路に電気的に接続されていることを特徴とする。 （もっと読む）

【課題】簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。
【解決手段】本発明に係るＴＦＴアレイ基板１００は、基板１０と、基板１０上に画素毎に形成された画素電極２０と、画素電極２０に対応して、基板１０上に形成されたＴＦＴ素子３０とを備えている。そして、ＴＦＴ素子３０に接続された電極・配線３１、３２、３４、３３１や、容量電極４０などは、上層膜３１ｂ、３２ｂ、３４ｂ、３３１ｂおよび下層膜３１ａ、３２ａ、３４ａ、３３１ａが積層されて形成された積層体を有しており、下層膜３１ａ等は、１種以上の周期律表第８族元素を含むアルミニウム合金により形成され、上層膜３１ｂ等は、下層膜３１ａ等の上に積層されて、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成されている。 （もっと読む）

【課題】 アクティブマトリクス型の表示装置の作製工程又は完成品における静電気による不良の発生を抑制する。
【解決手段】 本発明に係る、アクティブマトリクス回路と、前記アクティブマトリクス回路を駆動するための周辺駆動回路が同一基板上に配置された表示装置の作製方法は、前記基板上に、前記アクティブマトリクス回路に含まれる第１の導電膜と、前記周辺駆動回路に含まれる第２の導電膜と、前記アクティブマトリクス回路及び前記周辺駆動回路を囲んで設けられる第３の導電膜を形成し、前記第３の導電膜は、保護容量を構成するとともに、前記第１及び第２の導電膜と電気的に接続され、後に、前記第３の導電膜を、前記第１及び第２の導電膜から電気的に切り離すことを特徴とする。 （もっと読む）

【課題】 液晶表示装置の作製工程におけるプラズマ工程による問題、ゲイト電極等におけるヒロック等の問題、液晶パネルの取り出し部におけるコンタクト不良の問題のうち、少なくとも一つを解決する。
【解決手段】 本発明に係る、液晶パネル内に薄膜トランジスタを有する液晶表示装置の作製方法は、Ｓｃ、Ｙ、ランタノイド及びアクチノイドから選ばれた一種又は複数種類の元素が含まれたアルミニウム膜を有するゲイト電極を形成し、前記ゲイト電極に電気的に接続される、パルス電流が放電しやすい形状を有する第１の配線を形成し、前記薄膜トランジスタの不純物領域に接続される第２の配線を形成し、前記第２の配線から延在した前記液晶パネルの取り出し部に、透明導電膜を形成することを特徴とする。 （もっと読む）

【課題】 アクティブマトリクス型の表示装置の作製工程又は完成品における静電気による不良の発生を抑制する。
【解決手段】 本発明に係る表示装置は、アクティブマトリクス回路の角の部分に隣接して、前記アクティブマトリクス回路に接続されていない格子状の放電パターンが形成されていることを特徴とする。また、本発明に係る表示装置は、アクティブマトリクス回路の周辺に、前記アクティブマトリクス回路を構成するゲイト線又はソース線と交わる放電パターンが形成され、前記放電パターンの長さは、前記アクティブマトリクス回路の画素ピッチよりも長いことを特徴とする。これらにより、各種静電破壊によるアクティブマトリクス型表示装置の不良の発生を抑制することができる。 （もっと読む）

【課題】接着性が向上し、伝導性に優れた配線及びその形成方法とこれを用いて形成された薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】 配線は、酸化反応性金属またはシリサイド化反応性金属、及び銀を含む接着層と、前記接着層上に形成される銀導電層と、前記銀導電層上に形成され、前記酸化反応性金属及び前記銀を含んで形成される保護層とを有する。 （もっと読む）

【課題】薄膜トランジスター基板の配線形成に関する。Ａｌなどの抵抗の高い材料に替えてＡｇなどの配線抵抗の低い材料を用いる。しかし、Ａｇは蒸着が難しく、又蒸着されても後続のパターニング工程から配線の浮き上がり、又は剥離が誘発されやすい欠点を持っている。この欠点を解決して接着力が改善された低抵抗Ａｇの配線構造を提供する。
【解決手段】下部構造物上に形成された銀（Ａｇ）酸化物を含む下部膜と、下部膜上に形成された銀（Ａｇ）または銀（Ａｇ）合金を含む銀（Ａｇ）導電膜を含む配線構造とした。これにより配線不良による配線の信頼性の低下が防止できる。 （もっと読む）

【課題】壁厚さの調節と多層形成が容易な線状ナノ材料の製造方法、これによる線状ナノ材料、その線状ナノ材料を利用した薄膜トランジスタ基板を提供する。
【解決手段】本発明による線状ナノ材料の製造方法は、直径２００ｎｍ以下の孔隙が形成されている鋳型を設ける工程と；気相の有機物質を導入して、前記孔隙内に線状ナノ材料を形成する工程と；を含むことを特徴とする。また、本発明の線状ナノ材料は、直径が２００ｎｍ以下であり、内部が空いているチューブ形状のシェルと、前記シェルの内部に形成されているコアとを含むことを特徴とする。 （もっと読む）

【課題】 ゲート絶縁膜のＳｉＯ₂換算膜厚の薄膜化を達成した半導体装置を提供する。
【解決手段】 半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、アモルファスもしくは多結晶のＳｉ_1-xＧｅ_x（０≦ｘ＜０．２５）を主成分とし、シリコン原子を置換する配置にあるようなｐ型不純物を含有するゲート電極とを具備する半導体装置である。前記ゲート電極における前記シリコン原子を置換する配置にあるようなｐ型不純物は、５×１０¹⁹個／ｃｍ³以上５×１０²⁰個／ｃｍ³以下の濃度で含有された第一のｐ型不純物と、前記第一のｐ型不純物より原子半径が小さい第二のｐ型の不純物とを含み、しかも第一のｐ型不純物と第二のｐ型不純物とが共有結合していることを特徴とする。 （もっと読む）

【課題】 しきい値電圧のばらつきの少ないゲート電極を有するＣＭＯＳデバイスを備えた半導体装置を提供することを可能にする。
【解決手段】 半導体基板に設けられた第１導電型チャネルＭＩＳトランジスタと、半導体基板に設けられた第２導電型チャネルＭＩＳトランジスタと、を備え、第２導電型チャネルＭＩＳトランジスタのゲート電極中の、ゲート絶縁膜との界面から膜厚方向に少なくとも１ｎｍ以下の領域での酸素濃度は１０^２０ｃｍ^−３以上、１０^２２ｃｍ^−３以下である。 （もっと読む）

【課題】ゲート電極の空乏化を抑制しながら、電子移動度の劣化を低減することが可能な半導体装置を提供する。
【解決手段】この半導体装置では、ｎチャネルＭＯＳトランジスタ５０ａのゲート電極８ａは、ゲート絶縁膜７ａを部分的に覆うようにドット状に形成された金属含有層９ａと、金属含有層９ａ上に形成され、ゲート絶縁膜７ａの金属含有層９ａにより覆われていない部分に接触する下部ポリシリコン層１０ａとを含み、ｐチャネルＭＯＳトランジスタ５０ｂのゲート電極８ｂは、ゲート絶縁膜２７ａを部分的に覆うように形成された金属含有層２９ａと、金属含有層２９ａ上に形成され、ゲート絶縁膜２７ａの金属含有層２９ａにより覆われていない部分に接触する下部ポリシリコン層３０ａとを含み、ゲート電極８ａおよびゲート電極８ｂは、互いに異なる金属（ＨｆおよびＰｔ）を含む。 （もっと読む）

【課題】ゲート電極の空乏化を抑制しながら、電子移動度の劣化を低減することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、ｐチャネル領域５ａを挟むように所定の間隔を隔てて形成された一対のｎ型のソース／ドレイン領域６ａと、ｐチャネル領域５ａ上にゲート絶縁膜７ａを介して形成され、ポリシリコン層１０ａと、ポリシリコン層１０ａとゲート絶縁膜７ａとの界面近傍に形成された金属含有層９ａとを含むゲート電極８ａと、ｎチャネル領域５ｂを挟むように所定の間隔を隔てて形成された一対のｐ型のソース／ドレイン領域６ｂと、ｎチャネル領域５ｂ上にゲート絶縁膜７ｂを介して形成され、ポリシリコン層１０ｂと、ポリシリコン層１０ｂとゲート絶縁膜７ｂとの界面近傍に形成された金属含有層９ｂとを含むゲート電極８ｂとを備えている。また、金属含有層９ａおよび９ｂは、ＰｔおよびＴａＮを含む。 （もっと読む）

【課題】本発明は、液晶表示装置に用いられる薄膜トランジスタ基板及びその製造方法に関し、ゲート電極や所定の配線の材料に低抵抗金属を用いても、高い信頼性を確保しうる薄膜トランジスタ基板及びその製造方法を提供することを目的とする。
【解決手段】ＴＦＴ基板は、窒素含有層としてのＡｌＮ膜５１と、主配線層としてのＡｌ膜５０と、ＭｏＮ膜５４とＭｏ膜５３とからなる上層配線層とにより構成された積層構造のゲート電極３３を有している。ゲート電極３３の側面は全体としてなだらかに傾斜するように形成されているので、ゲート絶縁膜３２上に良好な膜質のゲート絶縁膜３２を形成することができる。 （もっと読む）

【課題】多重仕事関数金属窒化物ゲート電極を有するＭＯＳトランジスタが提供される。
【解決手段】ＭＯＳトランジスタは半導体基板及び前記半導体基板上に配置された中心ゲート電極を具備する。前記中心ゲート電極は金属窒化物からなる。前記中心ゲート電極の両側壁上にそれぞれソース側ゲート電極及びドレイン側ゲート電極が提供される。前記ソース／ドレイン側ゲート電極は窒素よりも小さい電気陰性度を有する第１不純物または窒素よりも大きい電気陰性度を有する第２不純物を含むドープ金属窒化物からなる。前記ＭＯＳトランジスタを採用するＣＭＯＳ集積回路素子及びその製造方法も提供される。 （もっと読む）

【課題】上層の薄膜トランジスタ（ＴＦＴ）と下層のトランジスタの配線の接続を、歩留まり良く形成された多層構造の半導体集積回路を提供する。
【解決手段】第１及び第２のトランジスタ上に第１及び第２のＴＦＴを有し、第１のトランジスタのゲイト配線と第２のトランジスタのドレインは前記第１のＴＦＴのゲイト配線を介して電気的に接続され、第２のトランジスタのゲイト配線と第１のトランジスタのドレインは第２のＴＦＴのゲイト配線を介して電気的に接続され、第１のＴＦＴのドレインと第２のＴＦＴのゲイト配線は第１の配線を介して電気的に接続され、第２のＴＦＴのドレインと第１のＴＦＴのゲイト配線は第２の配線を介して電気的に接続される。 （もっと読む）

【課題】 簡便な方法で製造することができ、しきい値電圧が適正な範囲に設定された半導体装置を提供する。
【解決手段】 第一の発明の半導体装置は、相補型であり、半導体基板、ｐ型半導体装置およびｎ型半導体装置を具備する。ｐ型半導体装置は、半導体基板上のｎ型半導体層と、ｎ型半導体層上面に形成され、ｎ型半導体層上面から下方に向けてｐ型ドーパントが補誤差関数で分布するｐ型ドーパント拡散領域と、ｐ型ドーパント拡散領域上に形成され、Ｈｆを含む第１のゲート絶縁膜と、第１のゲート絶縁膜上に形成され、ｐ型半導体化合物を有する第１のゲート電極と、ｐ型ドーパント拡散領域をゲート長方向に挟み、ｐ型ドーパント拡散領域に比して深くｎ型半導体層上面に形成された第１のソース・ドレイン領域と、を備えることを特徴とする。 （もっと読む）

【課題】ＭＯＳＦＥＴに匹敵する性能を有した半導体装置を提供する。
【解決手段】絶縁表面を有する基体上に非晶質珪素膜を成膜し、非晶質珪素膜上に選択的にマスク絶縁膜を形成して結晶化を助長する金属元素を導入させ、第１の加熱処理により非晶質珪素膜の少なくとも一部を結晶性珪素膜にし、マスク絶縁膜を除去し、パターニングすることにより島状の結晶性珪素膜を形成し、ハロゲン元素を含む雰囲気中において第２の加熱処理を行うことにより、島状の結晶性珪素膜中の金属元素をゲッタリング除去すると共に、ゲイト絶縁膜として用いる熱酸化膜を島状の結晶性珪素膜の表面に形成し、熱酸化膜上にゲイト電極を形成し、一導電性を付与する不純物イオンを注入して島状の結晶性珪素膜にソース領域、ドレイン領域を形成し、ソース領域及び前記ドレイン領域上面に金属膜を形成し、ソース領域とドレイン領域をシリサイド化することを特徴とする。 （もっと読む）

【課題】半導体装置として、高い特性が得られる結晶性半導体薄膜を用いた半導体装置を提供する。
【解決手段】実効溶融領域においてレーザーアニールが施された時のみを処理時間として見なすため、スレッシュホールド幅の積算値を処理時間として考える。即ち、実効溶融領域でレーザーアニールを行っている時間の積算値が処理時間となる。この時間を１００〜５０００ｎｓｅｃとすることにより、必要とする結晶性を有する結晶性半導体薄膜を得ることができる。 （もっと読む）

【課題】 異なるゲート長またはゲート幅を有し、フルシリサイド化されたゲート電極を備えた半導体装置を提供する。
【解決手段】 半導体装置１００は、半導体基板５と、半導体基板上に形成された第１のゲート絶縁膜５１と、半導体基板上に形成された第２のゲート絶縁膜５２と、第１のゲート絶縁膜上に形成され、フルシリサイド化された第１のゲート電極１１と、第２のゲート絶縁膜上に形成され、フルシリサイド化された第２のゲート電極１２であって、半導体基板の表面を占める面積が第１のゲート電極よりも大きく、なおかつ、第１のゲート電極よりも厚みが薄い第２のゲート電極１２とを備えている。 （もっと読む）