説明

Fターム[5F110EE28]の内容

薄膜トランジスタ (412,022) | ゲート (57,237) | 複数ゲート (1,860) | 直列 (568)

Fターム[5F110EE28]に分類される特許

201 - 220 / 568


【課題】高精彩・高解像度・高画質・低消費電力の小型半導体表示装置を提供すること。
【解決手段】本発明の半導体表示装置は、画素マトリクス回路、データ線駆動回路、および走査線駆動回路を有しており、これらの構成要素が多結晶TFTによって同一基板上に形成される。また、その製造方法における、触媒元素を用いた結晶性の助長化プロセス、および触媒元素のゲッタリングプロセスによって、小型にもかかわらず、高精細・高解像度・高画質の半導体表示装置が提供される。 (もっと読む)


【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えた半導体基板の製造方法を提供する。
【解決手段】単結晶半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板中に脆化領域を形成し、酸化膜を間に挟んで単結晶半導体基板と向かい合うように支持基板を貼り合わせ、単結晶半導体基板を加熱することにより、脆化領域において、単結晶半導体層が貼り合わされた支持基板と単結晶半導体基板の一部とに分離し、支持基板に貼り合わされた単結晶半導体層の表面に対して、基板バイアスを印加して第1のエッチングを行い、単結晶半導体層に対してレーザビームを照射して、単結晶半導体層の少なくとも表面の一部を溶融した後、凝固させ、単結晶半導体層の表面に対して、基板バイアスを印加することなく第2のエッチングを行う。 (もっと読む)


【課題】シフトレジスタ、バッファ回路など駆動回路を同一基板上に組込んだアクティブマトリクス型液晶表示装置において、画素部の開口率を向上させると共に最適なTFTの構成を提供する。
【解決手段】バッファ回路にはゲート電極とオーバーラップするLDDを設けたnチャネル型TFTを形成し、画素部のnチャネル型TFTにはゲート電極とオーバーラップしないLDDを設けた構造とする。画素部に設ける保持容量は、遮光膜と遮光膜上に形成される誘電体膜と画素電極で形成し、特に遮光膜にAlを用い、誘電体膜を陽極酸化法で形成し、酸化Al膜を用いる。 (もっと読む)


【課題】レーザー光の照射による単結晶半導体層の端部からの膜剥がれを抑制した、SOI基板の作製方法及び半導体装置の作製方法を提供する。
【解決手段】加速されたイオンを単結晶半導体基板に照射することによって、単結晶半導体基板中に脆化領域を形成し、絶縁層を介して単結晶半導体基板とベース基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離してベース基板上に絶縁層を介して単結晶半導体層を形成し、単結晶半導体層の端部を除去し、端部を除去した単結晶半導体層の表面にレーザー光を照射する。 (もっと読む)


【課題】金属配線と金属酸化物を有する層を形成する際、電蝕といわれる腐食の発生をおさえることにより、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的とする。
【解決手段】配線は、耐酸化性金属からなる第1の層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする第2の層と、その上に形成された耐酸化性金属からなる第3の層からなる3層構造とし、前記配線と電気的に接続する金属酸化物を有する層を有する。また、第2の層の上面及び下面は第1及び第3の層と接し、側面は酸素とアルミニウムを含む酸化層と接する。 (もっと読む)


【課題】酸化物半導体を用いた薄膜トランジスタを具備する画素を作製する際に、生産性の向上を図る。
【解決手段】基板上に形成されたゲート電極として機能する第1の配線と、前記第1の配線上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に、低抵抗酸化物半導体層及び前記低抵抗酸化物半導体層上に導電層が積層して設けられた第2の配線、並びに前記低抵抗酸化物半導体層及び前記低抵抗酸化物半導体層の画素電極として機能する領域が露出するように前記導電層が積層して設けられた電極層と、前記ゲート絶縁膜上の前記第2の配線と前記電極層との間に形成された高抵抗酸化物半導体層と、を有する。 (もっと読む)


【課題】大量生産上、大型の基板に適している半導体装置を提供する。
【解決手段】ゲート電極と、チャネルを含む島状半導体層と、島状半導体層上に形成されたドレイン配線およびソース配線とを有し、島状の半導体層は、In−Ga−Zn−Oを含み、ドレイン配線及びソース配線は島状半導体層をキャリアの移動方向と垂直に横断し、チャネルの長さはドレイン配線およびソース配線の間隔に等しいことを特徴としている。 (もっと読む)


【課題】ゲートパルスストレスによる耐圧劣化およびしきい値電圧の変動を抑制できる半導体装置を提供する。
【解決手段】ゲート電極GEは、ソース領域およびドリフト領域DRに挟まれる領域上に絶縁層FOを介在して形成されている。フィールドプレートFPは、ゲート電極GEおよびドリフト領域DR上を延在し、かつゲート電極GEに電気的に接続されている。ダミー導電層DCは、フィールドプレートFPとドリフト領域DRとの間において絶縁層FO上に形成され、かつソース領域に電気的に接続されている。 (もっと読む)


【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題
とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリン
ト技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形
状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶
縁膜に照射して貫通した開口を形成する。大きな接触面積を有する1つの開口を形成する
のではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太
さを均一にし、且つ、接触抵抗も確保する。 (もっと読む)


【課題】半導体装置の作製工程におけるプラズマダメージの影響を低減し、しきい値電圧のばらつきの抑制された均一な表示特性の半導体装置を提供する。
【解決手段】トランジスタ上の平坦化層と、該平坦化層の上面もしくは下面に設けられると共に前記平坦化層からの水分や脱ガス成分の拡散を抑制するバリア層を備えた半導体装置であって、これら平坦化層及びバリア層の位置関係を工夫することにより平坦化層に及ぶプラズマダメージを低減する上で有効なデバイス構成を用いる。また、画素電極の構造として新規な構造との組み合わせにより、輝度の向上等の効果をも付与する。 (もっと読む)


【課題】大型の半導体装置で、高速に動作する半導体装置を提供することを目的する。
【解決手段】単結晶の半導体層を有するトップゲート型のトランジスタと、アモルファス
シリコン(またはマイクロクリスタルシリコン)の半導体層を有するボトムゲート型のト
ランジスタとを同一基板に形成する。そして、各々のトランジスタが有するゲート電極を
同じレイヤーで形成し、ソース及びドレイン電極も同じレイヤーで形成する。このように
して、製造工程を削減する。つまり、ボトムゲート型のトランジスタの製造工程に、少し
だけ工程を追加するだけで、2つのタイプのトランジスタを製造することが出来る。 (もっと読む)


【課題】平坦性の向上により、TFTの移動度を向上させ、TFTのオフ電流を低減する

【解決手段】基板上に非晶質構造の半導体膜を形成する工程と、前記半導体膜上に結晶化
を促進する金属元素を添加する工程と、加熱処理を行って、前記半導体膜を結晶構造の半
導体膜とする工程と、前記結晶構造の半導体膜に第1のレーザー光を照射する工程と、前
記結晶構造の半導体膜に第2のレーザー光を照射する工程とを有する。レーザー光を照射
する工程を2回設けることにより、結晶構造の半導体膜の平坦化を向上させることができ
る。その結果、TFTの移動度を向上させ、TFTのオフ電流を低減させることができる
(もっと読む)


【課題】データの書込み速度を高く維持しつつ、非選択セルのデータの劣化を抑制することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体層30と、半導体層内に設けられたソース層Sおよびドレイン層Dと、ソース層とドレイン層との間の半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域Bと、ボディ領域上に設けられたゲート絶縁膜50と、或る1つのボディ領域上にゲート絶縁膜を介して設けられ、ソース層、ドレイン層およびボディ領域を含むメモリセルのチャネル長方向に互いに分離された第1のゲート電極G1および第2のゲート電極G2とを備えている。 (もっと読む)


【課題】 第1不純物領域−第2不純物領域間(たとえば、ソース−ドレイン間)の電位分布を均一にすること。
【解決手段】半導体装置1のLDMOSFET10において、ドレイン領域15とボディ領域11との間の部分に、ボディ領域11と間隔を空けてフィールド絶縁膜16を形成する。フィールド絶縁膜16上に、第1フローティングプレート22および第2フローティングプレート25を、平面視で交互に配置し、関係式:L/d=一定(L:平面視で隣接する第1フローティングプレート22および第2フローティングプレート25のうち内側のプレートの外周、d:Lを定義するプレートの外周とその外周に対向して隣接する第1フローティングプレート22または第2フローティングプレート25の内周との距離)を満たすように形成する。 (もっと読む)


【課題】酸化物半導体を用いた薄膜トランジスタに適した液晶表示装置を提供することを目的とする。
【解決手段】酸化物半導体層を含む薄膜トランジスタを有する液晶表示装置において、少なくとも該酸化物半導体層を覆う層間膜に、透過する可視光の光強度を減衰させる機能を有する膜を用いる。透過する可視光の光強度を減衰させる機能を有する膜としては、着色層を用いることができ、有彩色の透光性樹脂層を用いるとよい。また、有彩色の透光性樹脂層及び遮光層を含む層間膜とし、透過する可視光の光強度を減衰させる機能を有する膜として遮光層を用いてもよい。画素電極層及び共通電極層は上方に形成される方を開口パターンを有する形状とし、下方に形成される方を平板状とする。 (もっと読む)


【課題】多重ゲートTFTような、多重ゲート構造の配置の自由度を高めること。
【解決手段】基板は、第一および第二結合点に延びる第一の線を具備でき、第一および第二結合点にて、第一の線は他の素子と電気的に結合する。第一の線は、半導体材料を含む回路の層にある。別の層にある第二の線は、ゲート信号を受信するように結合できる。第二の線は、複数個のチャネル域にて第一の線と交差し、交差域の各々において、第一の線はチャネルを具備している。チャネルは、第一および第二結合点の間で直列である。第二の線は導電性があり、ゲート信号を全部のチャネル域に伝える。第一の線は、第一および第二結合点のあいだの第一の線の導電性が、第二の線によってチャネル域に伝えられるゲート信号によって制御されるように位置決めされた、電荷キャリヤソースとデスティネーションを具備する。 (もっと読む)


【課題】ベース基板に単結晶シリコン層を転載した後にレーザを用いてベース基板に印字をすると、印字ドット周辺部の単結晶シリコン層の膜飛びが起きたり、単結晶シリコン層表面にガラス片などが付着するなどの課題がある。
【解決手段】シリコンウエハの貼り合わせ面にレーザを用いて印字を行い、その後CMP(Chemical Mechanical Polishing)によりシリコンウエハ表面を研磨し、印字ドット周辺部の凸部を取り除いた後に、ベース基板に貼り合わせる。CMPで研磨した後も、化学的エッチング作用により、印字ドット凹部はある程度残っているので、転載時にその部分だけ転載されずに、ベース基板に情報が残る。 (もっと読む)


【課題】信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極の上に設けられたゲート絶縁膜と、ゲート絶縁膜
の上に設けられソース領域及びドレイン領域を含む半導体膜と、ソース領域又はドレイン
領域に電気的に接続する配線又は電極と、配線又は電極の上に設けられ第1の開口部を有
する第1の絶縁膜と、第1の絶縁膜の上に設けられ第2の開口部を有する第2の絶縁膜と
、第2の絶縁膜の上に設けられた画素電極とを有し、第1の絶縁膜は窒化シリコン膜を含
む積層の無機絶縁膜からなり、第2の絶縁膜は有機樹脂膜からなり、第2の絶縁膜の第2
の開口部の底面において、第1の絶縁膜の上面は第2の絶縁膜に覆われていない露呈した
部分を有し、第2の絶縁膜の第2の開口部の断面において、第2の絶縁膜の内壁面は凸状
の曲面を有しており、画素電極は、第1の開口部及び第2の開口部を介して配線又は電極
に電気的に接続されている。 (もっと読む)


【課題】酸化物半導体を用いた薄膜トランジスタに適した液晶表示装置を提供することを目的とする。
【解決手段】酸化物半導体層を含む薄膜トランジスタを有する液晶表示装置において、少なくとも該酸化物半導体層を覆う層間膜に、透過する可視光の光強度を減衰させる機能を有する膜を用いる。透過する可視光の光強度を減衰させる機能を有する膜としては、着色層を用いることができ、有彩色の透光性樹脂層を用いるとよい。また、有彩色の透光性樹脂層及び遮光層を含む層間膜とし、透過する可視光の光強度を減衰させる機能を有する膜として遮光層を用いてもよい。 (もっと読む)


【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、第1電位ノード〔VDD〕と接続された第1ノード〔VOUT〕と、第1ノード〔VOUT〕と第1電位ノードより低電位である第2電位ノード〔VSS〕との間に直列に接続された第1のnチャネル型トランジスタ〔NT1〕および第2のnチャネル型トランジスタ〔NT2〕を有し、第1のnチャネル型トランジスタ〔NT1〕の一端は、第2電位ノード〔VSS〕に接続され、他端は、第2のnチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノード〔VIN〕に接続され、第2のnチャネル型トランジスタ〔NT2〕の他端は、第1ノード〔VOUT〕に接続され、ゲート端子は、第1電位ノード〔VDD〕と第2電位ノード〔VSS〕との間に位置する第1中間電位〔VM1〕に接続されている。第2のnチャネル型トランジスタにより分圧され、各トランジスタに印加される電圧を低減できる。 (もっと読む)


201 - 220 / 568