半導体装置
【課題】金属配線と金属酸化物を有する層を形成する際、電蝕といわれる腐食の発生をおさえることにより、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的とする。
【解決手段】配線は、耐酸化性金属からなる第１の層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする第２の層と、その上に形成された耐酸化性金属からなる第３の層からなる３層構造とし、前記配線と電気的に接続する金属酸化物を有する層を有する。また、第２の層の上面及び下面は第１及び第３の層と接し、側面は酸素とアルミニウムを含む酸化層と接する。
【解決手段】配線は、耐酸化性金属からなる第１の層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする第２の層と、その上に形成された耐酸化性金属からなる第３の層からなる３層構造とし、前記配線と電気的に接続する金属酸化物を有する層を有する。また、第２の層の上面及び下面は第１及び第３の層と接し、側面は酸素とアルミニウムを含む酸化層と接する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）
で構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、画素部とその周辺に設けられる駆動回路を同一の基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置に代表される電気光学装置において、スイッチング素子や能動回路を、ＴＦＴを用いて構成する技術が開発されている。ＴＦＴはガラスなどの基板上に気相成長法などにより半導体膜を形成し、その半導体膜を活性層として形成する。半導体膜にはシリコンまたはシリコン・ゲルマニウムなどシリコンを主成分とする材料が好適に用いられている。このような半導体膜はその作製法により、シリコン膜や多結晶シリコンに代表される結晶質シリコン膜などに分類することができた。
【０００３】
非晶質半導体（代表的には非晶質シリコン）膜を活性層としたＴＦＴは、非晶質構造などに起因する電子物性的要因から、数cm2/Vsec以上の電界効果移動度を得ることは不可能であった。そのために、アクティブマトリクス型の液晶表示装置においては、画素部において液晶を駆動するためのスイッチング素子（画素ＴＦＴ）として使用することはできても、画像表示を行うための駆動回路を形成することは不可能であった。従って、駆動回路はＴＡＢ（Tape Automated Bonding）方式やＣＯＧ（Chip on Glass）方式を使ってドライバＩＣなどを実装する技術が用いられていた。
【０００４】
一方、結晶構造を含む半導体（以下、結晶質半導体と記す）膜（代表的には、結晶質シリコン或いは多結晶シリコン）を活性層としたＴＦＴでは、高い電界効果移動度が得られることから各種の機能回路を同一のガラス基板上に形成することが可能となり、画素ＴＦＴの他に駆動回路においてシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などを実現することができた。
このような回路は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとから成るＣＭＯＳ回路を基本として形成されていた。このような駆動回路の実装技術が根拠となり、液晶表示装置において軽量化および薄型化を推進するためには、画素部の他に駆動回路を同一基板上に一体形成できる結晶質半導体層を活性層とするＴＦＴが適していることが明らかとなってきた。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＴＦＴの特性から比較すると結晶質半導体層を活性層に適用した方が優れているが、画素ＴＦＴの他に各種回路に対応したＴＦＴを作製するためには、その製造工程が複雑なものとなり工程数が増加してしまう問題があった。工程数の増加は製造コストの増加要因になるばかりか、製造歩留まりを低下させる原因となることは明らかである。
【０００６】
製造コストの低減および歩留まりを実現するためには、工程数を削減することが一つの手段として適用できる。ここでは具体的に、ＴＦＴの製造に要するフォトマスクの枚数の削減をとりあげる。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするレジストパターンを基板上に形成するために用いる。従って、フォトマスクを１枚使用することは、その前後の工程において、被膜の成膜およびエッチングなどの工程の他に、レジスト剥離、洗浄や乾燥工程などが付加され、フォトリソグラフィーの工程においても、レジスト塗布、プレベーク、露光、現像、ポストベークなどの煩雑な工程が行われることを意味する。
【０００７】
図６（Ａ）に従来のＴＦＴ構造の全体図を示す。このＴＦＴ構造は、透明電極を用いたアクティブマトリクス基板に用いられている。このアクティブマトリクス基板を用いれば、透過型の液晶表示装置を作製することができる。このＴＦＴ構造において、配線と、透明電極の接触に注目する。ここでは、透明電極は配線の上より折り重なるように接触している。これをダイレクトコンタクト構造と以後呼ぶことにする。ダイレクトコンタクト構造の利点は、配線の上に形成した層間膜に開口部を設け、透明電極を積層し、配線の表面とコンタクトをとった場合と比較し、アクリルを積層し、開口部を設ける工程を省略できることにある。ところが、この配線材料及び、透明電極材料によっては、電蝕といわれる現象がおきる場合がある。電蝕は、複数種の異なる素材の電極を電解液に浸したとき、イオン化傾向の違いで、浸した電極が電解液に溶け出すことをいう。アルミニウム（Ａｌ）膜と透明電極膜を積層し、パターニング、エッチングする工程中現像液に浸されるが、このときの光学顕微鏡写真を図２２に示す。図２２の右半分に四角い画素が見えるが、ここで白い部分が電蝕である。これは微細加工した際、形状の変化による導通不良の原因となる。
【０００８】
本願発明はこの問題点を解決するための技術であり、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴの構造及び材料を適切なものとすることにより、歩留まりの向上を実現することを目的としている。
【課題を解決するための手段】
【０００９】
本願発明は、前記電蝕の発生を防止するための、配線材料の構造を決め、またその作製方法を検討したものである。すなわち前記構造において、配線材料については耐熱性金属からなる薄膜層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする薄膜（以下、Ａｌとも書く）と、その上に形成された耐熱性金属からなる薄膜層と、から成り、また透明電極材料に金属酸化物を使用することを一つの特徴とする。前記耐熱性金属は、ＴｉやＴｉＮ、Ｃｒ、Ｍｏ、Ｗ、ＴｉＷが知られている。前記金属酸化物はＩＴＯが主として知られており、他ＧＺＯ，ＡＺＯ，あるいはインジウム酸化物中に適当な不純物が固溶したものがあり、これらも用いることができるが、以下これらの金属酸化物を代表してＩＴＯと書く。
【００１０】
より適当な条件としては、配線材料については５０〜１５０nmの厚さのＴｉ膜を形成し、その上に重ねて窒化チタン（ＴｉＮ）膜を５０〜１５０nmの厚さで形成し、その上に重ねてＡｌ膜を３００〜４００nmの厚さで形成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して積層構造とし、また透明電極材料にＩＴＯを用いることが望ましい。ここで使用するＴｉ及びＴｉＮ膜厚は、バリアメタルの実用における経験より決め、Ａｌは平坦性と抵抗値の兼ね合いより決めている。
【００１１】
前記の一例として作製された配線積層構造（以下、配線とも書く）と透明電極材料の境界部分を図６（Ｂ）に示す。配線は下の層より、Ｔｉ膜、窒化チタン（ＴｉＮ）膜、Ａｌ膜、Ｔｉ膜の順に形成され、透明電極材料にはＩＴＯ膜が形成されている。ただし、Ａｌは、Ｓｉが２％固溶したターゲットでスパッタ成膜をしており、膜中にもＳｉを含んでいる。この構造が形成された基板の光学顕微鏡写真を図２３に示す。図２３はパターンが明瞭であり、電蝕が起きていない。この構造で、コンタクトサイズが半径１０μｍで、このコンタクトを１００個連ねてチェーン状にした回路を製作したとき、前記回路の両端の電気抵抗は、４．８８〜９．００×104Ωであった。Ａｌの膜厚を変えることで抵抗値の改善が期待できるが、この値で実用として十分と考えられる。すなわち外観、電気特性ともに良好であることが示される。
【００１２】
この電蝕の起こらない理由を見出すため、前記構造のＴＥＭ観察を行った。これを図２１に示す。但しＴＥＭの手法上、図２１ではＩＴＯ膜の上より樹脂が形成されている。
図２１中の２１１、２１２、２１３、２１４はＡｌ＼ＩＴＯ接触部分、２１５はＴｉ＼ＩＴＯ接触部分、２１６はＴｉ＼ＴｉＮ界面付近、２１７はＴｉＮ＼ＩＴＯ接触部分、２１８はＴｉ＼ＩＴＯ接触部分である。２１０１はＡｌ膜中、２１０２はＩＴＯ膜中、２１０３は最上層Ｔｉ膜中、２１０４はＴｉＮ膜中、２１０５は最下層Ｔｉ膜中に位置する。
Ａｌ＼ＩＴＯの界面に関して、図２１中の２１１〜２１８におけるＥＤＸ測定結果を、それぞれ図２４〜図３２に示す。Ａはスペクトル全体図、ＢはＡの一部拡大図である。また、２１０１〜２１０５のＥＤＸ測定結果を、それぞれ図３１〜図３６に示す。Ａはスペクトル全体図、ＢはＡの一部拡大図である。
【００１３】
ＴＥＭ写真でＡｌ＼ＩＴＯの界面に白濁のようなものが見られ、変質層が出来ていることがわかる。図２４〜図２８では、明らかにＯのピークが現れており、変質層が酸化膜であることを示している。また、前記Ａｌ＼ＩＴＯの界面にはＣｌが検出されている。これは配線形成のためドライエッチングにＣｌプラズマを使用し、これが膜中に残ったものと考えられる。
【００１４】
図２４〜図２７中に示した各ポイントにおけるＥＤＸ測定結果を原子濃度比で表した結果を表１に示す。
【００１５】
【表１】
【００１６】
表１において、２１１〜４（Ａｌ＼ＩＴＯ境界）での酸素濃度に注目すると、２１０１（Ａｌ層）における濃度より高いことが分かる。測定スポットが小さいため、濃度に偏りが見られるが、２１１、２１３より、酸素濃度が２５％以上の部分があると判断できる。２１０２（ＩＴＯ層）では、Ｉｎ濃度が５０％、酸素濃度が４０％程度ある。すなわち約５：４で固溶しているとみなされる。
【００１７】
これに対し２１１〜２１４でも、Ａｌ＼ＩＴＯ境界に凹凸があるためＩＴＯの情報を拾い、Ｉｎの濃度が出ているが、Ｉｎ濃度は２％以下であり、前記酸素濃度はＩＴＯの情報のみからは得られない大きさであることが分かる。酸化層ができる理由としては、Ａｌの耐酸化性が低いことの他に、ＩＴＯスパッタ成膜時に酸素を流すことから、酸素プラズマと反応しやすいことが考えられる。また、配線エッチング後に、レジスト除去等の目的でＯ2アッシング、すなわち酸素プラズマを用いた処理を行えば、やはり酸化層を形成することが予想される。
【００１８】
一方、ＴＥＭの写真から、Ｔｉ＼ＩＴＯ界面には、Ａｌ＼ＩＴＯ界面ほど明確な酸化層はできていない。図２９のＴｉ＼ＩＴＯ接触部分、図３０のＴｉ＼ＴｉＮ界面付近、図３１のＴｉＮ＼ＩＴＯの接触部分はＯのピークが現れているが、同時にＩｎのピークもかなり強く現れるため、このＯはＩＴＯからのものといえる。
【００１９】
以上より、Ａｌ断面とＩＴＯの界面に酸化層が形成されるが、ＴｉあるいはＴｉＮとＩＴＯの界面には酸化層が形成されにくいため、接触抵抗が低いと考えられる。
前記配線＼ＩＴＯ構造における利点として、Ａｌ＼ＩＴＯ界面の面積の小ささに起因した、電触の起きにくさが挙げられる。表１の２１４によると、Ｉｎの濃度は１．６atomic%と、２１１同様Ａｌ＼ＩＴＯ界面を測定出来ていることがわかるが、酸素濃度は２１１に比べ低い。
【００２０】
酸素濃度の高い部分はアルミナであり、Ａｌより価電子の移動はしにくく、電蝕は起きにくいと考えられる。ところが、Ａｌ＼ＩＴＯ界面の面積が広がるにつれ、酸素濃度の小さいＡｌ＼ＩＴＯ界面の広い個所ができやすくなり、そこから電蝕が発生すると考えられる。それゆえ前記ＡｌとＩＴＯを積層した基板は、Ａｌ＼ＩＴＯ界面があまりに広いため、電触が起きたと考えられる。
【００２１】
電蝕を防止する目的で、Ａｌ＼ＩＴＯ境界の酸化層が充分形成できない場合、配線エッチング後に酸素プラズマを用いた処理を行い、Ａｌ端部を酸化しＩＴＯ形成することで酸化層をつくることが出来る。
【００２２】
また、配線をプラズマでエッチングする際、エッチングガスにＣｌを使用する場合があるが、エッチング終了後にＡｌ端部にＣｌが吸着しているとＡｌの腐食が進むためＣＦ4プラズマで処理することがある。このとき、Ａｌ端部を酸化させる目的で、Ｏ2を添加させる手段も効果がある。
【００２３】
また、ＩＴＯ形成時、成膜チャンバーにＯ2を流す反応性スパッタ成膜を行う方法が有効である。普通、スパッタ成膜を行う前には、ターゲットと基板の間にシャッターを設けプラズマを発生させる、プレスパッタを行う事が多い。このプレスパッタ時間を長めにする、あるいはプレスパッタの段階のみＯ2流量を大きくすることでＡｌ端部に酸化膜を酸化する方法もある。
【００２４】
あるいは、配線にヒロックが出ない温度領域において、酸素が含まれる雰囲気で、Ａｌに熱酸化膜を形成する方法も考えられる。前記ＴＥＭ写真の構造において、大気中では、４００℃において４ｈｒｓ加熱しても、ヒロックは出ないことが確認されている。このような手段で前記配線＼ＩＴＯ構造を形成すれば、配線にＡｌを使用し抵抗を下げつつ、Ａｌ＼ＩＴＯ界面の小面積の絶縁層で電蝕を防止し、Ｔｉ（ＴｉＮ）＼ＩＴＯで電気的接触を取ることができる。
【００２５】
このような手段を用い、本発明の構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺に駆動回路を同一の基板上に設けた半導体装置において、前記画素部に設けた画素電極は光透過性を有し、層間絶縁膜上に形成され、少なくとも、前記画素ＴＦＴのゲート電極の上方に設けた層間絶縁膜に設けられた開孔を介して形成された、前記画素ＴＦＴに接続する導電性金属配線と接続し、前記導電性金属配線は、耐熱性金属からなる薄膜層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする薄膜と、その上に形成された耐熱性金属からなる薄膜層と、から成り、また透明電極材料に金属酸化物を用い、前記アルミニウムもしくはアルミニウムを主成分とする膜と、前記金属酸化物との境界に、アルミニウム濃度が７０atomic%以下であり、酸素濃度が２５atomic%以上である領域が形成されていることを特徴としている。
【００２６】
また、他の発明の構成は、一対の基板間に液晶を挟持した半導体装置であって、画素部に設けた画素ＴＦＴと、該画素部の周辺に駆動回路とを有する一方の基板において、前記画素部に設けた画素電極は光透過性を有し、層間絶縁膜上に形成され、少なくとも、前記画素ＴＦＴのゲート電極の上方に設けた層間絶縁膜に設けられた開孔を介して形成された、前記画素ＴＦＴに接続する導電性金属配線と接続していて、前記導電性金属配線は、耐熱性金属からなる薄膜層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする薄膜と、その上に形成された耐熱性金属からなる薄膜層と、から成り、また透明電極材料に金属酸化物を用い、前記アルミニウムもしくはアルミニウムを主成分とする膜と、前記金属酸化物との境界に、アルミニウム濃度が７０atomic%以下であり、酸素濃度が２５atomic%以上である領域が形成されており、透明導電膜が形成された他方の基板と、前記第２の層間絶縁膜とに設けられた開孔に重ねて形成された少なくとも一つの柱状スペーサを介して貼合わされていることを特徴としている。
【００２７】
本発明の半導体装置の作製方法に関する構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺に駆動回路を同一の基板上に設けた半導体装置において、前記駆動回路のＴＦＴと前記画素ＴＦＴとの上方に、層間絶縁膜を形成する第１の工程と、前記画素ＴＦＴに接続する導電性金属配線を形成する第２の工程と、前記導電性金属配線と接続する、光透過性を有する画素電極を、前記層間絶縁膜上に形成する第３の工程を有し、第２と第３の工程の間には、配線エッチング後に酸素プラズマを用いた処理を行い、あるいは配線をプラズマでエッチングする際、終了処理としてＯ2を添加する、あるいは金属酸化物から成る透明導電膜形成時、成膜チャンバー内において基板を酸素プラズマ雰囲気に曝す、あるいはスパッタ成膜による前記金属酸化物から成る透明導電膜形成時、プレスパッタの段階のみＯ2流量を大きくし基板を酸素プラズマ雰囲気に曝す、あるいは配線にヒロックが出ない温度領域において、酸素雰囲気で、Ａｌに熱酸化膜を形成する方法を用いてＡｌ端部を酸化することを特徴としている。
【００２８】
また、他の発明の構成は、一対の基板間に液晶を挟持した半導体装置の作製方法において、画素部に設けた画素ＴＦＴと、該画素部の周辺に設けた駆動回路とを一方の基板は、前記駆動回路のＴＦＴと前記画素ＴＦＴとの上方に、層間絶縁膜を形成する第１の工程と、前記層間絶縁膜とに設けられた開孔を介して前記画素ＴＦＴに接続する導電性金属配線を形成する第２の工程と、前記層間絶縁膜上に該金属配線に接続する透明導電膜から成る画素電極を形成する第３の工程と、他方の基板は少なくとも透明導電膜を形成する第４の工程と、前記開孔に重ねて形成された少なくとも一つの柱状スペーサを介して、前記一方の基板と前記他方の基板を貼合わせる第５の工程とを有し、第２と第３の工程の間には、配線エッチング後に酸素プラズマを用いた処理を行い、あるいは配線をプラズマでエッチングする際、終了処理としてＯ2を添加する、あるいは金属酸化物からなる透明導電膜形成時、成膜チャンバー内において基板を酸素プラズマ雰囲気に曝す、あるいはスパッタ成膜による前記金属酸化物からなる透明導電膜形成時、プレスパッタの段階のみＯ2流量を大きくし基板を酸素プラズマ雰囲気に曝す、あるいは配線にヒロックが出ない温度領域において、酸素雰囲気で、Ａｌに熱酸化膜を形成する方法を用いてＡｌ端部を酸化することを特徴としている。
【発明の効果】
【００２９】
本発明を用いることで、透明導電膜を用いた半導体装置の製造において、その歩留まりを向上させ、工程を削減することができる。
【００３０】
本発明の半導体装置の作製方法に従えば、駆動回路部のｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴおよび画素ＴＦＴをゲート電極と重なるＬＤＤ構造としたアクティブマトリクス基板を５枚のフォトマスクで製造することができる。このようなアクティブマトリクス基板から透過型の液晶表示装置を６枚のフォトマスクで製造することができる。
【図面の簡単な説明】
【００３１】
【図１】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図２】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図３】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図５】駆動回路のＴＦＴの構成を示す断面図。
【図６】画素ＴＦＴの構成を示す断面図。
【図７】画素部の画素を示す上面図。
【図８】結晶質半導体層の作製工程を示す断面図。
【図９】結晶質半導体層の作製工程を示す断面図。
【図１０】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１２】液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図１３】液晶表示装置の構造を示す斜視図。
【図１４】液晶表示装置の回路構成を説明するブロック図。
【図１５】ＴＦＴの断面図とＬＤＤ領域の構成を説明する図。
【図１６】ＦＰＣ接続部において配線/ＩＴＯ積層構造の作製工程を示す断面図。
【図１７】携帯型情報端末の一例を示す図。
【図１８】半導体装置の一例を示す図。
【図１９】投影型液晶表示装置の構成を示す図。
【図２０】逆スタガー型構造のＴＦＴにおける画素部の構成を示す断面図。
【図２１】本願発明におけるＩＴＯ/配線積層サンプル構造のＴＥＭ写真。
【図２２】アルミニウム膜とＩＴＯ膜を積層し、パターニング、エッチングしたときの光学顕微鏡写真。
【図２３】本願発明におけるＩＴＯ/配線積層を形成したときの光学顕微鏡写真。
【図２４】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２５】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２６】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２７】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２８】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２９】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図３０】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図３１】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図３２】本願発明における薄膜中のＥＤＸ測定結果。
【図３３】本願発明における薄膜中のＥＤＸ測定結果。
【図３４】本願発明における薄膜中のＥＤＸ測定結果。
【図３５】本願発明における薄膜中のＥＤＸ測定結果。
【図３６】本願発明における薄膜中のＥＤＸ測定結果。
【発明を実施するための形態】
【００３２】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【実施例１】
【００３３】
本発明の実施例を、図１〜図４を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００３４】
図１（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【００３５】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００３６】
このようにして作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００３７】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００３８】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atomic%以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００３９】
また、プラズマＣＶＤ法で非晶質シリコン膜の形成工程において、反応ガスにＳｉＨ4とアルゴン（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃として形成すると、非晶質シリコン膜の含有水素濃度を５atomic%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。
【００４０】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
【００４１】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図１（Ｃ）に示すように島状半導体層１０４〜１０８を形成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００４２】
このような島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atomic／cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法（或いはイオンシャワードーピング法）を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００４３】
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Ortho-silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００４４】
そして、図１（D）に示す様に、ゲート絶縁膜１０９上にゲート電極を形成するための第１の導電膜１１０と第２の導電膜１１１とを形成する。本実施例では、第１の導電膜１１０をＴａで５０〜１００nmの厚さに形成し、第２の導電膜をＷで１００〜３００nmの厚さに形成する。
【００４５】
Ｔａ膜はスパッタ法で形成し、ＴａのターゲットをＡｒでスパッタする。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０nm程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【００４６】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００４７】
次に図２（Ａ）に示すように、レジストによるマスク１１２〜１１７を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００４８】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層１１８〜１２３（第１の導電層１１８ａ〜１２３ａと第２の導電層１１８ｂ〜１２３ｂ）を形成する。１３０はゲート絶縁膜であり、第１の形状の導電層１１８〜１２３で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００４９】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１００keVとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層１１８〜１２３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１２４〜１２９が形成される。第１の不純物領域１２４〜１２９には１×１０20〜１×１０21atomic/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００５０】
次に図３（Ｃ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層１１１８〜１１２３（第１の導電層１１１８ａ〜１１２３ａと第２の導電層１１１８ｂ〜１１２３ｂ）を形成する。１１３０はゲート絶縁膜であり、第２の形状の導電層１１１８〜１１２３で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５１】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００５２】
そして、図３（Ｄ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、図６（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層１１１８〜１１２３を不純物元素に対するマスクとして用い、第２の導電層１１１８ａ〜１１２３ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第２の導電層１１１８ａ〜１１２３ａと重なる第３の不純物領域１３１〜１３６と、第１の不純物領域と第３の不純物領域との間の第２の不純物領域１１３１〜１１３６とを形成する。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19atoms/cm3の濃度となるようにし、第３の不純物領域で１×１０16〜１×１０18atoms/cm3の濃度となるようにする。このように、第２の不純物領域と、第３の不純物領域と、を併せてＬＤＤ領域と呼ぶ。これはボロンを不純物とするＰ型の場合も同様である。
【００５３】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域１４０、１４１を形成する。ここでは、ゲート電極１１１８a、１１２３aをマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０８は、第３のフォトマスク（ＰＭ３）を用いてレジストマスク１３７〜１３９を形成し全面を被覆しておく。ここで形成される不純物領域１４０、１４１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。そして、ゲート電極と重ならない高濃度ｐ型不純物領域１４０ａ、１４１ａのボロン（Ｂ）濃度は、３×１０20〜３×１０21atomic／cm3となるようにする。また、第一のゲート電極と重なる不純物領域１４０ｂ、１４１ｂは、ゲート絶縁膜と第一のゲート電極を介して不純物元素が添加されるので、実質的に低濃度ｐ型不純物領域として形成され、少なくとも１．５×１０19atomic／cm3以上の濃度とする。この高濃度ｐ型不純物領域１４０ａ、１４１ａおよび低濃度ｐ型不純物領域１４０ｂ、１４１ｂには、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域１４０ａ、１４１ａには１×１０20〜１×１０21atomic／cm3の濃度で、低濃度ｐ型不純物領域１４０ｂ、１４１ｂには１×１０16〜１×１０19atomic／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度をリン（Ｐ）濃度の１．５から３倍となるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題はな生じなかった。
【００５４】
その後、図４（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜１４２を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１４２は無機絶縁物材料から形成する。第１の層間絶縁膜１４２の膜厚は１００〜２００ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００５５】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい（図４（Ｂ））。
【００５６】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、島状半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic%程度付与すれば良かった。
【００５７】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる第２の層間絶縁膜１４３を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００５８】
このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減することができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１４２として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【００５９】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜１４３をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜１４２をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜１３０をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００６０】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し第５のフォトマスクでレジストマスクパターンを形成しエッチングによって、ソース配線とドレイン配線を形成する。ドレイン配線２５６を例としてこの構成を図６（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのＴｉ膜２５６ａ上に重ねてＡｌ膜２５６ｂを３００〜４００nmの厚さで形成し、さらにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層またはＴｉとＴｉＮを組み合わせ、３層以上の層を有する構造とする。その後、第５のフォトマスクによりレジストマスクパターンを形成し、エッチングによってソース配線とドレイン配線２５６を形成する。このとき、課題を解決する手段で記したように、酸素プラズマを用いた処理、熱酸化処理を行い、Ａｌ層の端部に酸化膜２５８を形成する。その後、透明導電膜を全面に形成し、第６のフォトマスクを用いたパターニング処理およびエッチング処理により画素電極２５７を形成する。画素電極２５７は、有機樹脂材料から成る第２の層間絶縁膜上に形成され、画素ＴＦＴ２０４のドレイン配線２５６と重なる部分を設け電気的な接続を形成している。
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。
【００６１】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ（Ａ）２００ａ、第１のｎチャネル型ＴＦＴ（Ａ）２０１ａ、第２のｐチャネル型ＴＦＴ（Ａ）２０２ａ、第２のｎチャネル型ＴＦＴ（Ａ）２０３ａ、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００６２】
駆動回路の第１のｐチャネル型ＴＦＴ（Ａ）２００ａには、島状半導体層１０４にチャネル形成領域２０６、ＬＤＤ領域２０７、高濃度ｐ型不純物領域から成るソース領域２０８、ドレイン領域２０９を有した構造となっている。第１のｎチャネル型ＴＦＴ（Ａ）２０１ａには、島状半導体層１０５にチャネル形成領域２１０、低濃度ｎ型不純物領域で形成されゲート電極１１９と重なるＬＤＤ領域２１１、高濃度ｎ型不純物領域で形成するソース領域２１２、ドレイン領域２１３を有している。チャネル長３〜７μｍに対して、ゲート電極１１９と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜１．５μｍ、好ましくは０．３〜０．８μｍとする。このＬovの長さはゲート電極１１９の厚さとテーパー部の角度θ１から制御する。
【００６３】
このＬＤＤ領域について図１５を用いて説明する。図１５（Ａ）に示すのは、図４（Ｃ）の段階のＴＦＴの一部であり、ＢはＴＦＴの部分拡大図である。第一の不純物領域１９０１は第二の形状の第二のゲート電極１９０２のテーパー部に形成され、第二の不純物領域１９０３は、第二の形状の第一のゲート電極１９０４のテーパー部の下に形成される。このとき、ＬＤＤ領域におけるリン（Ｐ）の濃度分布は１９０５の曲線で示されるようにチャネル形成領域１９０６から遠ざかるにつれて増加する。この増加の割合は、イオンドープにおける加速電圧やドーズ量などの条件、第二のゲート電極のテーパー部の角度θ１及び長さ１９０７、及び第一のゲート電極のテーパー部の角度θ２及び長さ１９０８によって異なってくる。このように、ゲート電極の端部をテーパー形状として、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体層中に、徐々に前記不純物元素の濃度が変化するような不純物領域を形成することができる。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。この形成方法は、ｐチャネル型ＴＦＴにおいても同様である。
【００６４】
図４（Ｃ）では、駆動回路のｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造とし、画素ＴＦＴをダブルゲート構造としたが、これらのＴＦＴはいずれもシングルゲート構造としても良いし、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。
【００６５】
図７は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図４（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート電極１２２は図示されていないゲート絶縁膜を介してその下の島状半導体層１０８と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねている。図示はしていないが、島状半導体層には、図４（Ｃ）で説明したソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２３０はソース配線１４８とソース領域２２５とのコンタクト部、２３１はドレイン配線１５３とドレイン領域２２７とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２７から延在する半導体層２２８、２２９とゲート絶縁膜を介して容量配線１２３が重なる領域で形成されている。この構成において半導体層２２８には、価電子制御を目的とした不純物元素は添加されていない。
【００６６】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を、耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。
【００６７】
さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。
【００６８】
アクティブマトリクス型の液晶表示装置の場合、第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１のｎチャネル型ＴＦＴ（Ａ）２０１ａは高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図４（Ｃ）ではこれらの回路をロジック回路部として表している。第１のｎチャネル型ＴＦＴ（Ａ）２０１ａのＬＤＤ領域２１１はホットキャリア対策を重視した構造となっている。さらに、耐圧を高め動作を安定化させるために、図５（Ａ）で示すようにこのロジック回路部のＴＦＴを第１のｐチャネル型ＴＦＴ（Ｂ）２００ｂと第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂで形成しても良い。このＴＦＴは、一対のソース・ドレイン間に２つのゲート電極を設けたダブルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。
第１のｐチャネル型ＴＦＴ（Ｂ）２００ｂには、島状半導体層にチャネル形成領域２３６ａ、２３６ｂ、低濃度ｐ型不純物領域から成りゲート電極１１８と重なるＬＤＤ領域２３７ａ、２３７ｂ、高濃度ｐ型不純物領域から成るソース領域２３８とドレイン領域２３９、２４０を有した構造となっている。第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂには、島状半導体層にチャネル形成領域２４１ａ、２４１ｂ、低濃度ｎ型不純物領域で形成されゲート電極１１９と重なるＬＤＤ領域２４２ａ、２４２ｂ、高濃度ｎ型不純物領域で形成するソース領域２４３とドレイン領域２４４、２４５を有している。チャネル長はいずれも３〜７μｍとして、ゲート電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜１．５μｍ、好ましくは０．３〜０．８μｍとする。
【００６９】
また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第２のｐチャネル型ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ（Ａ）２０３ａを適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図５（Ｂ）で示すようにこの回路のＴＦＴを第２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂと第２のｎチャネル型ＴＦＴ（Ｂ）２０３ｂで形成しても良い。この第２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂは、一対のソース・ドレイン間に３つのゲート電極を設けたトリプルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂには、島状半導体層にチャネル形成領域２４６ａ、２４６ｂ、２４６ｃ、低濃度ｐ型不純物領域から成りゲート電極１２０と重なるＬＤＤ領域２４７ａ、２４７ｂ、２４７ｃ、高濃度ｐ型不純物領域から成るソース領域２４９とドレイン領域２５０〜２５２を有した構造となっている。第２のｎチャネル型ＴＦＴ（Ｂ）２０３ｂには、島状半導体層にチャネル形成領域２５３ａ、２５３ｂ、低濃度ｎ型不純物領域で形成されゲート電極１２１と重なるＬＤＤ領域２５４ａ、２５４ｂ、高濃度ｎ型不純物領域で形成するソース領域２５５とドレイン領域２５６、２５７を有している。
【００７０】
このように、ＴＦＴのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで透過型の液晶表示装置を作製することができる。
【実施例２】
【００７１】
本発明におけるアクティブマトリクス基板の作製方法は、トップゲート型ＴＦＴのみに限定されるものでなく、逆スタガー構造のＴＦＴに適用しても良い。図２０は公知の技術を用いて逆スタガー構造のＴＦＴを形成し、本発明の配線とＩＴＯを形成したものである。２９１の点線部分に示された配線とＩＴＯの接触部分を、図６（Ｂ）の様に本発明を適用することにより、電蝕を防ぐことができる。
【実施例３】
【００７２】
本実施例では、実施例１〜実施例２で示したアクティブマトリクス基板のＴＦＴの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはＲＴＡ法などで結晶化させて形成するが、その他に特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図８を用いて説明する。
【００７３】
図８（Ａ）で示すように、実施例１と同様にして、ガラス基板１１０１上に下地膜１１０２ａ、１１０２ｂ、非晶質構造を有する半導体層１１０３を２５〜８０nmの厚さで形成する。非晶質半導体層は非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などが適用できる。これらの非晶質半導体層は水素を０．１〜４０atomic%程度含有するようにして形成すると良い。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００７４】
そして、図８（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atomic%以下にする。
非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層１１０５を得ることができる（図８（Ｃ））。しかし、この熱アニールによって作製された結晶質半導体層１１０５は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。そのため、熱アニールの後に実施例１で説明したレーザーアニール法で結晶質半導体層１１０５を処理してその結晶性を高めることは有効な手段として適用できる。
【００７５】
図９は同様に触媒元素を用いる結晶化法の実施例であり、触媒元素を含有する層をスパッタ法により形成するものである。まず、実施例１と同様にして、ガラス基板１２０１上に下地膜１２０２ａ、１２０２ｂ、非晶質構造を有する半導体層１２０３を２５〜８０nmの厚さで形成する。そして、非晶質構造を有する半導体層１２０３の表面に０．５〜５nm程度の酸化膜（図示せず）を形成する。このような厚さの酸化膜は、プラズマＣＶＤ法やスパッタ法などで積極的に該当する被膜を形成しても良いが、１００〜３００℃に基板を加熱してプラズマ化した酸素雰囲気中に非晶質構造を有する半導体層１２０３の表面を晒しても良いし、過酸化水素水（Ｈ2Ｏ2）を含む溶液に非晶質構造を有する半導体層１２０３の表面を晒して形成しても良い。或いは、酸素を含む雰囲気中で紫外線光を照射してオゾンを発生させ、そのオゾン雰囲気中に非晶質構造を有する半導体層１２０３を晒すことによっても形成できる。
【００７６】
このようにして表面に薄い酸化膜を有する非晶質構造を有する半導体層１２０３上に前記触媒元素を含有する層１２０４をスパッタ法で形成する。この層の厚さに限定はないが、１０〜１００nm程度の厚さに形成すれば良い。例えば、Ｎｉをターゲットとして、Ｎｉ膜を形成することは有効な方法である。スパッタ法では、電界で加速された前記触媒元素から成る高エネルギー粒子の一部が基板側にも飛来し、非晶質構造を有する半導体層１２０３の表面近傍、または該半導体層表面に形成した酸化膜中に打ち込まれる。その割合はプラズマ生成条件や基板のバイアス状態によって異なるものであるが、好適には非晶質構造を有する半導体層１２０３の表面近傍や該酸化膜中に打ち込まれる触媒元素の量を１×１０11〜１×１０14atom/cm2程度となるようにすると良い。
【００７７】
その後、触媒元素を含有する層１２０４を選択的に除去する。例えば、この層がＮｉ膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、フッ酸を含む水溶液で処理すればＮｉ膜と非晶質構造を有する半導体層１２０３上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質構造を有する半導体層１２０３の表面近傍の触媒元素の量を１×１０11〜１×１０14atom/cm2程度となるようにしておく。そして、図９（Ｂ）で示すように、図８（Ｂ）と同様にして熱アニールによる結晶化の工程を行い、結晶質半導体層１２０５を得ることができる（図８（Ｃ））。
【００７８】
図８または図９で作製された結晶質半導体層１１０５、１２０５から島状半導体層１０４〜１０８を作製すれば、実施例１と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量（１×１０17〜１×１０19atomic／cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【００７９】
この目的におけるリン（Ｐ）によるゲッタリング処理は、図４（Ｂ）で説明した活性化工程で同時に行うことができる。この様子を図１０で説明する。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる（図１０で示す矢印の方向）。その結果その不純物領域には１×１０17〜１×１０19atomic／cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【実施例４】
【００８０】
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１１（Ａ）に示すように、図４（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。
【００８１】
スペーサの配置は任意に決定すれば良いが、好ましくは、図１１（Ａ）で示すように、画素部においてはドレイン配線１５３（画素電極）のコンタクト部２３１と重ねてその部分を覆うように柱状スペーサ４０６を形成すると良い。コンタクト部２３１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３１にスペーサ用の樹脂を充填する形で柱状スペーサ４０６を形成することでディスクリネーションなどを防止することができる。また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０５ｅを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図１１で示すようにソース配線およびドレイン配線を覆うようにして設けても良い。
【００８２】
その後、配向膜４０７を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ４０６の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上に形成したスペーサ４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する効果を得ることができる。また図では説明しないが、配向膜４０７を先に形成してから、スペーサ４０６、４０５ａ〜４０５ｅを形成した構成としても良い。
【００８３】
対向側の対向基板４０１には、遮光膜４０２、透明導電膜４０３および配向膜４０４を形成する。遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４０８で貼り合わせる。シール剤４０８にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ４０６、４０５ａ〜４０５ｅによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４０９を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１１（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【００８４】
図１２はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。実施例１で述べたガラス基板１０１上に画素部６０４の周辺に駆動回路として走査信号駆動回路６０５と画像信号駆動回路６０６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路６０７も付加されていても良い。そして、これらの駆動回路は接続配線６０３によって外部入出力端子６０２と接続されている。画素部６０４では走査信号駆動回路６０５から延在するゲート配線群６０８と画像信号駆動回路６０６から延在するソース配線群６０９がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【００８５】
図１１において画素部において設けた柱状スペーサ４０６は、すべての画素に対して設けても良いが、図１２で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすることが可能である。また、駆動回路部に設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うように設けても良いし各ＴＦＴのソースおよびドレイン配線の位置にあわせて設けても良い。図１２では駆動回路部に設けるスペーサの配置を６１０〜６１２で示す。そして、図１２で示すシール剤６１９は、基板１０１上の画素部６０４および走査信号駆動回路６０５、画像信号駆動回路６０６、その他の信号処理回路６０７の外側であって、外部入出力端子６０２よりも内側に形成する。
【００８６】
このようなアクティブマトリクス型液晶表示装置の構成を図１３の斜視図を用いて説明する。図１３においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部６０４と、走査信号駆動回路６０５と、画像信号駆動回路６０６とその他の信号処理回路６０７とで構成される。画素部６０４には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路６０５と画像信号駆動回路６０６からは、それぞれゲート配線１２２とソース配線１４８が画素部６０４に延在し、画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）６１３が外部入力端子６０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ６１３は補強樹脂６１４によって強固に接着されている。そして接続配線６０３でそれぞれの駆動回路に接続している。また、対向基板４０１には図示していない、遮光膜や透明電極が設けられている。
【００８７】
このような構成の液晶表示装置は、実施例１で示したアクティブマトリクス基板を用いて形成することができる。実施例１で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【実施例５】
【００８８】
図１４は実施例１〜２で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路６０６、走査信号駆動回路（Ａ）（Ｂ）６０５、画素部６０４を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路６０６、走査信号駆動回路６０５を含めた総称である。
【００８９】
画像信号駆動回路６０６は、シフトレジスタ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ回路５０３ａ、サンプリング回路５０４を備えている。また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフトレジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バッファ回路５０３ｂを備えている。
【００９０】
シフトレジスタ回路５０１ａ、５０１ｂは駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、この回路を形成するＣＭＯＳ回路のＴＦＴは、図４（Ｃ）の第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１のｎチャネル型ＴＦＴ（Ａ）２０１ａで形成する。或いは、図５（Ａ）で示す第１のｐチャネル型ＴＦＴ（Ｂ）２００ｂと第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂで形成しても良い。また、レベルシフタ回路５０２ａ、５０２ｂやバッファ回路５０３ａ、５０３ｂは駆動電圧が１４〜１６Ｖと高くなるので図５（Ａ）で示すようなマルチゲートのＴＦＴ構造とすることが望ましい。マルチゲート構造でＴＦＴを形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。
【００９１】
サンプリング回路５０４はアナログスイッチから成り、駆動電圧が１４〜１６Ｖであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図４（Ｃ）で示す第２のｐチャネル型ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ（Ａ）２０３ａで形成することが望ましい。或いは、オフ電流値を効果的に低減させるために図５（Ｂ）で示す第２のｐチャネル型ＴＦＴ（Ｂ）２００ｂと第２のｎチャネル型ＴＦＴ（Ｂ）２０１ｂで形成しても良い。
【００９２】
また、画素部は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図４（Ｃ）で示す画素ＴＦＴ２０４のようにマルチゲート構造を基本とする。
【００９３】
尚、本実例の構成は、実施例１〜２に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例１〜２の工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。
【実施例６】
【００９４】
本発明は、電蝕の起きない、導電性金属配線とＩＴＯ膜の積層構造を決めるものであり、これは導電性金属配線の機械的強度を高める手段として応用できる。
本実施例では、ガラス基板上の、フレキシブルプリント回路基板を接続する端子部分である導電性金属配線を、ＩＴＯ膜を上に形成することで、機械的強度を高めている。ＩＴＯを用いる理由は、前記ガラス基板に、液晶表示装置やＥＬ型表示装置を作製される場合、導電性金属配線形成後に成膜されるため、工程が増えることがないからである。この工程を図１６を用いて説明する。
【００９５】
図１６（Ａ），（Ｂ）は層間絶縁膜２７０１、２７０２、２７０３形成工程を説明している。層間絶縁膜は絶縁性、密着性を持たせる目的で形成するが、ガラス上でこれが達成されれば無くても差し支えない。（Ｃ）では、導電性金属配線２７０４を形成している。導電性金属配線は、実施例１同様、３層以上の構造になる様形成する。また、Ａｌ酸化層２７０５が十分形成されない場合、酸素プラズマ、熱酸化を用いてもよい。（Ｄ）では、導電性金属配線の上にＩＴＯ膜２７０６を形成している。この例では、導電性金属配線が形成されていない部分にもＩＴＯ膜を残している。（Ｅ）では、端子になる部分以外にスペーサ２７０７を形成している。この状態より、公知の技術でフレキシブルプリント回路基板を貼合わせることができる。
【実施例７】
【００９６】
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにＥＬ型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。
【００９７】
図１７（Ａ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５やその他の信号制御回路に適用することができる。
【００９８】
このような携帯型情報端末は、屋内はもとより屋外で使用されることも多い。
長時間の使用を可能とするためにはバックライト使用せず、外光を利用する反射型の液晶表示装置が低消費電力型として適しているが、周囲が暗い場合にはバックライトを設けた透過型の液晶表示装置が適している。このような背景から反射型と透過型の両方の特徴を兼ね備えたハイブリット型の液晶表示装置が開発されているが、本発明はこのようなハイブリット型の液晶表示装置にも適用できる。表示装置２２０５はタッチパネル３００２、液晶表示装置３００３、ＬＥＤバックライト３００４により構成されている。タッチパネル３００２は携帯型情報端末の操作を簡便にするために設けている。タッチパネル３００２の構成は、一端にＬＥＤなどの発光素子３１００を、他の一端にフォトダイオードなどの受光素子３２００が設けられ、その両者の間に光路が形成されている。このタッチパネル３００２を押して光路を遮ると受光素子３２００の出力が変化するので、この原理を用いて発光素子と受光素子を液晶表示装置上でマトリクス状に配置させることにより、入力媒体として機能させることができる。
【００９９】
図１７（Ｂ）はハイブリット型の液晶表示装置の画素部の構成であり、画素ＴＦＴ２０４および保持容量２０５上の第２の層間絶縁膜上にドレイン配線２６３と画素電極２６２が設けられている。このような構成は、実施例１を適用すれば形成することができる。このときドレイン配線は実施例1で示したような積層構造を成し、画素電極を兼ねる構成としている。画素電極２６２は実施例１で説明した透明導電膜材料を用いて形成する。液晶表示装置３００３をこのようなアクティブマトリクス基板から作製することで携帯型情報端末に好適に用いることができる。
【０１００】
図１８（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
【０１０１】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２やその他の信号制御回路に適用することができる。
【０１０２】
図１８（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲームやインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【０１０３】
図１８（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【０１０４】
図１９（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１０５】
なお、図１９（Ｃ）に、図１９（Ａ）および図１９（Ｂ）における光源光学系および表示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。図１９（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図１９（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。また、図１９（Ｄ）は図１９（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。尚、図１９（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１０６】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜４の技術を用いて実現することができる。
【技術分野】
【０００１】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）
で構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、画素部とその周辺に設けられる駆動回路を同一の基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置に代表される電気光学装置において、スイッチング素子や能動回路を、ＴＦＴを用いて構成する技術が開発されている。ＴＦＴはガラスなどの基板上に気相成長法などにより半導体膜を形成し、その半導体膜を活性層として形成する。半導体膜にはシリコンまたはシリコン・ゲルマニウムなどシリコンを主成分とする材料が好適に用いられている。このような半導体膜はその作製法により、シリコン膜や多結晶シリコンに代表される結晶質シリコン膜などに分類することができた。
【０００３】
非晶質半導体（代表的には非晶質シリコン）膜を活性層としたＴＦＴは、非晶質構造などに起因する電子物性的要因から、数cm2/Vsec以上の電界効果移動度を得ることは不可能であった。そのために、アクティブマトリクス型の液晶表示装置においては、画素部において液晶を駆動するためのスイッチング素子（画素ＴＦＴ）として使用することはできても、画像表示を行うための駆動回路を形成することは不可能であった。従って、駆動回路はＴＡＢ（Tape Automated Bonding）方式やＣＯＧ（Chip on Glass）方式を使ってドライバＩＣなどを実装する技術が用いられていた。
【０００４】
一方、結晶構造を含む半導体（以下、結晶質半導体と記す）膜（代表的には、結晶質シリコン或いは多結晶シリコン）を活性層としたＴＦＴでは、高い電界効果移動度が得られることから各種の機能回路を同一のガラス基板上に形成することが可能となり、画素ＴＦＴの他に駆動回路においてシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などを実現することができた。
このような回路は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとから成るＣＭＯＳ回路を基本として形成されていた。このような駆動回路の実装技術が根拠となり、液晶表示装置において軽量化および薄型化を推進するためには、画素部の他に駆動回路を同一基板上に一体形成できる結晶質半導体層を活性層とするＴＦＴが適していることが明らかとなってきた。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＴＦＴの特性から比較すると結晶質半導体層を活性層に適用した方が優れているが、画素ＴＦＴの他に各種回路に対応したＴＦＴを作製するためには、その製造工程が複雑なものとなり工程数が増加してしまう問題があった。工程数の増加は製造コストの増加要因になるばかりか、製造歩留まりを低下させる原因となることは明らかである。
【０００６】
製造コストの低減および歩留まりを実現するためには、工程数を削減することが一つの手段として適用できる。ここでは具体的に、ＴＦＴの製造に要するフォトマスクの枚数の削減をとりあげる。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするレジストパターンを基板上に形成するために用いる。従って、フォトマスクを１枚使用することは、その前後の工程において、被膜の成膜およびエッチングなどの工程の他に、レジスト剥離、洗浄や乾燥工程などが付加され、フォトリソグラフィーの工程においても、レジスト塗布、プレベーク、露光、現像、ポストベークなどの煩雑な工程が行われることを意味する。
【０００７】
図６（Ａ）に従来のＴＦＴ構造の全体図を示す。このＴＦＴ構造は、透明電極を用いたアクティブマトリクス基板に用いられている。このアクティブマトリクス基板を用いれば、透過型の液晶表示装置を作製することができる。このＴＦＴ構造において、配線と、透明電極の接触に注目する。ここでは、透明電極は配線の上より折り重なるように接触している。これをダイレクトコンタクト構造と以後呼ぶことにする。ダイレクトコンタクト構造の利点は、配線の上に形成した層間膜に開口部を設け、透明電極を積層し、配線の表面とコンタクトをとった場合と比較し、アクリルを積層し、開口部を設ける工程を省略できることにある。ところが、この配線材料及び、透明電極材料によっては、電蝕といわれる現象がおきる場合がある。電蝕は、複数種の異なる素材の電極を電解液に浸したとき、イオン化傾向の違いで、浸した電極が電解液に溶け出すことをいう。アルミニウム（Ａｌ）膜と透明電極膜を積層し、パターニング、エッチングする工程中現像液に浸されるが、このときの光学顕微鏡写真を図２２に示す。図２２の右半分に四角い画素が見えるが、ここで白い部分が電蝕である。これは微細加工した際、形状の変化による導通不良の原因となる。
【０００８】
本願発明はこの問題点を解決するための技術であり、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴの構造及び材料を適切なものとすることにより、歩留まりの向上を実現することを目的としている。
【課題を解決するための手段】
【０００９】
本願発明は、前記電蝕の発生を防止するための、配線材料の構造を決め、またその作製方法を検討したものである。すなわち前記構造において、配線材料については耐熱性金属からなる薄膜層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする薄膜（以下、Ａｌとも書く）と、その上に形成された耐熱性金属からなる薄膜層と、から成り、また透明電極材料に金属酸化物を使用することを一つの特徴とする。前記耐熱性金属は、ＴｉやＴｉＮ、Ｃｒ、Ｍｏ、Ｗ、ＴｉＷが知られている。前記金属酸化物はＩＴＯが主として知られており、他ＧＺＯ，ＡＺＯ，あるいはインジウム酸化物中に適当な不純物が固溶したものがあり、これらも用いることができるが、以下これらの金属酸化物を代表してＩＴＯと書く。
【００１０】
より適当な条件としては、配線材料については５０〜１５０nmの厚さのＴｉ膜を形成し、その上に重ねて窒化チタン（ＴｉＮ）膜を５０〜１５０nmの厚さで形成し、その上に重ねてＡｌ膜を３００〜４００nmの厚さで形成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して積層構造とし、また透明電極材料にＩＴＯを用いることが望ましい。ここで使用するＴｉ及びＴｉＮ膜厚は、バリアメタルの実用における経験より決め、Ａｌは平坦性と抵抗値の兼ね合いより決めている。
【００１１】
前記の一例として作製された配線積層構造（以下、配線とも書く）と透明電極材料の境界部分を図６（Ｂ）に示す。配線は下の層より、Ｔｉ膜、窒化チタン（ＴｉＮ）膜、Ａｌ膜、Ｔｉ膜の順に形成され、透明電極材料にはＩＴＯ膜が形成されている。ただし、Ａｌは、Ｓｉが２％固溶したターゲットでスパッタ成膜をしており、膜中にもＳｉを含んでいる。この構造が形成された基板の光学顕微鏡写真を図２３に示す。図２３はパターンが明瞭であり、電蝕が起きていない。この構造で、コンタクトサイズが半径１０μｍで、このコンタクトを１００個連ねてチェーン状にした回路を製作したとき、前記回路の両端の電気抵抗は、４．８８〜９．００×104Ωであった。Ａｌの膜厚を変えることで抵抗値の改善が期待できるが、この値で実用として十分と考えられる。すなわち外観、電気特性ともに良好であることが示される。
【００１２】
この電蝕の起こらない理由を見出すため、前記構造のＴＥＭ観察を行った。これを図２１に示す。但しＴＥＭの手法上、図２１ではＩＴＯ膜の上より樹脂が形成されている。
図２１中の２１１、２１２、２１３、２１４はＡｌ＼ＩＴＯ接触部分、２１５はＴｉ＼ＩＴＯ接触部分、２１６はＴｉ＼ＴｉＮ界面付近、２１７はＴｉＮ＼ＩＴＯ接触部分、２１８はＴｉ＼ＩＴＯ接触部分である。２１０１はＡｌ膜中、２１０２はＩＴＯ膜中、２１０３は最上層Ｔｉ膜中、２１０４はＴｉＮ膜中、２１０５は最下層Ｔｉ膜中に位置する。
Ａｌ＼ＩＴＯの界面に関して、図２１中の２１１〜２１８におけるＥＤＸ測定結果を、それぞれ図２４〜図３２に示す。Ａはスペクトル全体図、ＢはＡの一部拡大図である。また、２１０１〜２１０５のＥＤＸ測定結果を、それぞれ図３１〜図３６に示す。Ａはスペクトル全体図、ＢはＡの一部拡大図である。
【００１３】
ＴＥＭ写真でＡｌ＼ＩＴＯの界面に白濁のようなものが見られ、変質層が出来ていることがわかる。図２４〜図２８では、明らかにＯのピークが現れており、変質層が酸化膜であることを示している。また、前記Ａｌ＼ＩＴＯの界面にはＣｌが検出されている。これは配線形成のためドライエッチングにＣｌプラズマを使用し、これが膜中に残ったものと考えられる。
【００１４】
図２４〜図２７中に示した各ポイントにおけるＥＤＸ測定結果を原子濃度比で表した結果を表１に示す。
【００１５】
【表１】
【００１６】
表１において、２１１〜４（Ａｌ＼ＩＴＯ境界）での酸素濃度に注目すると、２１０１（Ａｌ層）における濃度より高いことが分かる。測定スポットが小さいため、濃度に偏りが見られるが、２１１、２１３より、酸素濃度が２５％以上の部分があると判断できる。２１０２（ＩＴＯ層）では、Ｉｎ濃度が５０％、酸素濃度が４０％程度ある。すなわち約５：４で固溶しているとみなされる。
【００１７】
これに対し２１１〜２１４でも、Ａｌ＼ＩＴＯ境界に凹凸があるためＩＴＯの情報を拾い、Ｉｎの濃度が出ているが、Ｉｎ濃度は２％以下であり、前記酸素濃度はＩＴＯの情報のみからは得られない大きさであることが分かる。酸化層ができる理由としては、Ａｌの耐酸化性が低いことの他に、ＩＴＯスパッタ成膜時に酸素を流すことから、酸素プラズマと反応しやすいことが考えられる。また、配線エッチング後に、レジスト除去等の目的でＯ2アッシング、すなわち酸素プラズマを用いた処理を行えば、やはり酸化層を形成することが予想される。
【００１８】
一方、ＴＥＭの写真から、Ｔｉ＼ＩＴＯ界面には、Ａｌ＼ＩＴＯ界面ほど明確な酸化層はできていない。図２９のＴｉ＼ＩＴＯ接触部分、図３０のＴｉ＼ＴｉＮ界面付近、図３１のＴｉＮ＼ＩＴＯの接触部分はＯのピークが現れているが、同時にＩｎのピークもかなり強く現れるため、このＯはＩＴＯからのものといえる。
【００１９】
以上より、Ａｌ断面とＩＴＯの界面に酸化層が形成されるが、ＴｉあるいはＴｉＮとＩＴＯの界面には酸化層が形成されにくいため、接触抵抗が低いと考えられる。
前記配線＼ＩＴＯ構造における利点として、Ａｌ＼ＩＴＯ界面の面積の小ささに起因した、電触の起きにくさが挙げられる。表１の２１４によると、Ｉｎの濃度は１．６atomic%と、２１１同様Ａｌ＼ＩＴＯ界面を測定出来ていることがわかるが、酸素濃度は２１１に比べ低い。
【００２０】
酸素濃度の高い部分はアルミナであり、Ａｌより価電子の移動はしにくく、電蝕は起きにくいと考えられる。ところが、Ａｌ＼ＩＴＯ界面の面積が広がるにつれ、酸素濃度の小さいＡｌ＼ＩＴＯ界面の広い個所ができやすくなり、そこから電蝕が発生すると考えられる。それゆえ前記ＡｌとＩＴＯを積層した基板は、Ａｌ＼ＩＴＯ界面があまりに広いため、電触が起きたと考えられる。
【００２１】
電蝕を防止する目的で、Ａｌ＼ＩＴＯ境界の酸化層が充分形成できない場合、配線エッチング後に酸素プラズマを用いた処理を行い、Ａｌ端部を酸化しＩＴＯ形成することで酸化層をつくることが出来る。
【００２２】
また、配線をプラズマでエッチングする際、エッチングガスにＣｌを使用する場合があるが、エッチング終了後にＡｌ端部にＣｌが吸着しているとＡｌの腐食が進むためＣＦ4プラズマで処理することがある。このとき、Ａｌ端部を酸化させる目的で、Ｏ2を添加させる手段も効果がある。
【００２３】
また、ＩＴＯ形成時、成膜チャンバーにＯ2を流す反応性スパッタ成膜を行う方法が有効である。普通、スパッタ成膜を行う前には、ターゲットと基板の間にシャッターを設けプラズマを発生させる、プレスパッタを行う事が多い。このプレスパッタ時間を長めにする、あるいはプレスパッタの段階のみＯ2流量を大きくすることでＡｌ端部に酸化膜を酸化する方法もある。
【００２４】
あるいは、配線にヒロックが出ない温度領域において、酸素が含まれる雰囲気で、Ａｌに熱酸化膜を形成する方法も考えられる。前記ＴＥＭ写真の構造において、大気中では、４００℃において４ｈｒｓ加熱しても、ヒロックは出ないことが確認されている。このような手段で前記配線＼ＩＴＯ構造を形成すれば、配線にＡｌを使用し抵抗を下げつつ、Ａｌ＼ＩＴＯ界面の小面積の絶縁層で電蝕を防止し、Ｔｉ（ＴｉＮ）＼ＩＴＯで電気的接触を取ることができる。
【００２５】
このような手段を用い、本発明の構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺に駆動回路を同一の基板上に設けた半導体装置において、前記画素部に設けた画素電極は光透過性を有し、層間絶縁膜上に形成され、少なくとも、前記画素ＴＦＴのゲート電極の上方に設けた層間絶縁膜に設けられた開孔を介して形成された、前記画素ＴＦＴに接続する導電性金属配線と接続し、前記導電性金属配線は、耐熱性金属からなる薄膜層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする薄膜と、その上に形成された耐熱性金属からなる薄膜層と、から成り、また透明電極材料に金属酸化物を用い、前記アルミニウムもしくはアルミニウムを主成分とする膜と、前記金属酸化物との境界に、アルミニウム濃度が７０atomic%以下であり、酸素濃度が２５atomic%以上である領域が形成されていることを特徴としている。
【００２６】
また、他の発明の構成は、一対の基板間に液晶を挟持した半導体装置であって、画素部に設けた画素ＴＦＴと、該画素部の周辺に駆動回路とを有する一方の基板において、前記画素部に設けた画素電極は光透過性を有し、層間絶縁膜上に形成され、少なくとも、前記画素ＴＦＴのゲート電極の上方に設けた層間絶縁膜に設けられた開孔を介して形成された、前記画素ＴＦＴに接続する導電性金属配線と接続していて、前記導電性金属配線は、耐熱性金属からなる薄膜層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする薄膜と、その上に形成された耐熱性金属からなる薄膜層と、から成り、また透明電極材料に金属酸化物を用い、前記アルミニウムもしくはアルミニウムを主成分とする膜と、前記金属酸化物との境界に、アルミニウム濃度が７０atomic%以下であり、酸素濃度が２５atomic%以上である領域が形成されており、透明導電膜が形成された他方の基板と、前記第２の層間絶縁膜とに設けられた開孔に重ねて形成された少なくとも一つの柱状スペーサを介して貼合わされていることを特徴としている。
【００２７】
本発明の半導体装置の作製方法に関する構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺に駆動回路を同一の基板上に設けた半導体装置において、前記駆動回路のＴＦＴと前記画素ＴＦＴとの上方に、層間絶縁膜を形成する第１の工程と、前記画素ＴＦＴに接続する導電性金属配線を形成する第２の工程と、前記導電性金属配線と接続する、光透過性を有する画素電極を、前記層間絶縁膜上に形成する第３の工程を有し、第２と第３の工程の間には、配線エッチング後に酸素プラズマを用いた処理を行い、あるいは配線をプラズマでエッチングする際、終了処理としてＯ2を添加する、あるいは金属酸化物から成る透明導電膜形成時、成膜チャンバー内において基板を酸素プラズマ雰囲気に曝す、あるいはスパッタ成膜による前記金属酸化物から成る透明導電膜形成時、プレスパッタの段階のみＯ2流量を大きくし基板を酸素プラズマ雰囲気に曝す、あるいは配線にヒロックが出ない温度領域において、酸素雰囲気で、Ａｌに熱酸化膜を形成する方法を用いてＡｌ端部を酸化することを特徴としている。
【００２８】
また、他の発明の構成は、一対の基板間に液晶を挟持した半導体装置の作製方法において、画素部に設けた画素ＴＦＴと、該画素部の周辺に設けた駆動回路とを一方の基板は、前記駆動回路のＴＦＴと前記画素ＴＦＴとの上方に、層間絶縁膜を形成する第１の工程と、前記層間絶縁膜とに設けられた開孔を介して前記画素ＴＦＴに接続する導電性金属配線を形成する第２の工程と、前記層間絶縁膜上に該金属配線に接続する透明導電膜から成る画素電極を形成する第３の工程と、他方の基板は少なくとも透明導電膜を形成する第４の工程と、前記開孔に重ねて形成された少なくとも一つの柱状スペーサを介して、前記一方の基板と前記他方の基板を貼合わせる第５の工程とを有し、第２と第３の工程の間には、配線エッチング後に酸素プラズマを用いた処理を行い、あるいは配線をプラズマでエッチングする際、終了処理としてＯ2を添加する、あるいは金属酸化物からなる透明導電膜形成時、成膜チャンバー内において基板を酸素プラズマ雰囲気に曝す、あるいはスパッタ成膜による前記金属酸化物からなる透明導電膜形成時、プレスパッタの段階のみＯ2流量を大きくし基板を酸素プラズマ雰囲気に曝す、あるいは配線にヒロックが出ない温度領域において、酸素雰囲気で、Ａｌに熱酸化膜を形成する方法を用いてＡｌ端部を酸化することを特徴としている。
【発明の効果】
【００２９】
本発明を用いることで、透明導電膜を用いた半導体装置の製造において、その歩留まりを向上させ、工程を削減することができる。
【００３０】
本発明の半導体装置の作製方法に従えば、駆動回路部のｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴおよび画素ＴＦＴをゲート電極と重なるＬＤＤ構造としたアクティブマトリクス基板を５枚のフォトマスクで製造することができる。このようなアクティブマトリクス基板から透過型の液晶表示装置を６枚のフォトマスクで製造することができる。
【図面の簡単な説明】
【００３１】
【図１】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図２】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図３】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図５】駆動回路のＴＦＴの構成を示す断面図。
【図６】画素ＴＦＴの構成を示す断面図。
【図７】画素部の画素を示す上面図。
【図８】結晶質半導体層の作製工程を示す断面図。
【図９】結晶質半導体層の作製工程を示す断面図。
【図１０】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１２】液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図１３】液晶表示装置の構造を示す斜視図。
【図１４】液晶表示装置の回路構成を説明するブロック図。
【図１５】ＴＦＴの断面図とＬＤＤ領域の構成を説明する図。
【図１６】ＦＰＣ接続部において配線/ＩＴＯ積層構造の作製工程を示す断面図。
【図１７】携帯型情報端末の一例を示す図。
【図１８】半導体装置の一例を示す図。
【図１９】投影型液晶表示装置の構成を示す図。
【図２０】逆スタガー型構造のＴＦＴにおける画素部の構成を示す断面図。
【図２１】本願発明におけるＩＴＯ/配線積層サンプル構造のＴＥＭ写真。
【図２２】アルミニウム膜とＩＴＯ膜を積層し、パターニング、エッチングしたときの光学顕微鏡写真。
【図２３】本願発明におけるＩＴＯ/配線積層を形成したときの光学顕微鏡写真。
【図２４】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２５】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２６】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２７】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２８】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図２９】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図３０】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図３１】本願発明における薄膜境界及び界面でのＥＤＸ測定結果。
【図３２】本願発明における薄膜中のＥＤＸ測定結果。
【図３３】本願発明における薄膜中のＥＤＸ測定結果。
【図３４】本願発明における薄膜中のＥＤＸ測定結果。
【図３５】本願発明における薄膜中のＥＤＸ測定結果。
【図３６】本願発明における薄膜中のＥＤＸ測定結果。
【発明を実施するための形態】
【００３２】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【実施例１】
【００３３】
本発明の実施例を、図１〜図４を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００３４】
図１（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【００３５】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００３６】
このようにして作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００３７】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００３８】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atomic%以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００３９】
また、プラズマＣＶＤ法で非晶質シリコン膜の形成工程において、反応ガスにＳｉＨ4とアルゴン（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃として形成すると、非晶質シリコン膜の含有水素濃度を５atomic%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。
【００４０】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
【００４１】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図１（Ｃ）に示すように島状半導体層１０４〜１０８を形成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００４２】
このような島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atomic／cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法（或いはイオンシャワードーピング法）を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００４３】
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Ortho-silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００４４】
そして、図１（D）に示す様に、ゲート絶縁膜１０９上にゲート電極を形成するための第１の導電膜１１０と第２の導電膜１１１とを形成する。本実施例では、第１の導電膜１１０をＴａで５０〜１００nmの厚さに形成し、第２の導電膜をＷで１００〜３００nmの厚さに形成する。
【００４５】
Ｔａ膜はスパッタ法で形成し、ＴａのターゲットをＡｒでスパッタする。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０nm程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【００４６】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００４７】
次に図２（Ａ）に示すように、レジストによるマスク１１２〜１１７を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００４８】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層１１８〜１２３（第１の導電層１１８ａ〜１２３ａと第２の導電層１１８ｂ〜１２３ｂ）を形成する。１３０はゲート絶縁膜であり、第１の形状の導電層１１８〜１２３で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００４９】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１００keVとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層１１８〜１２３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１２４〜１２９が形成される。第１の不純物領域１２４〜１２９には１×１０20〜１×１０21atomic/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００５０】
次に図３（Ｃ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層１１１８〜１１２３（第１の導電層１１１８ａ〜１１２３ａと第２の導電層１１１８ｂ〜１１２３ｂ）を形成する。１１３０はゲート絶縁膜であり、第２の形状の導電層１１１８〜１１２３で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５１】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００５２】
そして、図３（Ｄ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、図６（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層１１１８〜１１２３を不純物元素に対するマスクとして用い、第２の導電層１１１８ａ〜１１２３ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第２の導電層１１１８ａ〜１１２３ａと重なる第３の不純物領域１３１〜１３６と、第１の不純物領域と第３の不純物領域との間の第２の不純物領域１１３１〜１１３６とを形成する。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19atoms/cm3の濃度となるようにし、第３の不純物領域で１×１０16〜１×１０18atoms/cm3の濃度となるようにする。このように、第２の不純物領域と、第３の不純物領域と、を併せてＬＤＤ領域と呼ぶ。これはボロンを不純物とするＰ型の場合も同様である。
【００５３】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域１４０、１４１を形成する。ここでは、ゲート電極１１１８a、１１２３aをマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０８は、第３のフォトマスク（ＰＭ３）を用いてレジストマスク１３７〜１３９を形成し全面を被覆しておく。ここで形成される不純物領域１４０、１４１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。そして、ゲート電極と重ならない高濃度ｐ型不純物領域１４０ａ、１４１ａのボロン（Ｂ）濃度は、３×１０20〜３×１０21atomic／cm3となるようにする。また、第一のゲート電極と重なる不純物領域１４０ｂ、１４１ｂは、ゲート絶縁膜と第一のゲート電極を介して不純物元素が添加されるので、実質的に低濃度ｐ型不純物領域として形成され、少なくとも１．５×１０19atomic／cm3以上の濃度とする。この高濃度ｐ型不純物領域１４０ａ、１４１ａおよび低濃度ｐ型不純物領域１４０ｂ、１４１ｂには、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域１４０ａ、１４１ａには１×１０20〜１×１０21atomic／cm3の濃度で、低濃度ｐ型不純物領域１４０ｂ、１４１ｂには１×１０16〜１×１０19atomic／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度をリン（Ｐ）濃度の１．５から３倍となるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題はな生じなかった。
【００５４】
その後、図４（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜１４２を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１４２は無機絶縁物材料から形成する。第１の層間絶縁膜１４２の膜厚は１００〜２００ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００５５】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい（図４（Ｂ））。
【００５６】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、島状半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic%程度付与すれば良かった。
【００５７】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる第２の層間絶縁膜１４３を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００５８】
このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減することができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１４２として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【００５９】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜１４３をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜１４２をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜１３０をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００６０】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し第５のフォトマスクでレジストマスクパターンを形成しエッチングによって、ソース配線とドレイン配線を形成する。ドレイン配線２５６を例としてこの構成を図６（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのＴｉ膜２５６ａ上に重ねてＡｌ膜２５６ｂを３００〜４００nmの厚さで形成し、さらにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層またはＴｉとＴｉＮを組み合わせ、３層以上の層を有する構造とする。その後、第５のフォトマスクによりレジストマスクパターンを形成し、エッチングによってソース配線とドレイン配線２５６を形成する。このとき、課題を解決する手段で記したように、酸素プラズマを用いた処理、熱酸化処理を行い、Ａｌ層の端部に酸化膜２５８を形成する。その後、透明導電膜を全面に形成し、第６のフォトマスクを用いたパターニング処理およびエッチング処理により画素電極２５７を形成する。画素電極２５７は、有機樹脂材料から成る第２の層間絶縁膜上に形成され、画素ＴＦＴ２０４のドレイン配線２５６と重なる部分を設け電気的な接続を形成している。
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。
【００６１】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ（Ａ）２００ａ、第１のｎチャネル型ＴＦＴ（Ａ）２０１ａ、第２のｐチャネル型ＴＦＴ（Ａ）２０２ａ、第２のｎチャネル型ＴＦＴ（Ａ）２０３ａ、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００６２】
駆動回路の第１のｐチャネル型ＴＦＴ（Ａ）２００ａには、島状半導体層１０４にチャネル形成領域２０６、ＬＤＤ領域２０７、高濃度ｐ型不純物領域から成るソース領域２０８、ドレイン領域２０９を有した構造となっている。第１のｎチャネル型ＴＦＴ（Ａ）２０１ａには、島状半導体層１０５にチャネル形成領域２１０、低濃度ｎ型不純物領域で形成されゲート電極１１９と重なるＬＤＤ領域２１１、高濃度ｎ型不純物領域で形成するソース領域２１２、ドレイン領域２１３を有している。チャネル長３〜７μｍに対して、ゲート電極１１９と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜１．５μｍ、好ましくは０．３〜０．８μｍとする。このＬovの長さはゲート電極１１９の厚さとテーパー部の角度θ１から制御する。
【００６３】
このＬＤＤ領域について図１５を用いて説明する。図１５（Ａ）に示すのは、図４（Ｃ）の段階のＴＦＴの一部であり、ＢはＴＦＴの部分拡大図である。第一の不純物領域１９０１は第二の形状の第二のゲート電極１９０２のテーパー部に形成され、第二の不純物領域１９０３は、第二の形状の第一のゲート電極１９０４のテーパー部の下に形成される。このとき、ＬＤＤ領域におけるリン（Ｐ）の濃度分布は１９０５の曲線で示されるようにチャネル形成領域１９０６から遠ざかるにつれて増加する。この増加の割合は、イオンドープにおける加速電圧やドーズ量などの条件、第二のゲート電極のテーパー部の角度θ１及び長さ１９０７、及び第一のゲート電極のテーパー部の角度θ２及び長さ１９０８によって異なってくる。このように、ゲート電極の端部をテーパー形状として、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体層中に、徐々に前記不純物元素の濃度が変化するような不純物領域を形成することができる。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。この形成方法は、ｐチャネル型ＴＦＴにおいても同様である。
【００６４】
図４（Ｃ）では、駆動回路のｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造とし、画素ＴＦＴをダブルゲート構造としたが、これらのＴＦＴはいずれもシングルゲート構造としても良いし、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。
【００６５】
図７は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図４（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート電極１２２は図示されていないゲート絶縁膜を介してその下の島状半導体層１０８と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねている。図示はしていないが、島状半導体層には、図４（Ｃ）で説明したソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２３０はソース配線１４８とソース領域２２５とのコンタクト部、２３１はドレイン配線１５３とドレイン領域２２７とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２７から延在する半導体層２２８、２２９とゲート絶縁膜を介して容量配線１２３が重なる領域で形成されている。この構成において半導体層２２８には、価電子制御を目的とした不純物元素は添加されていない。
【００６６】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を、耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。
【００６７】
さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。
【００６８】
アクティブマトリクス型の液晶表示装置の場合、第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１のｎチャネル型ＴＦＴ（Ａ）２０１ａは高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図４（Ｃ）ではこれらの回路をロジック回路部として表している。第１のｎチャネル型ＴＦＴ（Ａ）２０１ａのＬＤＤ領域２１１はホットキャリア対策を重視した構造となっている。さらに、耐圧を高め動作を安定化させるために、図５（Ａ）で示すようにこのロジック回路部のＴＦＴを第１のｐチャネル型ＴＦＴ（Ｂ）２００ｂと第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂで形成しても良い。このＴＦＴは、一対のソース・ドレイン間に２つのゲート電極を設けたダブルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。
第１のｐチャネル型ＴＦＴ（Ｂ）２００ｂには、島状半導体層にチャネル形成領域２３６ａ、２３６ｂ、低濃度ｐ型不純物領域から成りゲート電極１１８と重なるＬＤＤ領域２３７ａ、２３７ｂ、高濃度ｐ型不純物領域から成るソース領域２３８とドレイン領域２３９、２４０を有した構造となっている。第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂには、島状半導体層にチャネル形成領域２４１ａ、２４１ｂ、低濃度ｎ型不純物領域で形成されゲート電極１１９と重なるＬＤＤ領域２４２ａ、２４２ｂ、高濃度ｎ型不純物領域で形成するソース領域２４３とドレイン領域２４４、２４５を有している。チャネル長はいずれも３〜７μｍとして、ゲート電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜１．５μｍ、好ましくは０．３〜０．８μｍとする。
【００６９】
また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第２のｐチャネル型ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ（Ａ）２０３ａを適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図５（Ｂ）で示すようにこの回路のＴＦＴを第２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂと第２のｎチャネル型ＴＦＴ（Ｂ）２０３ｂで形成しても良い。この第２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂは、一対のソース・ドレイン間に３つのゲート電極を設けたトリプルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂには、島状半導体層にチャネル形成領域２４６ａ、２４６ｂ、２４６ｃ、低濃度ｐ型不純物領域から成りゲート電極１２０と重なるＬＤＤ領域２４７ａ、２４７ｂ、２４７ｃ、高濃度ｐ型不純物領域から成るソース領域２４９とドレイン領域２５０〜２５２を有した構造となっている。第２のｎチャネル型ＴＦＴ（Ｂ）２０３ｂには、島状半導体層にチャネル形成領域２５３ａ、２５３ｂ、低濃度ｎ型不純物領域で形成されゲート電極１２１と重なるＬＤＤ領域２５４ａ、２５４ｂ、高濃度ｎ型不純物領域で形成するソース領域２５５とドレイン領域２５６、２５７を有している。
【００７０】
このように、ＴＦＴのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで透過型の液晶表示装置を作製することができる。
【実施例２】
【００７１】
本発明におけるアクティブマトリクス基板の作製方法は、トップゲート型ＴＦＴのみに限定されるものでなく、逆スタガー構造のＴＦＴに適用しても良い。図２０は公知の技術を用いて逆スタガー構造のＴＦＴを形成し、本発明の配線とＩＴＯを形成したものである。２９１の点線部分に示された配線とＩＴＯの接触部分を、図６（Ｂ）の様に本発明を適用することにより、電蝕を防ぐことができる。
【実施例３】
【００７２】
本実施例では、実施例１〜実施例２で示したアクティブマトリクス基板のＴＦＴの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはＲＴＡ法などで結晶化させて形成するが、その他に特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図８を用いて説明する。
【００７３】
図８（Ａ）で示すように、実施例１と同様にして、ガラス基板１１０１上に下地膜１１０２ａ、１１０２ｂ、非晶質構造を有する半導体層１１０３を２５〜８０nmの厚さで形成する。非晶質半導体層は非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などが適用できる。これらの非晶質半導体層は水素を０．１〜４０atomic%程度含有するようにして形成すると良い。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００７４】
そして、図８（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atomic%以下にする。
非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層１１０５を得ることができる（図８（Ｃ））。しかし、この熱アニールによって作製された結晶質半導体層１１０５は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。そのため、熱アニールの後に実施例１で説明したレーザーアニール法で結晶質半導体層１１０５を処理してその結晶性を高めることは有効な手段として適用できる。
【００７５】
図９は同様に触媒元素を用いる結晶化法の実施例であり、触媒元素を含有する層をスパッタ法により形成するものである。まず、実施例１と同様にして、ガラス基板１２０１上に下地膜１２０２ａ、１２０２ｂ、非晶質構造を有する半導体層１２０３を２５〜８０nmの厚さで形成する。そして、非晶質構造を有する半導体層１２０３の表面に０．５〜５nm程度の酸化膜（図示せず）を形成する。このような厚さの酸化膜は、プラズマＣＶＤ法やスパッタ法などで積極的に該当する被膜を形成しても良いが、１００〜３００℃に基板を加熱してプラズマ化した酸素雰囲気中に非晶質構造を有する半導体層１２０３の表面を晒しても良いし、過酸化水素水（Ｈ2Ｏ2）を含む溶液に非晶質構造を有する半導体層１２０３の表面を晒して形成しても良い。或いは、酸素を含む雰囲気中で紫外線光を照射してオゾンを発生させ、そのオゾン雰囲気中に非晶質構造を有する半導体層１２０３を晒すことによっても形成できる。
【００７６】
このようにして表面に薄い酸化膜を有する非晶質構造を有する半導体層１２０３上に前記触媒元素を含有する層１２０４をスパッタ法で形成する。この層の厚さに限定はないが、１０〜１００nm程度の厚さに形成すれば良い。例えば、Ｎｉをターゲットとして、Ｎｉ膜を形成することは有効な方法である。スパッタ法では、電界で加速された前記触媒元素から成る高エネルギー粒子の一部が基板側にも飛来し、非晶質構造を有する半導体層１２０３の表面近傍、または該半導体層表面に形成した酸化膜中に打ち込まれる。その割合はプラズマ生成条件や基板のバイアス状態によって異なるものであるが、好適には非晶質構造を有する半導体層１２０３の表面近傍や該酸化膜中に打ち込まれる触媒元素の量を１×１０11〜１×１０14atom/cm2程度となるようにすると良い。
【００７７】
その後、触媒元素を含有する層１２０４を選択的に除去する。例えば、この層がＮｉ膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、フッ酸を含む水溶液で処理すればＮｉ膜と非晶質構造を有する半導体層１２０３上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質構造を有する半導体層１２０３の表面近傍の触媒元素の量を１×１０11〜１×１０14atom/cm2程度となるようにしておく。そして、図９（Ｂ）で示すように、図８（Ｂ）と同様にして熱アニールによる結晶化の工程を行い、結晶質半導体層１２０５を得ることができる（図８（Ｃ））。
【００７８】
図８または図９で作製された結晶質半導体層１１０５、１２０５から島状半導体層１０４〜１０８を作製すれば、実施例１と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量（１×１０17〜１×１０19atomic／cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【００７９】
この目的におけるリン（Ｐ）によるゲッタリング処理は、図４（Ｂ）で説明した活性化工程で同時に行うことができる。この様子を図１０で説明する。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる（図１０で示す矢印の方向）。その結果その不純物領域には１×１０17〜１×１０19atomic／cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【実施例４】
【００８０】
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１１（Ａ）に示すように、図４（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。
【００８１】
スペーサの配置は任意に決定すれば良いが、好ましくは、図１１（Ａ）で示すように、画素部においてはドレイン配線１５３（画素電極）のコンタクト部２３１と重ねてその部分を覆うように柱状スペーサ４０６を形成すると良い。コンタクト部２３１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３１にスペーサ用の樹脂を充填する形で柱状スペーサ４０６を形成することでディスクリネーションなどを防止することができる。また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０５ｅを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図１１で示すようにソース配線およびドレイン配線を覆うようにして設けても良い。
【００８２】
その後、配向膜４０７を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ４０６の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上に形成したスペーサ４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する効果を得ることができる。また図では説明しないが、配向膜４０７を先に形成してから、スペーサ４０６、４０５ａ〜４０５ｅを形成した構成としても良い。
【００８３】
対向側の対向基板４０１には、遮光膜４０２、透明導電膜４０３および配向膜４０４を形成する。遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４０８で貼り合わせる。シール剤４０８にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ４０６、４０５ａ〜４０５ｅによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４０９を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１１（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【００８４】
図１２はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。実施例１で述べたガラス基板１０１上に画素部６０４の周辺に駆動回路として走査信号駆動回路６０５と画像信号駆動回路６０６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路６０７も付加されていても良い。そして、これらの駆動回路は接続配線６０３によって外部入出力端子６０２と接続されている。画素部６０４では走査信号駆動回路６０５から延在するゲート配線群６０８と画像信号駆動回路６０６から延在するソース配線群６０９がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【００８５】
図１１において画素部において設けた柱状スペーサ４０６は、すべての画素に対して設けても良いが、図１２で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすることが可能である。また、駆動回路部に設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うように設けても良いし各ＴＦＴのソースおよびドレイン配線の位置にあわせて設けても良い。図１２では駆動回路部に設けるスペーサの配置を６１０〜６１２で示す。そして、図１２で示すシール剤６１９は、基板１０１上の画素部６０４および走査信号駆動回路６０５、画像信号駆動回路６０６、その他の信号処理回路６０７の外側であって、外部入出力端子６０２よりも内側に形成する。
【００８６】
このようなアクティブマトリクス型液晶表示装置の構成を図１３の斜視図を用いて説明する。図１３においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部６０４と、走査信号駆動回路６０５と、画像信号駆動回路６０６とその他の信号処理回路６０７とで構成される。画素部６０４には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路６０５と画像信号駆動回路６０６からは、それぞれゲート配線１２２とソース配線１４８が画素部６０４に延在し、画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）６１３が外部入力端子６０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ６１３は補強樹脂６１４によって強固に接着されている。そして接続配線６０３でそれぞれの駆動回路に接続している。また、対向基板４０１には図示していない、遮光膜や透明電極が設けられている。
【００８７】
このような構成の液晶表示装置は、実施例１で示したアクティブマトリクス基板を用いて形成することができる。実施例１で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【実施例５】
【００８８】
図１４は実施例１〜２で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路６０６、走査信号駆動回路（Ａ）（Ｂ）６０５、画素部６０４を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路６０６、走査信号駆動回路６０５を含めた総称である。
【００８９】
画像信号駆動回路６０６は、シフトレジスタ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ回路５０３ａ、サンプリング回路５０４を備えている。また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフトレジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バッファ回路５０３ｂを備えている。
【００９０】
シフトレジスタ回路５０１ａ、５０１ｂは駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、この回路を形成するＣＭＯＳ回路のＴＦＴは、図４（Ｃ）の第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１のｎチャネル型ＴＦＴ（Ａ）２０１ａで形成する。或いは、図５（Ａ）で示す第１のｐチャネル型ＴＦＴ（Ｂ）２００ｂと第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂで形成しても良い。また、レベルシフタ回路５０２ａ、５０２ｂやバッファ回路５０３ａ、５０３ｂは駆動電圧が１４〜１６Ｖと高くなるので図５（Ａ）で示すようなマルチゲートのＴＦＴ構造とすることが望ましい。マルチゲート構造でＴＦＴを形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。
【００９１】
サンプリング回路５０４はアナログスイッチから成り、駆動電圧が１４〜１６Ｖであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図４（Ｃ）で示す第２のｐチャネル型ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ（Ａ）２０３ａで形成することが望ましい。或いは、オフ電流値を効果的に低減させるために図５（Ｂ）で示す第２のｐチャネル型ＴＦＴ（Ｂ）２００ｂと第２のｎチャネル型ＴＦＴ（Ｂ）２０１ｂで形成しても良い。
【００９２】
また、画素部は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図４（Ｃ）で示す画素ＴＦＴ２０４のようにマルチゲート構造を基本とする。
【００９３】
尚、本実例の構成は、実施例１〜２に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例１〜２の工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。
【実施例６】
【００９４】
本発明は、電蝕の起きない、導電性金属配線とＩＴＯ膜の積層構造を決めるものであり、これは導電性金属配線の機械的強度を高める手段として応用できる。
本実施例では、ガラス基板上の、フレキシブルプリント回路基板を接続する端子部分である導電性金属配線を、ＩＴＯ膜を上に形成することで、機械的強度を高めている。ＩＴＯを用いる理由は、前記ガラス基板に、液晶表示装置やＥＬ型表示装置を作製される場合、導電性金属配線形成後に成膜されるため、工程が増えることがないからである。この工程を図１６を用いて説明する。
【００９５】
図１６（Ａ），（Ｂ）は層間絶縁膜２７０１、２７０２、２７０３形成工程を説明している。層間絶縁膜は絶縁性、密着性を持たせる目的で形成するが、ガラス上でこれが達成されれば無くても差し支えない。（Ｃ）では、導電性金属配線２７０４を形成している。導電性金属配線は、実施例１同様、３層以上の構造になる様形成する。また、Ａｌ酸化層２７０５が十分形成されない場合、酸素プラズマ、熱酸化を用いてもよい。（Ｄ）では、導電性金属配線の上にＩＴＯ膜２７０６を形成している。この例では、導電性金属配線が形成されていない部分にもＩＴＯ膜を残している。（Ｅ）では、端子になる部分以外にスペーサ２７０７を形成している。この状態より、公知の技術でフレキシブルプリント回路基板を貼合わせることができる。
【実施例７】
【００９６】
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにＥＬ型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。
【００９７】
図１７（Ａ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５やその他の信号制御回路に適用することができる。
【００９８】
このような携帯型情報端末は、屋内はもとより屋外で使用されることも多い。
長時間の使用を可能とするためにはバックライト使用せず、外光を利用する反射型の液晶表示装置が低消費電力型として適しているが、周囲が暗い場合にはバックライトを設けた透過型の液晶表示装置が適している。このような背景から反射型と透過型の両方の特徴を兼ね備えたハイブリット型の液晶表示装置が開発されているが、本発明はこのようなハイブリット型の液晶表示装置にも適用できる。表示装置２２０５はタッチパネル３００２、液晶表示装置３００３、ＬＥＤバックライト３００４により構成されている。タッチパネル３００２は携帯型情報端末の操作を簡便にするために設けている。タッチパネル３００２の構成は、一端にＬＥＤなどの発光素子３１００を、他の一端にフォトダイオードなどの受光素子３２００が設けられ、その両者の間に光路が形成されている。このタッチパネル３００２を押して光路を遮ると受光素子３２００の出力が変化するので、この原理を用いて発光素子と受光素子を液晶表示装置上でマトリクス状に配置させることにより、入力媒体として機能させることができる。
【００９９】
図１７（Ｂ）はハイブリット型の液晶表示装置の画素部の構成であり、画素ＴＦＴ２０４および保持容量２０５上の第２の層間絶縁膜上にドレイン配線２６３と画素電極２６２が設けられている。このような構成は、実施例１を適用すれば形成することができる。このときドレイン配線は実施例1で示したような積層構造を成し、画素電極を兼ねる構成としている。画素電極２６２は実施例１で説明した透明導電膜材料を用いて形成する。液晶表示装置３００３をこのようなアクティブマトリクス基板から作製することで携帯型情報端末に好適に用いることができる。
【０１００】
図１８（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
【０１０１】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２やその他の信号制御回路に適用することができる。
【０１０２】
図１８（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲームやインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【０１０３】
図１８（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【０１０４】
図１９（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１０５】
なお、図１９（Ｃ）に、図１９（Ａ）および図１９（Ｂ）における光源光学系および表示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。図１９（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図１９（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。また、図１９（Ｄ）は図１９（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。尚、図１９（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１０６】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜４の技術を用いて実現することができる。
【特許請求の範囲】
【請求項１】
半導体層と、
ゲート絶縁膜を介して前記半導体層と重なるゲート電極と、
前記半導体層と電気的に接続される配線と、
前記配線と電気的に接続される金属酸化物を有する層と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項２】
半導体層と、
ゲート絶縁膜を介して前記半導体層と重なるゲート電極と、
前記半導体層と電気的に接続される配線と、
前記配線と電気的に接続される、金属酸化物を有する画素電極と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項３】
半導体層と、
ゲート絶縁膜を介して前記半導体層と重なるゲート電極と、
前記半導体層と電気的に接続される配線と、
前記配線と電気的に接続される、金属酸化物を有する画素電極と、
前記画素電極上の液晶材料と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項４】
基板上の配線と、
前記配線と電気的に接続される金属酸化物を有する層と、
前記金属酸化物を有する層と貼り合わされたプリント回路基板と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項５】
基板上の配線と、
前記配線と電気的に接続され、前記配線を覆う金属酸化物を有する層と、
前記金属酸化物を有する層と貼り合わされたプリント回路基板と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記配線の前記第２の導電層と、前記金属酸化物を有する層または前記金属酸化物を有する画素電極とは、前記酸化層を介して電気的に接続することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記金属酸化物を有する層または前記金属酸化物を有する画素電極は、酸化インジウム、酸化インジウム酸化スズ合金、またはインジウム酸化物中に不純物が固溶したもの、ＧＺＯ、またはＡＺＯでなることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記半導体装置は、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、またはプロジェクターであることを特徴とする半導体装置。
【請求項１】
半導体層と、
ゲート絶縁膜を介して前記半導体層と重なるゲート電極と、
前記半導体層と電気的に接続される配線と、
前記配線と電気的に接続される金属酸化物を有する層と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項２】
半導体層と、
ゲート絶縁膜を介して前記半導体層と重なるゲート電極と、
前記半導体層と電気的に接続される配線と、
前記配線と電気的に接続される、金属酸化物を有する画素電極と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項３】
半導体層と、
ゲート絶縁膜を介して前記半導体層と重なるゲート電極と、
前記半導体層と電気的に接続される配線と、
前記配線と電気的に接続される、金属酸化物を有する画素電極と、
前記画素電極上の液晶材料と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項４】
基板上の配線と、
前記配線と電気的に接続される金属酸化物を有する層と、
前記金属酸化物を有する層と貼り合わされたプリント回路基板と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項５】
基板上の配線と、
前記配線と電気的に接続され、前記配線を覆う金属酸化物を有する層と、
前記金属酸化物を有する層と貼り合わされたプリント回路基板と、を有し、
前記配線は、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第１の導電層、アルミニウムでなるまたはアルミニウムを主成分とする第２の導電層、Ｔｉ、Ｃｒ、Ｍｏ、Ｗから選ばれた一あるいは複数の元素を主成分とする第３の導電層で積層され、
前記第２の導電層の上面は前記第１の導電層に接し、前記第２の導電層の下面は前記第３の導電層に接し、前記第２の導電層の側面はアルミニウムと酸素を含む酸化層に接することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記配線の前記第２の導電層と、前記金属酸化物を有する層または前記金属酸化物を有する画素電極とは、前記酸化層を介して電気的に接続することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記金属酸化物を有する層または前記金属酸化物を有する画素電極は、酸化インジウム、酸化インジウム酸化スズ合金、またはインジウム酸化物中に不純物が固溶したもの、ＧＺＯ、またはＡＺＯでなることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記半導体装置は、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、またはプロジェクターであることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【公開番号】特開２０１０−１７７６７６（Ｐ２０１０−１７７６７６Ａ）
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願番号】特願２０１０−５０１３１（Ｐ２０１０−５０１３１）
【出願日】平成２２年３月８日（２０１０．３．８）
【分割の表示】特願２０００−９０３８９（Ｐ２０００−９０３８９）の分割
【原出願日】平成１２年３月２９日（２０００．３．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願日】平成２２年３月８日（２０１０．３．８）
【分割の表示】特願２０００−９０３８９（Ｐ２０００−９０３８９）の分割
【原出願日】平成１２年３月２９日（２０００．３．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]