【課題】オン電流とオフ電流の適正化を図った薄膜トランジスタを備えた表示装置及びその製造方法を提案することを目的とする。
【解決手段】透明基板ＧＡの上側に積層されるゲート電極ＧＴと、その上側に積層されるソース電極ＳＴ及びドレイン電極ＤＴと、これらの間に積層されてソース電極ＳＴ及びドレイン電極ＤＴ間の電流を制御する第１半導体膜Ｓと、第１半導体膜Ｓのソース側端部ＳＲとドレイン側端部ＤＲを露出させて第１半導体膜Ｓの上側に接して積層される絶縁膜ＥＳと、ソース側端部ＳＲとソース電極ＳＴとの間と、ドレイン側端部ＤＲとドレイン電極ＤＴとの間の双方で積層される第２半導体膜ＡＳと第３半導体膜ＤＳと、を含み、第３半導体膜ＤＳは、ソース電極ＳＴ及びドレイン電極ＤＴとオーミック接合し、第２半導体膜ＡＳは、第３の半導体膜ＤＳの下側に、第３の半導体膜ＤＳよりも高抵抗となるように形成されることを特徴とする表示装置。 （もっと読む）

【課題】 本発明は基板上での同軸トランジスタを開示する。
【解決手段】同軸構造のＭＯＳＦEＴであって、チップ或いは基板（Ｗａｆｅｒ Ｂｏｎｄｉｎｇ）を積層し、軸心貫通孔により貫通し接続してより高い集積度及びラッチ効果のない同軸全対称のＣＭＯＳＦＥＴの集積回路を形成することができる。 （もっと読む）

【課題】本発明は、ｇｍの低下を抑制し、ｇｄｓ、ｇｍｂを維持して、ＭＯＳトランジスタの高性能化を可能とする。
【解決手段】半導体基板１１上にゲート絶縁膜１２を介して形成されたゲート電極１３と、前記ゲート電極１３のソース側の前記半導体基板１１に形成されたエクステンション領域１４と、前記ゲート電極１３のソース側の前記半導体基板１１にエクステンション領域１４を介して形成されたソース領域１６と、前記ゲート電極１３のドレイン側の前記半導体基板１１に形成されたＬＤＤ領域１５と、前記ゲート電極１３のドレイン側の前記半導体基板１１にＬＤＤ領域１５を介して形成されたドレイン領域１７を有し、前記エクステンション領域１４は前記ＬＤＤ領域１６よりも濃度が高く、前記ＬＤＤ領域１６よりも浅く形成されている。 （もっと読む）

【課題】メモリ回路において、トランジスタの特性に依存することなく情報を保持できる時間のバラツキを是正する半導体装置を提供することである。
【解決手段】トランジスタの漏洩電流に対して別の電流経路を追加する。別の電流経路に流れる電流をトランジスタの漏洩電流に比べて大きくすることでトランジスタの特性に依存することなく情報を保持できる時間のバラツキを是正させる。構成としては、トランジスタに漏洩電流を流させないように容量と並列に素子を追加し、別の電流経路を設ける。 （もっと読む）

【課題】、ポリシリコン膜に含まれる結晶欠陥を電気的に略不活性化させた場合でも、その後の工程での処理温度が限定されることがなく、かつ、能動層とゲート絶縁層との間に良好な界面を形成することができる半導体装置の製造方法、半導体装置および電気光学装置を提供すること。
【解決手段】半導体装置１０ｔの製造工程では、電界効果型トランジスタ３０ｎの能動層となるシリコン膜１ｓを結晶化させた後、シリコン膜１ｓに酸素プラズマ照射ＯＰを行う酸素プラズマ照射工程と、酸素プラズマ照射工程によりシリコン膜１ｓに形成された表面酸化物１ｒを除去する表面酸化物除去工程とを行う。その後、シリコン膜１ｓをパターニングする。 （もっと読む）

【課題】工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染が防止されたポリシリコン半導体薄膜を有する半導体装置の製造方法を提供する。
【解決手段】基材１０上にポリシリコン半導体薄膜１３を形成する工程と、ポリシリコン半導体薄膜１３（２１ｐ）にチャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄを形成するために、ポリシリコン半導体薄膜１３（２１ｐ）上にマスク２３を形成する工程と、マスク２３の上方からイオン注入２４してポリシリコン半導体薄膜１３（２１ｐ）にソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄを形成する工程と、マスク２３を除去する工程と、マスク２３を除去したポリシリコン半導体薄膜１３（２１ｐ）上にシリコン薄膜２５を形成する工程と、シリコン薄膜２５の上方からレーザー２６を照射してポリシリコン半導体薄膜１３（２１ｐ）を活性化する工程とを含む。 （もっと読む）

【課題】アルミニウム系の配線材料として用いた場合でも、十分な耐ヒロック性に備えるとともに、ドライエッチングを適用でき、さらに、レジストマスクを剥離する際に用いる剥離液によって、配線がエッチングされることのない電気的固体装置、電気光学装置、および電気的固体装置の製造方法を提供すること。
【解決手段】電気光学装置１００において、素子基板１０上に走査線３ａなどの配線を形成するにあたって、ネオジウムを２ａｔｍ％未満含有するアルミニウム合金膜を用いるとともに、走査線３ａの上面および側面を酸化して表面保護膜３１ａを形成する。このため、走査線３ａは、耐ヒロック性が高いとともに、表面保護膜３１ａ、３１ｅによってアルカリ性の剥離液から保護される。 （もっと読む）

【課題】良好な結晶性を有し高性能な半導体素子を形成することを可能とする半導体基板を提供する。
【解決手段】脆化層を有する単結晶半導体基板と、ベース基板とを絶縁層を介して貼り合わせ、熱処理によって、脆化層を境として単結晶半導体基板を分離して、ベース基板上に単結晶半導体層を固定し、単結晶半導体層にレーザ光を照射し、単結晶半導体層を部分溶融状態として再結晶化し、結晶欠陥を修復する。また、単結晶半導体層の結晶性を最良とするレーザ光のエネルギー密度をマイクロ波光導電減衰法によって検出する。 （もっと読む）

【課題】 接触抵抗を小さく抑えた状態で対向電極間をつなぐように配置することが容易で、しかも、電極間ギャップ長に比べてチャネル長を短縮することのできる半導体素子及びその製造方法、その半導体素子を配置した電界効果トランジスタ及びその製造方法、並びにその半導体素子を配置した半導体装置を提供すること。
【解決手段】 半導体材料からなる半導体部１と、磁性導体材料からなり、半導体部１の両側に連結する第１の電極部２および第２の電極部３とで、細長い棒状の半導体素子４を構成する。帯磁した磁性体層を有するソース電極２２およびドレイン電極２３に対し、両電極間をつなぎ、それぞれの電極に対し第１の電極部２および第２の電極部３において磁力で接触する配置を、半導体素子４に自己整合的に形成させ、電界効果トランジスタ２０を作製する。第１および第２の電極部２、３は、ソース電極２２およびドレイン電極２３の延長として機能する。 （もっと読む）

【課題】マスク工程を減らし、歩留まりや生産性を高める。
【解決手段】透明ガラス基板１１１上にアルミニウム又はアルミニウム合金を蒸着してゲートバス配線１１３を形成した後、クローム、モリブデン、タンタル、又はアンチモンのような金属を基板全面に蒸着し、第２マスクを用いてパターニングしてゲート電極１１７及びゲートバス配線の端部に連結されるゲートパット１１５を形成し、アルミニウム上のヒロックを除去するためにゲートバス配線を完全に覆うクローム、モリブデン、タンタル又はアンチモンのような金属で第２ゲートバス配線１１３ａを形成する。ゲート電極及びゲートバス配線を陽極酸化する必要がないため、短絡配線を形成する必要はない。液晶表示装置の製造方法は、陽極酸化工程を省略して６回のマスク段階まで減らすことができ、短絡配線の形成及び短絡配線を断線する工程が必要なくなる。 （もっと読む）

【課題】基材上に設けられた半導体ナノ粒子を含む印刷層を、低温かつ短時間で焼成処理して、ち密かつ平滑で性能に優れ、さらに薄い半導体層を形成してなる半導体基板を効率よく製造する方法を提供する。
【解決手段】基材上に、半導体ナノ粒子を含む塗布液をパターン状に印刷して印刷層を形成した後、この印刷層を焼成処理してパターン状の半導体層を形成する半導体基板の製造方法であって、マイクロ波エネルギーの印加により発生する表面波プラズマに前記印刷層を晒すことにより、該印刷層の焼成処理を行うことを特徴とする半導体基板の製造方法、である。 （もっと読む）

【課題】 低抵抗率のコンタクトを実現した半導体装置の製造方法を提供する。
【解決手段】半導体と接した第１の金属層を酸化防止用の第２の金属層で覆った状態で、第１の金属層のみをシリサイド化し、酸素混入のないシリサイド層を形成する。第１の金属層の材料として、半導体との仕事関数の差が所定の値となるような金属が用いられ、第２の金属層の材料として、アニール温度で第１の金属層と反応しない金属が用いられる。 （もっと読む）

【課題】低照度領域における光検出の追従性を向上させることができる光量検出回路及び表示装置を提供する。
【解決手段】外光を検知する光センサと、光センサの漏れ電流によって充電された電圧が降下するコンデンサＣとを有する光検知部ＬＳと、を備える。そして、ＴＦＴ光センサに光リーク電流が生じうる状態で充電回路３１によりコンデンサＣへの充電を開始し、判定回路３２で、充電回路３１による充電開始時点からコンデンサＣの電圧値が判定閾値電圧Ｖｔｈに到達するまでの到達時間を計測することで外光強度を検知する。 （もっと読む）

【課題】狭額縁化が可能であり、表示特性に優れた表示装置を提供する。
【解決手段】スイッチ部またはバッファ部と、論理回路部と、画素部と、を有する表示装置において、画素部は、第１の逆スタガ型薄膜トランジスタと、第１の逆スタガ型薄膜トランジスタの配線に接続する画素電極と、を有し、スイッチ部またはバッファ部は、第１の絶縁層、半導体層、及び第２の絶縁層を挟む第１のゲート電極及び第２のゲート電極を有する第２の逆スタガ型薄膜トランジスタを有し、論理回路部は、第３の逆スタガ型薄膜トランジスタ及び第４の逆スタガ型薄膜トランジスタにより構成されるインバータ回路を有し、第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、同じ極性とする。インバータ回路はＥＤＭＯＳ回路である。 （もっと読む）

【課題】半導体基板上に設けられる金属半導体化合物電極の界面抵抗を低減する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板と、半導体基板上に形成され、Ｓを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有する界面層と、界面層上に形成され、略全域にＳを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有する金属半導体化合物層と、金属半導体化合物層上の金属電極を有することを特徴とする半導体装置。半導体基板上に金属膜を堆積し、第１の熱処理により、金属膜を半導体基板と反応させて、金属半導体化合物層を形成し、金属半導体化合物層に、飛程が金属半導体化合物層の膜厚未満となる条件でＳをイオン注入し、第２の熱処理により、Ｓを再配置することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】メモリセル面積を拡大させることなく、メモリセルにおける単位面積あたりの容量値を増やした半導体記憶装置を実現する。
【解決手段】メモリセル１００は、トランジスタ１０１と、メモリ素子１０４と、第１の容量１０２と、第２の容量１０３と、を有する。第１の容量１０２は、トランジスタ１０１を構成する半導体膜１０８、ゲート絶縁膜１１４およびゲート電極１０９で構成され、トランジスタ１０１と同時に形成される。第２の容量１０３は、メモリ素子１０４を構成する電極１０７ならびに電極１０７上に形成した絶縁膜１１３および電極１１１から構成される。また、第２の容量１０３は、第１の容量１０２の直上に形成する。このように、メモリ素子１０４と並列に接続する、第１の容量１０２および第２の容量１０３を形成する。 （もっと読む）

【課題】 ＦＥＴ特性値の向上が可能である、ゲート絶縁膜層形成材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法を提供する。
【解決手段】 ゲート電極、ソース−ドレイン電極、チャネル層を構成する半導体層及びゲート電極とチャネル層とに挟まれたゲート絶縁膜を備えた電界効果型トランジスタ用のゲート絶縁膜層形成材料であって、前記ゲート絶縁膜がエポキシ樹脂からなり、このエポキシ樹脂の硬化剤として下記一般式（１）で示される重縮合型アリーロキシシラン化合物を用いるゲート絶縁膜層形成材料。
（もっと読む）

【課題】ＳＯＩ基板を用いずに半導体基板の薄膜化を可能にし、コスト低減を図った、固体撮像素子とその製造方法、並びに半導体装置とその製造方法を提供する。
【解決手段】半導体基板２１に、光電変換素子ＰＤと複数のＭＯＳトランジスタＴｒ１とからなる画素が配列された撮像領域と、周辺回路と、撮像領域を挟む両外側に形成され、半導体基板の表面から厚み方向に半導体基板より硬度が大きい柱状の終端検出部６３とを有し、半導体基板が裏面からの化学機械研磨により終端検出部６３が露出する位置まで薄膜化され、半導体基板の表面にＭＯＳトランジスタが形成され、半導体基板の裏面から入射光を取り込むようにして成る。 （もっと読む）

【課題】薄膜トランジスタにおいてオン電流の減少を抑えつつオフリーク電流を効率的に抑制すること。
【解決手段】本発明に係る表示装置は、絶縁基板と、前記絶縁基板の上に形成された薄膜トランジスタを有する表示装置であって、前記薄膜トランジスタは、ゲート電極が形成される導電層と、第１の導電層の上に設けられた第１の絶縁層と、第１の絶縁層の上に設けられ、互いに離間する第１の領域と第２の領域とを上面に有する第１の半導体膜が前記ゲート電極の上方に形成される半導体層と、第１の半導体膜の上面に第１の領域を通じて接続される第１の電極と、第１の半導体膜の上面に第２の領域を通じて接続される第２の電極と、を含み、ゲート電極のうち第１の半導体膜に覆われた部分は、第２の領域より第１の領域に近い。 （もっと読む）

【課題】低リークで特性のばらつきの少ない薄膜トランジスタを備える表示装置の提供。
【解決手段】表示部を備える基板に薄膜トランジスタが形成された表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上面に前記ゲート電極を跨って形成された、少なくとも、多結晶半導体膜、非晶質半導体膜、および高濃度ドープト非晶質半導体層の順次積層体からなる半導体膜積層体と、
前記半導体膜積層体の上面に前記ゲート電極に重なる領域を間にして互いに対向して配置される第１電極と第２電極を備え、
前記第１電極と第２電極の間の前記高濃度ドープト非晶質半導体層はその下層の非晶質半導体膜が露出する程度に除去され、
前記第１電極から延在される配線の直下および前記第２電極から延在される配線の直下のそれぞれに前記半導体膜積層体が形成された構成からなる。 （もっと読む）