【課題】高い動作性能と高い信頼性とを同時に実現しうる新しい構造の半導体装置を提供する。
【解決手段】結晶性半導体で構成されるソース領域１０１、ドレイン領域１０３に挟まれた活性領域１０２において、局所的にゲルマニウムを添加することでＳｉ_ｘＧｅ_１−ｘ領域１０５を形成する。このＳｉ_ｘＧｅ_１−ｘ領域１０５とゲルマニウムが添加されなかったＳｉ領域１０６とのバンド構造の差を利用して、ドレイン側からソース側に向かって広がる空乏層を効果的に抑止する。 （もっと読む）

【課題】薄膜トランジスタの電流特性を改善し、高品位の表示装置を可能とする。
【解決手段】チャネル領域が多結晶及び非晶質シリコンの積層構造でかつ逆スタガ構造の第１の薄膜トランジスタＴＦＴ１の前記多結晶シリコン層４と前記非晶質シリコン層５の平面形状を略相似形状とし、かつ前記非晶質シリコン層５を前記多結晶シリコン層４より小面積とした。 （もっと読む）

【課題】フィンの数に応じた電流比で電流を流す場合に、その電流比の精度を向上させる。
【解決手段】第１のｆｉｎＦＥＴ１００と、第２のｆｉｎＦＥＴ２００と、第３のｆｉｎＦＥＴ３００とについて、ドレイン電流の値に応じてフィンの数を増加させるが、第１のｆｉｎＦＥＴ１００と、第２のｆｉｎＦＥＴ２００と、第３のｆｉｎＦＥＴ３００とのそれぞれにおいて、一対のソース・ドレイン領域に接続させるコンタクトを同一の数にする。 （もっと読む）

【課題】
界面散乱が増加し、バリスティック伝導が生かせなくなる現象を抑制し、大きなドレイン電流を供給できるバリスティックＭＯＳトランジスタを提供する。
【解決手段】
バリスティックＭＯＳトランジスタは、複数のソース側チャンネル領域と、複数のソース側チャンネル領域に連続し、ソース側チャンネル領域のチャンネル幅の和より大きいチャンネル幅を有する１つのドレイン側チャンネル領域と、複数のソース側チャンネル領域に接続されたソース領域と、ドレイン側チャンネル領域に接続されたドレイン領域と、ソース側チャンネル領域、ドレイン側チャンネル領域の表面上に形成されたゲート絶縁膜とその上のゲート電極とを有するＭＯＳゲート電極構造と、を有し、ソース側チャンネル領域と前記ドレイン側チャンネル領域の和の長さが５０ｎｍ以下であり、バリスティック伝導を生じる。 （もっと読む）

【課題】リーク電流を抑制可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、基板上に配された半導体薄膜１と、ゲート電極Ｇと、半導体薄膜１とゲート電極Ｇとの間に配された絶縁膜２とからなる。半導体薄膜１は、入力側領域Ｓと出力側領域Ｄとに分かれており、両者の境界３から入力側領域Ｓにある半導体薄膜１の厚みに比べ、境界３から出力側領域Ｄにある半導体薄膜１の厚みが少なくとも部分的に薄くなっている。ゲート電極Ｇは、境界３にかかる様に配されており、ゲート電極Ｇに重なる半導体薄膜１の部分がチャネル領域ＣＨになる。 （もっと読む）

【課題】熱処理において、基板の反りを抑制し、基板の局部的な温度変化によって生じる品質不良を抑制することを目的の一とする。
【解決手段】処理室と、処理室内に設けられた支持台と、支持台上に設けられ、被処理基板を支持する複数の支持体と、被処理基板を加熱する加熱手段とを設け、支持台に支持体を脱着可能な固定部を複数設け、複数の支持体を複数の固定部に選択的に取り付けることにより、複数の支持体の位置を可変可能とする。 （もっと読む）

【課題】縦型ＭＯＳトランジスタの小型化、それに伴い増加する寄生抵抗、寄生容量の低減。
【解決手段】基板と、基板上の絶縁膜と、基板上の絶縁膜上に形成された平面状半導体層と、平面状半導体層に形成される第１のドレイン／ソース領域、平面状半導体層上に形成される柱状半導体層、柱状半導体層上部に形成される第２のソース／ドレイン領域、及び柱状半導体層の側壁を包囲するように絶縁膜を介して形成されるゲート電極を含む第１及び第２のＭＯＳトランジスタとを備える半導体装置において、第１又は第２のＭＯＳトランジスタの第２のソース／ドレイン領域の上面の面積は、第１又は第２のＭＯＳトランジスタの柱状半導体層のそれぞれの上面の面積よりも大きく、第１のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部と第２のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部とを接続するシリサイド層が形成される。 （もっと読む）

【課題】チャネル形成領域の空乏化領域を増やし、電流駆動能力の高い半導体装置を提供する。
【解決手段】島状の半導体領域と、前記島状の半導体領域の側面及び上面を覆って設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して前記島状の半導体領域の前記側面及び前記上面を覆って設けられたゲート電極とを有し、前記島状の半導体領域の前記側面及び前記上面はチャネル形成領域として機能する半導体装置である。 （もっと読む）

【課題】縦型ＭＯＳトランジスタの小型化、それに伴い増加する寄生抵抗、寄生容量の低減。
【解決手段】基板と、基板上の絶縁膜と、基板上の絶縁膜上に形成された平面状半導体層と、平面状半導体層に形成される第１のドレイン／ソース領域、平面状半導体層上に形成される柱状半導体層、柱状半導体層上部に形成される第２のソース／ドレイン領域、及び柱状半導体層の側壁を包囲するように絶縁膜を介して形成されるゲート電極を含む第１及び第２のＭＯＳトランジスタとを備える半導体装置において、第１又は第２のＭＯＳトランジスタの第２のソース／ドレイン領域の上面の面積は、第１又は第２のＭＯＳトランジスタの柱状半導体層のそれぞれの上面の面積よりも大きく、第１のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部と第２のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部とを接続するシリサイド層が形成される。 （もっと読む）

【課題】縦型ＭＯＳトランジスタの小型化、及びそれに伴って増加する寄生抵抗、寄生容量を低減すること。
【解決手段】基板と、基板上の絶縁膜と、基板上の絶縁膜上に形成された平面状半導体層と、平面状半導体層に形成されるドレイン又はソース領域、平面状半導体層上に形成される柱状半導体層、柱状半導体層上部に形成されるソース又はドレイン領域、及び柱状半導体層の側壁を包囲するように絶縁膜を介して形成されるゲート電極を含む第１及び第２のＭＯＳトランジスタとを備える半導体装置において、第１のＭＯＳトランジスタの平面状半導体層に形成されるドレイン又はソース領域の表面の少なくとも一部と第２のＭＯＳトランジスタの平面状半導体層に形成されるドレイン又はソース領域の表面の少なくとも一部とを接続するシリサイド層が形成されている。 （もっと読む）

【課題】 基板上に形成された上面及び左右両側の側壁を備えた半導体ボディを有する半導体デバイス及びその製造方法を提供する。
【解決手段】 ゲート誘電体層が、半導体ボディの上面上及び半導体ボディの左右両側の側壁上に形成される。ゲート電極は、半導体ボディの上面上のゲート誘電体上に形成されると共に、半導体ボディの左右両側の側壁上のゲート誘電体に隣接して形成される。 （もっと読む）

【課題】縦型ＭＯＳトランジスタの高集積化、高性能化。
【解決手段】基板上の絶縁膜上に平面状半導体層及び複数の平面状半導体層上の柱状半導体層を形成し、平面状半導体層を素子に分離し、平面状半導体層に不純物領域を形成し、その後に表面の少なくとも一部に絶縁膜を形成し、絶縁膜上に導電膜を形成し、絶縁膜及び前記導電膜をエッチバックし、柱状半導体層側面の絶縁膜及び導電膜を所望の長さに形成し、ゲート電極を形成し、導電膜及び絶縁膜を選択的にエッチングにより除去し、ゲート電極及び前記ゲート電極から延在するゲート配線を形成し、複数の柱状半導体層の各々に対応する複数のＭＯＳトランジスタのうち、第１のＭＯＳトランジスタの平面状半導体層に形成された不純物領域の表面の少なくとも一部と第２のＭＯＳトランジスタの平面状半導体層に形成された不純物領域の表面の少なくとも一部とを接続する第１のシリサイド層を形成する。 （もっと読む）

【課題】グラフェントランジスタ及び電子機器に関し、グラフェン膜を用いたチャネル層の特性を各場所で最適化することにより、グラフェントランジスタの性能を向上する。
【解決手段】一層以上のグラフェンからなる炭素膜１２をキャリアが走行する能動領域とするとともに、前記能動領域を構成する前記炭素膜のキャリアの走行方向に垂直な方向の幅を場所によって変化させる。 （もっと読む）

【課題】ＳＯＩ技術を用いて半導体装置を作製する上で、パンチスルー電流を抑えるだけでなく、貼り合わせに用いるシリコンウエハーの再利用を実現できる構造を有する半導体装置、およびその作製方法を提供する。
【解決手段】シリコンウエハー１０１から分離された基板１０６に貼り合わせた半導体膜１０７に、ソース領域およびドレイン領域とは逆の導電型の不純物１０９、１１２を注入し、その上に単結晶半導体膜１１４を接合して得られる積層の半導体膜を用いてチャネル領域を形成する。 （もっと読む）

【課題】レイアウトを容易にし、ローディング効果の影響を抑制する。
【解決手段】バッファ回路は、複数のバッファ領域の各々に形成された複数の単位バッファ回路を備える。複数のバッファ領域の各々は、複数の個別領域がジグザグに連結してなる。バッファ領域の一方の端部には高電位電源線ＬＨ、他方の端部には低電位電源線ＬＳが設けられる。複数の個別領域の各々に独立したＰ型またはＮ型の半導体領域を備える。Ｐ型の半導体領域には、複数のＰ型のトランジスタが直列に設けられた組が複数並列に接続されており、Ｎ型の半導体領域には、複数のＮ型のトランジスタが直列に設けられた組が複数並列に接続される。 （もっと読む）

【課題】結晶粒径が大きい多結晶半導体膜を従来方法に比べてより一層高い歩留まりで形成できる多結晶半導体膜の形成方法を提供する。
【解決手段】ガラス板等からなる基板１０上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜をパターニングして、先端が凸の島状又は帯状のメインパターンＰ１と、メインパターンＰ１間の隙間を埋めるサブパターンＰ２とを形成する。そして、基板１０上に連続波レーザを照射しながら、レーザ照射域をメインパターンの先端から後端に向う方向に走査して多結晶半導体膜を形成する。 （もっと読む）

【課題】 薄膜トランジスタ、薄膜トランジスタを含む回路装置、薄膜トランジスタを含む液晶ディスプレイおよび回路装置を含む液晶ディスプレイにおいて、薄膜トランジスタの電気特性のばらつきを小さくすること。
【解決手段】 薄膜半導体装置は、ガラス基板５１と、該基板上に設けられたアモルファスシリコン膜５３と、該アモルファスシリコン膜に結晶化された複数の細長い結晶粒３１と、該結晶粒に活性層１１が配置された薄膜トランジスタと含む。 （もっと読む）

【課題】 過熱によるＳｉの溶融や急冷による熱応力の発生を抑制した半導体装置及びその製造方法を提供すること。
【解決手段】 基板上に形成され、所定の間隔を隔てて第１の不純物領域及び第２の不純物領域を有する島状半導体層、前記島状半導体層上に形成されたゲート絶縁膜、及び前記第１の不純物領域及び第２の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成されたゲート電極を具備し、前記島状半導体層の平面形状は、すべての角が鈍角である多角形であることを特徴とする。 （もっと読む）

【課題】サージ耐圧の高い半導体装置を提供する。
【解決手段】半導体層からなる複数のフィン１５ａ〜１５ｆと、複数のフィン１５ａ〜１５ｆの側面上にゲート絶縁膜１６を介して設けられたゲートＧ１〜Ｇ６が、互いに電気的に接続されたゲート電極１７と、ゲート電極１７を挟むように、複数のフィン１５ａ〜１５ｆ内に設けられたソースＳ１〜Ｓ６およびドレインＤ１〜Ｄ６と、複数のソースＳ１〜Ｓ６を電気的に接続するソース電極１９と、複数のドレインＤ１〜Ｄ６を電気的に接続するドレイン電極１８と、ゲート電極１７に外部から電気を供給するためのゲートコンタクト２０と、を備え、複数のフィン１５ａ〜１５ｆのうち、ゲートコンタクト２０との距離が小さい方にあるフィン１５ａ、１５ｂの幅Ｗ１、Ｗ２が、ゲートコンタクト２０との距離が大きい方にあるフィン１５ｃ〜１５ｆの幅Ｗ３〜Ｗ６よりも大きい。 （もっと読む）

【課題】 過熱によるＳｉの溶融や急冷による熱応力の発生を抑制した半導体装置及びその製造方法を提供すること。
【解決手段】 基板上に形成され、所定の間隔を隔てて第１の不純物領域及び第２の不純物領域を有する島状半導体層、前記島状半導体層上に形成されたゲート絶縁膜、前記第１の不純物領域及び第２の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成されたゲート電極、及び前記島状半導体層の周辺に配置された熱緩衝パターンを具備し、前記熱緩衝パターンは、前記基板よりも熱伝導率が大きく、前記島状半導体層よりも融点が高い材料からなることを特徴とする。 （もっと読む）