【課題】生産性に優れた半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板７の一方の面側に、トランジスタ４のゲート絶縁体層４４を形成する第１の工程と、ゲート絶縁体層４４上に、厚さ方向に貫通する貫通部９１を備える絶縁体層９を形成する第２の工程と、貫通部９１内の底部付近のゲート絶縁体層４４上、および、貫通部９１の周囲の絶縁体層９上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、ゲート絶縁体層４４上に形成された電極を用いて、ゲート電極４５を形成するとともに、絶縁体層９上に形成された電極を用いて、画素電極６を形成する第３の工程とを有する。また、平面視で、貫通部９１の開口部の縁が、当該貫通部９１の底部の縁より内側に位置する。 （もっと読む）

【課題】素子基板のマスク枚数を抑えて、ディスクリネーションを効率良く隠すとともに、比視感度の高い緑色を表示する画素については光漏れが目立ちにくくする。
【解決手段】直視型の透過型の液晶表示装置において、素子基板は、ゲート配線３１１と、ソース配線３０２と、画素ＴＦＴを有する画素部と、ｎチャネル型ＴＦＴやｐチャネル型ＴＦＴを有する駆動回路とを含む。比視感度の高い緑表示の画素については、光漏れが目立ちやすいので、確実にディスクリネーションを遮光できるように、遮光膜を兼ねたドレイン電極３１３の面積を広くする。赤表示の画素については、遮光膜を兼ねた遮光電極３１４を狭い幅で設ける。青表示の画素については、明るさを優先して、遮光膜３１５を一部のみ形成する。 （もっと読む）

【課題】複数のゲート長を有するトランジスタを形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、第１の柱状体と第２の柱状体とを形成する工程と、前記第１及び第２の柱状体と前記半導体基板とを覆う半導体膜であって、前記第１の柱状体を覆う第１の部分と前記第２の柱状体を覆う第２の部分との導電型及び不純物の濃度の少なくとも一方が互いに異なるように半導体膜を形成する工程と、前記半導体膜をエッチバックして、前記第１及び第２の柱状体のそれぞれの側壁に、互いに異なる高さを有する第１の半導体膜柱状部と第２の半導体膜柱状部とを形成する工程と、を備えることを特徴とする半導体装置の製造方法を採用する。 （もっと読む）

【課題】縦型トランジスタにおいて、柱状半導体層上部のシリサイドの細線効果を低減すること、また、シリサイドと上部拡散層間の界面抵抗を低減することによりトランジスタ特性を改善すること、またコンタクトとゲート間のショートが発生しない構造を実現すること。
【解決手段】柱状半導体層と、前記柱状半導体層の底部に形成される第1のドレイン又はソース領域と、該柱状半導体層の側壁を包囲するように第１の絶縁膜を介して形成されるゲート電極と、前記柱状半導体層上面上部に形成されるエピタキシャル半導体層とを含み、前記第２のソース又はドレイン領域が少なくとも前記エピタキシャル半導体層に形成され、前記第２のソース又はドレイン領域の上面の面積は、前記柱状半導体層の上面の面積よりも大きいことを特徴とするＭＯＳトランジスタ。 （もっと読む）

【課題】大面積な半導体装置を低コストに提供することを目的の一とする。または、ｎチャネル型トランジスタ及びｐチャネル型トランジスタに最適な結晶面をチャネル形成領域とすることにより、性能向上を図ることを目的の一とする。
【解決手段】絶縁表面上に（２１１）面から±１０°以内の面を上面とする島状の単結晶半導体層を形成し、単結晶半導体層の上面及び側面に接して形成し、且つ絶縁表面上に非単結晶半導体層を形成し、非単結晶半導体層にレーザー光を照射して非単結晶半導体層を溶融し、且つ、単結晶半導体層を種結晶として絶縁表面上に形成された非単結晶半導体層を結晶化して結晶性半導体層を形成し、結晶性半導体層を用いて、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する。 （もっと読む）

【課題】高速かつ高精度に、確率的な動作を実行する。
【解決手段】２Ｄ−ＴＪＡ１４は、ソース領域１２とドレイン領域１３とを接続する抵抗線網である。２Ｄ−ＴＪＡ１４では、複数のドット２０が形成されている。ゲート電極Ｇ１、Ｇ２は、２Ｄ−ＴＪＡ１４の複数のドット２０各々と容量結合されている。２Ｄ−ＴＪＡ１４は、ドット２０間を接続する抵抗線網によって微小トンネル接合が形成されている。ドット２０のサイズは実質的に均一であり、微小トンネル接合のサイズも実質的に均一である。 （もっと読む）

【課題】電界効果移動度が高く、オン電流が大きい薄膜トランジスタを提供する。
【解決手段】ゲート電極と、ゲート電極を覆って設けられたゲート絶縁層と、ゲート絶縁層上に、ゲート電極と重畳して設けられた半導体層と、半導体層上の一部に設けられてソース領域及びドレイン領域を形成する不純物半導体層と、不純物半導体層上に設けられた配線層と、を有し、ソース領域及びドレイン領域の幅は、半導体層の幅よりも小さく、半導体層の幅は、少なくともソース領域とドレイン領域の間において拡大された薄膜トランジスタとする。 （もっと読む）

【課題】柱状半導体層の周囲にゲート電極が形成される縦型トランジスタにおいては、各々の縦型トランジスタのゲート長より大きいゲート長を持つトランジスタを形成することが困難である。
【解決手段】基板上に形成された第１の拡散層上に２個の柱状半導体層によって形成された縦型トランジスタが隣接して形成されており、それらの縦型トランジスタは共通なゲート電極を備え、第１の柱状半導体層の上部に形成された第１の上部拡散層はソース電極に接続され、第２の柱状半導体層の上部に形成された第２の上部拡散層はドレイン電極に接続され、２個の縦型トランジスタが直列に接続されることによって、各々の縦型トランジスタの２倍のゲート長を持つトランジスタとして機能することを特徴とする半導体装置を提供する。 （もっと読む）

【課題】ウェル電位固定用のウェル給電用素子を設ける際に、縦型ＭＯＳトランジスタ間に素子分離用の埋込絶縁層を必要とせず、素子分離用の埋込絶縁層の形成に必要な面積を削減して、半導体装置の高集積化を図る。
【解決手段】半導体基板１に形成された第１導電型のウェル２内に、ウェル給電用素子Ｘと縦型ＭＯＳトランジスタＹとが備えられ、ウェル給電用素子Ｘは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ１を有し、ピラー部Ｐ１の上部には、第１導電型のウェル２の濃度よりも高い濃度を有する第１導電型の第１不純物拡散層１３を備え、縦型ＭＯＳトランジスタＹは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ２を有し、かつ縦型ＭＯＳトランジスタＹのピラー部Ｐ２の上部には、第２導電型の第２不純物拡散層７を備えることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】高いオン電流、低いオフ電流を与えるｐ型半導体ナノワイヤ・デバイス、ｎ型半導体ナノワイヤ・デバイスを提供する。
【解決手段】各々が半導体リンク部３０Ｃ，５０Ｃと２つの隣接するパット部３０Ａ，３０Ｂ，５０Ａ，５０Ｂを含む半導体構造体で、半導体リンク部の側壁は、第１の半導体構造体の場合には正孔の移動度を最大化するように、第２の半導体構造体の場合には電子の移動度を最大化するように方位を定める。半導体構造体の酸化による薄化で、半導体リンク部の幅は、異なる結晶方位ごとに異なる速度で小さくされる。異なる量の薄化の結果、薄化後に得られる半導体ナノワイヤが目標とするサブリソグラフィ寸法となるように、予め決定される。異なる結晶面に対する異なる薄化速度を補償することによって、過剰な薄化又は不十分な薄化がなされることなく、最適なサブリソグラフィ幅を有する半導体ナノワイヤを形成する。 （もっと読む）

【課題】極めて簡単な構成にも拘わらず、半導体層への光照射を低減し、オフ電流の発生の抑制を図った薄膜トランジスタを具備する表示装置の提供。
【解決手段】画像表示部が形成された基板に薄膜トランジスタが形成された表示装置であって、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極を被って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上であって前記ゲート電極に重畳して形成される半導体層と、
前記半導体層上に形成され互いに対向して配置された一対の電極と、
を備え、
前記半導体層は、平面的に観た場合、前記ゲート電極の形成領域内に配置され、前記ゲート電極側から、結晶性半導体層および非晶質半導体層の順次積層体から構成され、
前記ゲート電極は、少なくとも前記半導体層と対向する領域において、光透過率が０．３％以下となる膜厚で形成されている。 （もっと読む）

【課題】低閾値電圧で、オン抵抗が小さくできる低電力消費で高耐圧のＭＯＳトランジスタに関する技術の提供。
【解決手段】半導体基板１０上に設けられた埋め込み酸化膜１１，不純物濃度が第１濃度のシリコン層１２，不純物濃度が第１濃度より低い第２濃度のエピタキシャル層１３と、エピタキシャル層の表面から埋め込み酸化膜１１に達する低濃度の第１導電型のドレイン領域１５、埋め込み酸化膜に達する第２導電型のチャネル領域１４、高濃度の第１導電型のソース領域１６と、チャネル領域１４とドレイン領域１５の一部を覆うゲート電極２１と、ゲート電極とエピタキシャル層の間のゲート酸化膜２０と、ドレイン領域内のゲート電極から離れた高濃度の第１導電型で形成されたドレインオーミック領域１５ｃと、高濃度の第２導電型のチャネルオーミック領域１４ｄを備え、ゲート電極直下に第２濃度よりさらに低濃度のチャネルドープ領域１４ｃを形成する。 （もっと読む）

【課題】各画素にＮ型とＰ型の２つの薄膜トランジスターを形成配置することによって、コンタクトホールの形成数が２つから４つに増え、薄膜トランジスターの平面的な占有面積が大きくなってしまう。
【解決手段】Ｎ型薄膜トランジスターＮＴのドレイン領域ＮＤとＰ型薄膜トランジスターＰＴのドレイン領域ＰＤとが部分的に隣接するように、また、Ｎ型薄膜トランジスターＮＴのソース領域ＮＳとＰ型薄膜トランジスターＰＴのソース領域ＰＳとが部分的に隣接するように、それぞれ配置されている。ドレイン領域ＮＤとドレイン領域ＰＤとの隣接部分に１つのコンタクトホール１２１が形成されて、ドレイン領域ＮＤとドレイン領域ＰＤとが、同時に信号線１２と電気的に接続されている。ソース領域ＮＳとソース領域ＰＳとの隣接部分には、１つのコンタクトホール２９１が形成されて、ソース領域ＮＳとソース領域ＰＳとが、同時に容量電極２９と接続されている。 （もっと読む）

【課題】漏れ電流が減り，かつ隣接薄膜トランジスタとのクロストークが防止される薄膜トランジスタ，および薄膜トランジスタを具備した平板ディスプレイ装置を提供する。
【解決手段】基板１１と，基板１１上部に配置されるゲート電極１２と，ゲート電極１２と絶縁され，互いに所定の間隔をおいて，対向配置されるソース電極１４１およびドレイン電極１４２と，ゲート電極１２と絶縁され，ソース電極１４１およびドレイン電極１４２の各々に接して，少なくともソース電極とドレイン電極との間の領域と隣接した薄膜トランジスタとを区別する溝１６を備える半導体層１５とを具備し，溝１６の第１溝は，ソース電極のドレイン電極側のエッジ領域以外の残余領域およびドレイン電極のソース電極側のエッジ領域以外の残余領域に対応する半導体層に形成され，第１溝は，ソース電極の残余領域およびドレイン電極の残余領域に同一または大きく形成される。 （もっと読む）

【課題】１個の島状半導体を用いてインバータを構成することにより、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供する。
【解決手段】島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、第１のゲート絶縁膜の周囲を取り囲むゲート電極と、ゲート電極の周囲を取り囲む第２のゲート絶縁膜と、第２のゲート絶縁膜の周囲を取り囲む筒状半導体層と、島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、島状半導体層の下部に配置された第２の第１導電型高濃度半導体層と、筒状半導体層の上部に配置された第１の第２導電型高濃度半導体層と、筒状半導体層の下部に配置された第２の第２導電型高濃度半導体層と、を有することを特徴とする半導体装置により、上記課題を解決する。 （もっと読む）

【課題】薄膜トランジスタにおけるリーク電流の低減を図る。
【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタにおける半導体膜５ｂ（６ｂ）の端部が、スパッタリングによって成膜される金属膜９ｈと接触した際に、導電性を有するように変質してしまった変質導電部５ｊ（６ｊ）の一部が取り除くことで、半導体膜５ｂ（６ｂ）の端面に沿ったソース−ドレイン間のリーク電流経路を遮断して、より一層のリーク電流の低減を図ることとした。 （もっと読む）

【課題】半導体膜を適正な膜厚で所定の位置に精度良く形成することができ、且つ、生産性の優れた薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイを提供する。
【解決手段】下地層の表面に、該下地層の表面に形成されたソース電極とドレイン電極を囲むように、半導体溶液に対し、ソース電極とドレイン電極の表面および下地層の表面よりも高い撥液性を有する隔壁層を形成する工程と、隔壁層によって囲まれた領域に、半導体溶液を塗布し半導体膜を成膜する工程と、ソース電極とソースバスを該ソース電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程と、ドレイン電極と画素電極を該ドレイン電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程と、を有する。 （もっと読む）

【課題】バックライトによるフォトリークを抑制させた液晶表示装置の提供。
【解決手段】液晶表示パネルとバックライトとを備え、バックライト側の基板に薄膜トランジスタが形成されている液晶表示装置であって、前記薄膜トランジスタは、前記基板側から、ゲート電極ＧＴとゲート絶縁膜ＧＩと、その上面に形成された半導体層と、前記半導体層の上面に互いに対向して配置された一対の電極ＤＴ，ＳＴとを備えて構成され、前記半導体層は、前記基板側から、微結晶半導体層ＭＳと非晶質半導体層ＡＳの順次積層体からなり、前記ゲート電極の形成領域の内部に島状に形成され、前記一対の電極ＤＴ，ＳＴのそれぞれは、他方の電極と対向する辺を除いた他の辺が前記半導体層よりも外方にはみ出すように形成され、前記半導体層よりも外方にはみ出した部分は、少なくとも前記半導体層の周辺において前記ゲート電極と重畳している。 （もっと読む）

【課題】酸化物半導体層を有するトランジスタ又は当該トランジスタを具備する半導体装置において、電気的特性の劣化を抑制することを課題の一とする。
【解決手段】酸化物半導体をチャネル層として用いるトランジスタにおいて、酸化物半導体層の表面に接してｐ型シリコン層を設けた構成とする。また、ｐ型シリコン層を、少なくとも酸化物半導体層においてチャネルが形成される領域に接して設けると共に、酸化物半導体層においてｐ型シリコン層が設けられない領域にソース電極層及びドレイン電極層を接して設けた構成とすることができる。 （もっと読む）

【課題】簡易な構成で、ソース電極及びドレイン電極に流れる電流を増大させたトランジスタ素子を提供することを課題とする。
【解決手段】トランジスタ素子１０において、波状に凹凸した平面形状を持つ端辺１８Ａを有するソース電極１８と、波状に凹凸した平面形状を持つ端辺２０Ａを有するドレイン電極２０とが、間隔を持って隔てられ、且つ互いの波状に凹凸した平面形状を持つ端辺１８Ａ，２０Ａを対向させて配設させている。 （もっと読む）