【課題】基板処理の効率を高めることができ、また半導体膜の移動度を高めることができるレーザー結晶化法を用いた半導体製造装置を提供する。
【解決手段】半導体膜を成膜する成膜装置と、レーザー装置とを備えたマルチチャンバー方式の半導体製造装置であり、レーザー装置は、被処理物に対するレーザー光の照射位置を制御する第１の手段と、レーザー光を発振する第２の手段（レーザー発振装置１２１３）と、前記レーザー光を加工または集光する第３の手段（光学系１２１４）と、前記第２の手段の発振を制御し、なおかつ第３の手段によって加工されたレーザー光のビームスポットがマスクの形状のデータ（パターン情報）に従って定められる位置を覆うように前記第１の手段を制御する第４の手段とを有する。 （もっと読む）

【課題】光源側にゲート電極膜を有するＴＦＴを用いた表示装置であって、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供。
【解決手段】ＴＦＴの少なくとも一端において、ソース領域やドレイン領域となる高濃度領域と、チャネル領域との間に、順に、高濃度領域の不純物濃度が低濃度の第１低濃度領域と、第１低濃度領域の不純物濃度よりさらに低濃度の第２低濃度領域とを、設ける。 （もっと読む）

【課題】１個の柱を用いてインバータを構成することにより、高集積なＣＭＯＳインバータ回路からなる半導体装置を提供する。
【解決手段】第１のシリコンと、該第１のシリコンとは極性が異なる第２のシリコンと、前記第１のシリコンと前記第２のシリコンとの間に配置され、基板に対して垂直方向に延びている第１の絶縁物とからなる１本の柱と、前記第１のシリコンの上下のそれぞれに配置され、前記第１のシリコンとは極性が異なる第１の高濃度不純物を含むシリコン層と、前記第２のシリコンの上下のそれぞれに配置され、前記第２のシリコンとは極性が異なる第２の高濃度不純物を含むシリコン層と、前記第１のシリコンと前記第２のシリコンと前記第１の絶縁物とを取り囲む第２の絶縁物と、前記第２の絶縁物を取り囲む導電体とを含む半導体装置により、上記課題を解決する。 （もっと読む）

【課題】多層配線間で形成される寄生容量を低減することを目的の一とする。
【解決手段】画素、メモリ部、又はＣＭＯＳ回路等に配置されたトランジスタのチャネル形成領域２１３、２１４と重なる第１の配線（ゲート電極）の一部または全部と第２の配線（ソース線またはドレイン線）１５４、１５７とを重ねる。また、ゲート電極と第２配線１５４、１５７の間には第１の層間絶縁膜１４９及び第２の層間絶縁膜１５０ｃを設け、寄生容量を低減した半導体装置である。 （もっと読む）

【課題】寄生抵抗が小さく、かつ電流駆動能力が大きい高耐圧ハイブリッドトランジスタのような半導体装置の構造を提供する。
【解決手段】第１導電型の半導体層２２に第１導電型のベース領域９を備える。ベース領域９には第２導電型のエミッタ領域１０が設けられる。半導体層２２にはベース領域９に隣接して半導体層２２の表面から半導体層２２の厚さより小さい所定深さにわたって第２導電型の不純物層２３が設けられる。不純物層２３にはベース領域９から離間して第１導電型のコレクタ領域１１および第２導電型のドレイン領域１４が設けられる。半導体層２２の表面上には、エミッタ領域１０の端部上、ベース領域９上および不純物層２３上の一部にわたってゲート絶縁膜１２を介してゲート電極１３が設けられる。エミッタ領域１０とベース領域９とに共通接続された第１電極１５と、コレクタ領域１１とドレイン領域１４とに共通接続された第２電極１６とを備える。 （もっと読む）

【課題】駆動電流の増大を図る。
【解決手段】半導体装置は、半導体基板１０と、前記半導体基板上のソース／ドレイン領域に形成された第１半導体層１１と、前記第１半導体層上に形成された第１部分１２ａと、前記ソース／ドレイン領域の間に位置するチャネル領域に線状に形成された第２部分１２ｂと、を有する第２半導体層１２と、前記第２半導体層の前記第２部分の周囲に絶縁膜１７を介して形成されたゲート電極１８と、を具備し、前記第２半導体層の前記第２部分の膜厚は、前記第２半導体層の前記第１部分の膜厚より小さい。 （もっと読む）

【課題】接続配線に起因する耐圧低下を抑制する。
【解決手段】半導体装置は、第１素子領域１６に配置されたＬＩＧＢＴと、第２素子領域１８に配置されたＦＷＤを備えている。第１素子領域１６と第２素子領域１８は、ＳＯＩ基板２０を平面視したときに、隣接部１１においてｙ軸方向に沿って並んでいる。ＬＩＧＢＴは、ＳＯＩ基板２０を平面視したときに、隣接部１１においてコレクタ電極４２とエミッタ電極４８がｘ軸方向に間隔を置いて配置されている。ＦＷＤは、ＳＯＩ基板２０を平面視したときに、隣接部１１においてカソード電極１４２とアノード電極１４８がｘ軸方向に間隔を置いて配置されている。ＬＩＧＢＴのコレクタ電極４２とＦＷＤのカソード電極１４２が接しており、ＬＩＧＢＴのエミッタ電極４８とＦＷＤのアノード電極１４８が接している。 （もっと読む）

【課題】本発明の一つの目的は、金属イオンの拡散によって半導体パターンの長さが短くなることを防止する薄膜トランジスタ及びその製造方法並びに表示基板を提供する。
【解決手段】薄膜トランジスタは、ソース領域、ドレーン領域、チャンネル領域及び拡散抑制部を含む半導体パターンと、半導体パターン上に形成された第１絶縁膜パターンと、半導体パターンに対応して第１絶縁膜パターン上に形成されたゲート電極と、ゲート電極上に形成された第２絶縁膜パターンと、第２絶縁膜パターン上に形成され、半導体パターンのソース領域及びドレーン領域がそれぞれ接続されるソース電極及びドレーン電極とが設けられ、拡散抑制部はソース電極又はドレーン電極からチャンネル領域へ金属イオンが拡散することを抑制する。 （もっと読む）

【課題】絶縁層上の半導体層に形成されたトランジスターの閾値電圧のバラツキを低減できるようにした半導体装置を提供する。
【解決手段】絶縁層上に半導体層が形成された基板と、前記半導体層に形成されたトランジスターと、を備え、前記トランジスターは、前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側下の前記半導体層に形成されたソース又はドレインと、前記ゲート電極直下の前記半導体層において前記トランジスターのゲート幅方向に沿って電流を流すための入力側端子及び出力側端子と、を有する。 （もっと読む）

【課題】耐圧が維持されるとともに絶縁耐量の高いワイヤ配線が電極に配線される誘電体分離型半導体装置を提供する。
【解決手段】誘電体分離型半導体装置は、支持基板、埋込誘電体層および半導体基板から構成される誘電体分離型基板を具備し、半導体基板は、選択的に形成される第１半導体領域と、第１半導体領域をその外周縁から所定の距離だけ離間して取り囲むように設けられる第２導電型の第２半導体領域と、第１半導体領域に接合される第１主電極と、第２半導体領域に接合される第２主電極と、を備え、支持基板は、第１半導体領域に重畳する領域を内包する位置に貫通孔と、貫通孔の開口に現れる埋込誘電体層の領域に接して配設されるシリコーンラダーポリマー層と、貫通孔の開口に現れる埋込誘電体層の領域、シリコーンラダーポリマー層に接して配設される裏面電極と、シリコーンラダーポリマー層に囲まれる空間を埋めて平坦化する第１ハンダと、を備える。 （もっと読む）

【課題】炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。または、炭化シリコンを用いた半導体装置を提供することを目的の一とする。
【解決手段】炭化シリコン基板にイオンを添加することにより、炭化シリコン基板中に脆化領域を形成し、炭化シリコン基板とベース基板とを絶縁層を介して貼り合わせ、炭化シリコン基板を加熱して、脆化領域において炭化シリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層を形成し、炭化シリコン層を１０００℃〜１３００℃の温度で熱処理して、炭化シリコン層の欠陥を低減することにより半導体基板を作製する。または、上述のようにして形成された半導体基板を用いて半導体装置を作製する。 （もっと読む）

【課題】ある応力がかかっても回路全体としての動作特性が変化しない薄膜の半導体素子を実現し、これによって、動作マージンが広く大型化が容易なフレキシブルな半導体装置、電気光学装置、電子機器を提供する。
【解決手段】本発明の半導体装置は、基板１００上に薄膜トランジスタ８を有し、この薄膜トランジスタ８は、基板１００の湾曲に対してチャネル内のキャリアの移動度が相補的に変化する第１のチャネル領域１ｃおよび第２のチャネル領域１ｃを有している。 （もっと読む）

【課題】ゲート電極７作製後にチャネル部１２を作製する縦型ＭＩＳＦＥＴの製造方法において、ゲート絶縁膜１０に損傷を与えたり移動度を劣化させたりすることなく、孔底面に形成された絶縁膜や、自然酸化膜を除去する。
【解決手段】単結晶半導体基板１または単結晶半導体層に形成された不純物領域８の上に、第一絶縁層４、５と、ゲート電極層７と、第二絶縁層５、４と、をこの順に積層した積層体を形成し、前記積層体に不純物領域８が露出する孔を形成し、少なくとも前記孔の側壁に露出しているゲート電極層７、および、前記孔の底面に露出している不純物領域８の上に絶縁膜１０を形成し、ゲート電極層７の露出部分の上に形成された絶縁膜１０の上に半導体膜を重ねて形成し、不純物領域８の上に形成された絶縁膜を除去し、孔の底面に露出している不純物領域８に接し、孔底面から孔の開口部までつながる半導体部を形成する半導体装置の製造方法を提供する。 （もっと読む）

【課題】ＳＯＩ基板にＦＥＴが形成された半導体装置であって、動作の信頼性が高い半導体装置を提供する。
【解決手段】半導体装置１においては、ＳＯＩ基板１０のシリコン層１３内に、Ｎ⁻型のボディ領域２２、Ｐ^＋型のドレイン領域２３ａ及びソース領域２３ｂ、ボディ領域２２から見てソース領域２３ｂ側に配置されたＮ^＋型のボディコンタクト領域２４が形成されている。上方から見て、ボディ領域２２の形状はコ字状であり、ＦＥＴ形成領域の短辺方向に延びる本体部２２ａと、本体部２２ａから長辺方向に延出した延出部２２ｂとが形成されている。また、短辺方向から見て、ボディコンタクト領域２４の形状はＬ字状であり、延出部２４ｂはボディ領域２２の延出部２２ｂの直下域に進入している。これにより、ボディコンタクト領域２４は本体部２２ａに接触し、ゲート絶縁膜１４の中央部分１４ｃから離隔している。 （もっと読む）

【課題】簡単な製造方法によって製造することができ、かつ良好な電気特性を有するトランジスタの製造方法、トランジスタ及び回路基板を提供する。
【解決手段】トランジスタ１は、基板１０と、基板１０の表面に形成されたゲート電極１２と、基板１０上にゲート電極１２を覆うように形成されたゲート絶縁膜１４と、ゲート電極１２の両側にゲート絶縁膜１４を介して形成されたソース電極１６及びドレイン電極１８と、ソース電極１６及びドレイン電極１８上の厚肉部２００とソース電極１６及びドレイン電極１８によって挟まれたゲート絶縁膜１４上に設けられ、厚肉部２００よりも膜厚の薄い薄肉部２０２とを有する表面処理膜２０と、厚肉部２００と薄肉部２０２とで形成された凹部２０４に設けられた有機半導体膜２２とを備えて概略構成されている。 （もっと読む）

【課題】優れた電気特性を有するトランジスタの製造方法、トランジスタ及び回路基板を提供する。
【解決手段】トランジスタ１は、基板１０と、基板１０の表面に形成されたゲート電極１２と、基板１０上にゲート電極１２を覆うように形成されたゲート絶縁膜１４と、ゲート電極１２の両側にゲート絶縁膜１４を介して形成されたソース電極１６及びドレイン電極１８と、ソース電極１６及び前記ドレイン電極１８上の厚肉部２２０とソース電極１６及びドレイン電極１８によって挟まれたゲート絶縁膜１４上に設けられ、厚肉部２２０よりも膜厚の薄い薄肉部２２２と薄肉部２２２上の一部に形成された凸部２２４とを有する有機半導体膜２２と、を備えて概略構成されている。 （もっと読む）

【課題】４個の島状半導体を用いてＳＲＡＭを構成することにより、高集積なＳＧＴを用いたＳＲＡＭからなる半導体装置を提供する。
【解決手段】第１の島状半導体層１３７の周囲上に少なくとも一部に接して第１のゲート絶縁膜１８７が存在し、第１のゲート絶縁膜１８７に第１のゲート電極１７８の一面が接し、第１のゲート電極１７８の他面に第２のゲート絶縁膜１８７が接し、第２のゲート絶縁膜１８７に少なくとも第２の半導体層１４１が接して、第１の島状半導体層１３７の上部に配置された第１の第１導電型高濃度半導体層１６１と、第１の島状半導体層１３７の下部に配置された第２の第１導電型高濃度半導体層１６２と、第２の半導体層１４１の上部に配置された第１の第２導電型高濃度半導体層１５４と、第２の半導体層１４１の下部に配置された第２の第２導電型高濃度半導体層１５６と、を有するインバータを用いてＳＲＡＭを形成する。 （もっと読む）

【課題】低いコンタクト抵抗を有し、かつ、オン抵抗の増大を回避できて高いチャネル移動度を維持できるノーマリオフ動作の電界効果型トランジスタを提供する。
【解決手段】この電界効果型トランジスタは、ＡｌＧａＮ障壁層６の薄層部６ａは、第２のＧａＮ層４のＶ欠陥１３およびＶ欠陥１３に連なる第３のＧａＮ層５の非成長領域Ｇ１上に形成されているので、エッチングを行うことなく平坦部６ｂよりも薄くできる。よって、エッチングダメージがチャネル移動度を低下させることがなく、オン抵抗の増大を回避できる。 （もっと読む）

【課題】ｎチャネル型トランジスタ及びｐチャネル型トランジスタを有する半導体装置の集積化を図ることを目的の一とする。または、半導体装置の性能向上を図ることを目的の一とする。または、大面積な半導体装置を低コストに提供することを目的の一とする。
【解決手段】｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン基板に加速されたイオンを照射して、単結晶シリコン基板中に脆化領域を形成する工程と、絶縁層を介して単結晶シリコン基板とベース基板とを貼り合わせる工程と、脆化領域において、単結晶シリコン基板を分離し、ベース基板上に｛２１１｝面から±１５°以内の面を表面とする単結晶シリコン層を形成する工程と、単結晶シリコン層を用いて、チャネル長方向が＜１１１＞軸から±１５°以内のｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する工程と、を有する半導体装置の作製方法である。 （もっと読む）

【課題】生産性に優れた半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板７の一方の面側に、トランジスタ４のゲート絶縁体層４４を形成する第１の工程と、ゲート絶縁体層４４上に、厚さ方向に貫通する貫通部９１を備える絶縁体層９を形成する第２の工程と、貫通部９１内の底部付近のゲート絶縁体層４４上、および、貫通部９１の周囲の絶縁体層９上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、ゲート絶縁体層４４上に形成された電極を用いて、ゲート電極４５を形成するとともに、絶縁体層９上に形成された電極を用いて、画素電極６を形成する第３の工程とを有する。また、平面視で、貫通部９１の開口部の縁が、当該貫通部９１の底部の縁より内側に位置する。 （もっと読む）