【課題】さらなる低温プロセス（３５０℃以下、好ましくは３００℃以下）を実現し、安価な半導体装置を提供する。
【解決手段】本発明は、結晶構造を有する半導体層１０３を形成した後、イオンドーピング法を用いて結晶質を有する半導体層１０３の一部にｎ型不純物元素及び水素元素を同時に添加して不純物領域１０７（非晶質構造を有する領域）を形成した後、１００〜３００℃の加熱処理を行うことにより、低抵抗、且つ非晶質な不純物領域１０８を形成し、非晶質な領域のままでＴＦＴのソース領域またはドレイン領域とする。 （もっと読む）

【課題】さらなる低温プロセス（３５０℃以下、好ましくは３００℃以下）を実現し、安価な半導体装置を提供する。
【解決手段】本発明は、結晶構造を有する半導体層１０３を形成した後、イオンドーピング法を用いて結晶質を有する半導体層１０３の一部にｐ型不純物元素及び水素元素を同時に添加して不純物領域１０７（非晶質構造を有する領域）を形成した後、１００〜３００℃の加熱処理を行うことにより、低抵抗、且つ非晶質な不純物領域１０８を形成し、非晶質な領域のままでＴＦＴのソース領域またはドレイン領域とする。 （もっと読む）

【課題】消去電圧を低減させることができる半導体記憶装置を提供することを課題とする。
【解決手段】チャネル形成領域を有する半導体膜と、半導体膜のチャネル形成領域上に、第１の絶縁層、浮遊ゲート電極、第２の絶縁層、制御ゲート電極を設ける。浮遊ゲート電極材料には、半導体基板よりも仕事関数があまり大きくならない窒化チタンとすることにより、消去電圧低減を図ったものである。なお、上記窒化チタンのチタン組成比は、低消費電力化及び誤書き換え耐性の観点から５６ａｔｏｍｉｃ％以上７５ａｔｏｍｉｃ％以下がよい。 （もっと読む）

【課題】
転写型に形成された絶縁膜を基板上に形成された接着膜に転写する際、接着膜の膜厚の不均一を低減する薄膜トランジスタの製造方法を提供する。
【解決手段】
凹凸パターンが形成された転写型に半導体膜を形成する半導体膜形成ステップＳ１１と、半導体膜が形成された転写型に絶縁膜を形成する絶縁膜形成ステップＳ１２と、基板上に予め形成された電極上に接着膜を形成する接着膜形成ステップＳ０２と、接着膜を硬化させる硬化ステップＳ０３と、硬化した接着膜を介して電極上に絶縁膜および半導体膜を転写する転写ステップＳ２１とを備える。 （もっと読む）

【課題】層間絶縁膜に起因する不良を抑え、セルフアライン構造の薄膜トランジスタの信頼性を向上させることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供する。
【解決手段】酸化物半導体膜２０に接して、有機樹脂膜５１を含む層間絶縁膜５０を設ける。層間絶縁膜５０の厚みを厚くして、ゲート絶縁膜３０およびゲート電極４０の段差を確実に被覆し、ソース電極６０Ｓおよびドレイン電極６０Ｄの断線あるいは短絡など、層間絶縁膜５０に起因する不良を抑える。層間絶縁膜５０は、有機樹脂膜５１および第１無機絶縁膜５２の積層構造を有していることが好ましい。酸素や水分などに対するバリア性の高い第１無機絶縁膜５１により、酸化物半導体膜２０への水分の混入や拡散を抑え、薄膜トランジスタ１の信頼性を向上させる。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタにおいて、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】酸化物半導体層のバックチャネル側に有る絶縁層の容量を１．５×１０^−１０Ｆ／ｍ^２以下とする。例えばトップゲート構造のトランジスタの場合、下地絶縁層の容量を１．５×１０^−１０Ｆ／ｍ^２以下とすることにより、基板と下地絶縁層の界面準位の影響を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。 （もっと読む）

【課題】鮮明な多階調カラー表示の可能な発光装置及びそれを具備する電気器具を提供する。
【解決手段】画素１０４に設けられたＥＬ素子１０９の発光、非発光を時間で制御する時分割駆動方式により階調表示を行い、電流制御用ＴＦＴ１０８の特性バラツキによる影響を防ぐ。また、基板上に形成されるＴＦＴ自体も各回路又は素子が必要とする性能に併せて最適な構造のＴＦＴを配置することで、信頼性の高いアクティブマトリクス型発光装置を実現することができる。このようなアクティブマトリクス型発光装置を表示ディスプレイとして具備することで、画像品質が良く、信頼性の高い高性能な電気器具を生産することが可能となる。 （もっと読む）

【課題】集積度が高くリソグラフィーコストが低いｎ型及びｐ型ＦＥＴの積層構造を有した半導体装置を提供すること。
【解決手段】半導体装置１００は、半導体基板１上にそれぞれ離隔しつつ列状に形成された第１グループの複数の柱状ゲート電極１０と、前記半導体基板１上であって前記第１グループの隣接する柱状ゲート電極１０間に形成された第１導電型の第１半導体層１２と、前記第１半導体層の上であって前記第１グループの隣接する柱状ゲート電極間に形成された第１絶縁層２０と、前記第１絶縁層２０の上であって前記第１グループの隣接する柱状ゲート電極１０間に形成された前記第１導電型と異なる第２導電型の第２半導体層１３とを備え、前記第１半導体層１２をチャネルとする前記第１導電型の第１ＭＯＳＦＥＴが形成され、前記第２半導体層１３をチャネルとする前記第２導電型の第２ＭＯＳＦＥＴが形成されている。 （もっと読む）

【課題】トランジスタの微細化を達成し、電界緩和がなされた、酸化物半導体を用いた半導体装置を提供することを課題の一とする。
【解決手段】ゲート電極の線幅を微細化し、ソース電極層とドレイン電極層の間隔を短縮する。ゲート電極をマスクとして自己整合的に希ガスを添加し、チャネル形成領域に接する低抵抗領域を酸化物半導体層に設けることができるため、ゲート電極の幅、即ちゲート配線の線幅を小さく加工しても位置精度よく低抵抗領域を設けることができ、トランジスタの微細化を実現できる。 （もっと読む）

【課題】フィン型半導体領域を有する半導体装置において所望の特性が得られるようにする。
【解決手段】支持基板１１上に、上面及び側面を有する第１の半導体領域１３ａ〜１３ｄを形成する。第１の半導体領域１３ａ〜１３ｄに第１導電型の不純物をプラズマドーピング法によって注入し、それにより、第１の半導体領域１３ａ〜１３ｄの上部に第１の不純物領域１７ａを形成すると共に、第１の半導体領域１３ａ〜１３ｄの側部に第２の不純物領域１７ｂを形成する。このとき、注入ドーズ量が第１のドーズ量となる第１の条件でプラズマドーピング法を実施した後、注入ドーズ量が第１のドーズ量よりも小さい第２のドーズ量となる第２の条件でプラズマドーピング法を実施する。 （もっと読む）

バックゲート上に配置される浮遊ボディセルのアレイと、バックゲートから間隔の開いた浮遊ボディセルのソース領域およびドレイン領域と、を含む浮遊ボディセル構造。浮遊ボディセルは、ピラーの間に伸長するチャネル領域を有する大量の半導電性材料を各々含み、ピラーは、Ｕ形状トレンチなどの間隙によって分離されうる。アレイの浮遊ボディセルは、別のゲートに電気的に結合され、別のゲートは、大量の半導電性材料の側壁上に配置されてもよいし、大量の半導電性材料の間隙内に配置されてもよい。浮遊ボディセルデバイスを形成する方法も開示される。
（もっと読む）

【課題】所望の特性が得られるフィン型半導体領域を有する半導体装置を実現する。
【解決手段】上面及び側面を有する第１の半導体領域６１の上部に第１導電型の第１の不純物領域６１ａが形成されていると共に、第１の半導体領域６１の側部に第１導電型の第２の不純物領域６１ｂが形成されている。第１の半導体領域６１の所定の部分における少なくとも側面及び上部コーナーを覆うようにゲート絶縁膜６２が形成されている。ゲート絶縁膜６２の外側に位置する部分の第１の半導体領域６１における上部コーナーの曲率半径ｒ’は、ゲート絶縁膜６２の下側に位置する部分の第１の半導体領域６１における上部コーナーの曲率半径ｒよりも大きく且つ２ｒ以下である。 （もっと読む）

制御されたチャネル歪みおよび接合抵抗を有するＮＭＯＳトランジスタ、およびその製造方法が、本明細書で提供される。いくつかの実施形態において、ＮＭＯＳトランジスタを形成するための方法は、（ａ）ｐ型シリコン区域を有する基板を準備すること、（ｂ）ｐ型シリコン区域の上にシリコンシード層を堆積すること、（ｃ）シリコン、シリコンおよび格子調整元素またはシリコンおよびｎ型ドーパントを備えるシリコン含有バルク層をシリコンシード層の上に堆積すること、（ｄ）（ｃ）で堆積されたシリコン含有バルク層に欠けている格子調整元素またはｎ型ドーパントのうちの少なくとも１つをシリコン含有バルク層の中に注入すること、（ｅ）（ｄ）の注入の後、シリコン含有バルク層をエネルギービームを用いてアニールすることを含むことができる。いくつかの実施形態において、基板は、その中に画定されたソース／ドレイン区域を有する、部分的に製造されたＮＭＯＳトランジスタデバイスを備えることができる。
（もっと読む）

【課題】イオン化チャンバ内の電子ビーム通路に均一な磁場を生成する磁場装置を提供する。
【解決手段】電子衝撃イオン源用の磁場装置において、イオン化チャンバ内の電子ビーム通路に均一な磁束線１１９を生成させるために、一対の永久磁石５１０Ａ、５１０Ｂにより生成された磁束が、磁気ヨークアセンブリ５００を経て、電子ビーム通過用の一対の整列した開口５３０Ａ、５３０Ｂを有する磁極片５２０Ａ、５２０Ｂの間の間隙を通って戻るようにする。 （もっと読む）

【課題】
薄膜トランジスタのソース・ドレイン間のＯＮ抵抗を低下することができる光マトリックスデバイスの製造方法を提供する。
【解決手段】
凹凸パターンが形成された転写型に真空中にて半導体膜６を形成し、半導体膜６が形成された転写型に真空中にて連続してゲート絶縁膜７を形成する。そして、基板１上に予め形成されたゲート線２上に接着用樹脂４を介して前記ゲート絶縁膜７および前記半導体膜６を転写する。そして、基板１上に転写された前記半導体膜６に水素イオンをドープする処理を行う。それにより、半導体膜６の抵抗率を低下させることができるので、薄膜トランジスタのゲートがＯＮ状態のときのソース・ドレイン間の接続抵抗を低下させることができる。 （もっと読む）

【課題】本発明は、エッチングプロセスを簡略化して、半導体層１８を薄く形成することを目的とする。
【解決手段】ゲート電極１４を形成する。ゲート電極１４を覆うようにゲート絶縁膜１６を形成する。ゲート絶縁膜１６上の少なくともゲート電極１４と重なる領域に半導体層１８を形成する。半導体層１８の第１領域２０及び第２領域２２に挟まれる第３領域２４上にチャネル保護膜２６を形成する。第１領域２０及び第２領域２２並びにチャネル保護膜２６に対して、ドーパントを含有するガスによるプラズマ処理を行って、第１領域２０及び第２領域２２の表層２８の不純物濃度を高める。プラズマ処理が行われた第１領域２０及び第２領域２２の表層２８上に、それぞれ、ソース電極３２及びドレイン電極３４を形成する。 （もっと読む）

【課題】純ＣｕまたはＣｕ合金のＣｕ系合金配線と半導体層との間のバリアメタル層を省略することが可能なダイレクトコンタクト技術であって、幅広いプロセスマージンの範囲においてＣｕ系合金配線を半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、純ＣｕまたはＣｕ合金のＣｕ系合金膜とを備えた配線構造であって、前記半導体層と前記Ｃｕ系合金膜との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、且つ、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素、および酸素のいずれかの元素は、前記半導体層のＳｉと結合している。 （もっと読む）

【課題】本発明は、エッチングプロセスを簡略化して、半導体層を薄く形成することを目的とする。
【解決手段】ゲート電極１２を形成する。ゲート電極１２を覆うようにゲート絶縁膜１４を形成する。ゲート絶縁膜１４上の少なくともゲート電極１２と重なる領域に半導体層１６を形成する。半導体層１６に対して、ドーパントを含有するガスによるプラズマ処理を行って、半導体層１６の表層１８の不純物濃度を高める。プラズマ処理が行われた半導体層１６の表層１８上に導電膜２０を形成する。導電膜２０をエッチングして、ソース電極２２及びドレイン電極２４を形成する。 （もっと読む）

【課題】 薄膜トランジスタにおける層構成を単純化し、製造プロセスを単純化する。
【解決手段】 基板３１０上にゲート電極層３２０を形成し、その上面にゲート絶縁層３３０を形成する。更にその上面に、酸素分子量が半導体の性質を呈するのに適した量に設定された「（Ｉｎ）ｘ（Ｇａ）ｙ（Ｚｎ）ｚ（Ｏ）ｗ」（但し、ｗ＝（３／２）ｘ＋（３／２）ｙ＋ｚ−δであり、δは欠損酸素数）からなる層状構造体３４０を形成し、中央部をそのまま半導体チャネル層３４５として用いる。半導体チャネル層３４５の両脇部分に対しては、熱処理、プラズマ処理、または紫外線照射処理などによる酸素脱離プロセスを行い、欠損酸素数δを増加させ、導体としての性質をもたせる。こうして、導体となった部分を、ソース電極層３４１およびドレイン電極層３４２として用いる。 （もっと読む）

基板（１１）上に形成されたフィン型半導体領域（１３）の両側部にエクステンション領域（１７）が設けられている。フィン型半導体領域（１３）を跨ぐと共にエクステンション領域（１７）と隣り合うようにゲート電極（１５）が形成されている。ゲート電極（１５）と隣り合う領域のフィン型半導体領域（１３）の上部に、エクステンション領域（１７）よりも高い抵抗率を有する抵抗領域（３７）が形成されている。 （もっと読む）