【課題】フィードスルー電圧ΔＶがＴＦＴ基板全面において一定である薄膜トランジスタ、該薄膜トランジスタから構成されるアクティブマトリックス回路を用いることにより画素ごとの表示特性のバラツキに影響を及ぼすことの無い画像表示装置を提供する。
【解決手段】ソース電極１００３は、長手をｙ方向に延設される少なくとも１つの矩形で、ゲート電極１００２の上の目標位置に配置される領域Ｓ２からなり、ドレイン電極１００４は、ゲート電極１００２の上をｘ方向に横断し、該ゲート電極１００２両端からのはみ出し部分それぞれの長さが△ｄ以上である矩形の領域Ｄ１と、領域Ｄ１からｙ方向に延設され領域Ｓ２と長手方向同士を並行に隣接してチャネル部を形成する矩形で、該矩形の長手方向の一端部が最も近いゲート電極１００２の端部位置よりも△ｄ以上内側となるゲート電極１００２の上の目標位置に配置される領域Ｄ２と、からなる。 （もっと読む）

【課題】従来の電気光学装置では、製造工程を効率化することが困難である。
【解決手段】第１基板と、前記第１基板に対向する第２基板と、前記第１基板及び前記第２基板の間に挟持された電気光学物質と、複数の画素と、前記画素に対応して前記第１基板及び前記電気光学物質の間に設けられた、前記電気光学物質から前記第１基板側に向かう光１５１を前記第２基板側に反射させる画素電極９５と、前記画素に対応して前記第１基板及び画素電極９５の間に設けられたトランジスタ素子と、互いに隣り合う画素電極９５同士間に設けられた絶縁膜９７と、を有しており、光１５１の波長をλとし、絶縁膜９７の屈折率をｎとし、互いに隣り合う画素電極９５同士間の間隙の幅をｄとしたときに、ｄ＜０．６１×λ／ｎ（式１）を満たすことを特徴とする電気光学装置。 （もっと読む）

【課題】所望の特性が得られるフィン型ＣＭＩＳＦＥＴを実現する。
【解決手段】ゲート絶縁膜１４ｂの外側に位置するｎ型のフィン型半導体領域１３ｂにおける上部コーナーの曲率半径ｒ１’は、ゲート絶縁膜１４ｂの下側に位置するｎ型のフィン型半導体領域１３ｂにおける上部コーナーの曲率半径ｒ１よりも大きく且つ２×ｒ１以下である。ゲート絶縁膜９１４ｃの外側に位置するｐ型のフィン型半導体領域９１３ｃにおける上部コーナーの曲率半径ｒ２’は、ゲート絶縁膜９１４ｃの下側に位置するｐ型のフィン型半導体領域９１３ｃにおける上部コーナーの曲率半径ｒ２よりも大きく且つ２×ｒ２以下である。 （もっと読む）

【課題】ｐｏｌｙ−Ｓｉ層およびａ−Ｓｉ層が積層されたボトムゲートのＴＦＴにおいて、リーク電流の増大を防止する。
【解決手段】最下層には、ゲート電極１０３が縦方向に細長く形成されている。このゲート電極１０３の上に、図示しないゲート絶縁膜１０４を挟んでｐｏｌｙ−Ｓｉ層１０７およびａ−Ｓｉ層１０８からなる半導体層が形成されている。半導体層の上に、ソース電極１１０あるいはドレイン電極１１１が形成されている。ソース電極１１０あるいはドレイン電極１１１と半導体層の間にはｎ＋Ｓｉ層が形成されている。ソース電極１１０あるいはドレイン電極１１１の端部ＥＤは、半導体層の端部ＥＳよりも内側に形成されているので、半導体層の端部ＥＳにおけるリーク電流を無くすことが出来る。 （もっと読む）

ディスプレイが、それぞれが関連画素駆動回路をもつ複数の有機発光ダイオード（ＯＬＥＤ）画素と、複数の選択線と、複数のデータ線とを有する。画素駆動回路のそれぞれは、選択線およびデータ線に結合される。画素駆動回路は、ＯＬＥＤを駆動するように構成された駆動トランジスタを含むとともに、選択線に結合された第１の端子と、データ線に結合された第２の端子とを有する選択トランジスタを含み、選択トランジスタの端子の一方は、選択トランジスタのゲート接続を備え、端子の他方は、選択トランジスタのドレイン接続およびソース接続の一方を備え、選択トランジスタは、ソース領域と、ドレイン領域と、ゲート領域とを備え、ゲート領域は、ソース領域およびドレイン領域に少なくとも部分的に重なり、ゲート接続と、ドレイン接続およびソース接続の一方との間の静電容量が、ゲート接続と、接続の他方との間の静電容量よりも小さくなるように、ゲート領域の、ソース領域およびドレイン領域の一方との重なりの面積が、領域の他方との重なりの面積よりも大きくなっている。
（もっと読む）

【課題】薄膜トランジスタ及びその製造方法を提供すること。
【解決手段】薄膜トランジスタ及びその製造方法において、薄膜トランジスタはゲート電極、ゲート絶縁膜、及びチャンネル膜が積層された構造物を具備する。前記チャンネル膜と接するように位置し、前記ゲート電極を横切る方向に延長され、両側は下部に位置するゲート電極の一側の縁内に配置するソースラインが具備される。また、前記チャンネル膜と接するように位置し、チャンネルの長さほど前記ソースラインと離隔されながら、前記ソースラインと対称である形状を有するようにドレインラインが配置される。前記薄膜トランジスタは、ゲートとソースライン及びドレイン間ラインのオーバーラップ面積が狭くてカットオフ周波数が高い。 （もっと読む）

【課題】ソース電極およびドレイン電極とゲート電極との間の寄生容量の変化に起因するフリッカを抑制するとともに、薄膜トランジスタの動作速度の向上を図ることが可能な表示装置を提供する。
【解決手段】この表示装置１００の薄膜トランジスタ１のゲート電極３１は、平面的に見て、ゲート線３から突出するとともにＹ方向に延びるように形成されている。また、ソース電極６およびドレイン電極７は、平面的に見て、ゲート電極３１の延びる長手方向（Ｙ方向）と同じ方向に互いに略平行に対向して延びるとともに、ゲート電極３１と半導体層５とが重なる領域のゲート電極３１の長手方向（Ｙ方向）に沿った外縁部よりも内側に配置されている。 （もっと読む）

【課題】オフ電流の増加を抑制できる薄膜トランジスタを備える表示装置の提供。
【解決手段】薄膜トランジスタが基板に形成されている表示装置であって、
前記薄膜トランジスタは、前記基板側から、ゲート電極、前記ゲート電極をも被って形成されるゲート絶縁膜、前記ゲート絶縁膜の上面に前記ゲート電極を跨いで形成される半導体層を備え、
前記半導体層は、チャネル領域、ソース・ドレイン領域が形成されているとともに、前記チャネル領域とソース・ドレイン領域の間にＬＤＤ領域を有し、
平面的に観て、前記チャネル電極は前記ＬＤＤ領域側に張り出すことなく前記ゲート領域と重ねられて形成され、非導電性の光吸収材層が、前記ＬＤＤ領域と重ねられて、前記ゲート電極と同層にあるいは前記ゲート電極の下層に形成されている。 （もっと読む）

【課題】薄型軽量画像表示装置や、フレキシブル電子装置を構成するＴＦＴ回路の、ＴＦＴの配置をより稠密に行う。更には、小さい製造工程数により製造コストを低減する。
【解決手段】塗布法、滴下法、印刷法で、ＴＦＴの第１層目の電極のパターニングを行った後、基板の裏面からの露光を利用した自己整合技術により、第２層目の電極の位置合わせを、第1層目の電極に整合させて、塗布法、滴下法、印刷法で第２層目の電極を形成する。この際、第２層目の電極の配置を、前記の露光工程において、第１層目の電極の形状の投影像を遮光マスク用いて分離状態を実現する。例えば、ＴＦＴが並置される場合は、各電極の透光性基板の主面への投影像の関係が、第２層目の電極の配置が第１層目の電極に囲まれる形態か、第２層目の電極の配置より、分離するための第１層目の電極の一部が突き出す形態をとる。 （もっと読む）

【課題】結晶化半導体層をチャネル領域に用いた薄膜トランジスタにおいて、トランジスタ特性の不均一性を低減すること。
【解決手段】本発明は、結晶化半導体層１３におけるドレイン電極１５ｂと接する端部からゲート電極１１のドレイン電極１５ａ側の端部と対応する位置までの距離をΔＬ１、結晶化半導体層１３におけるソース電極１５ｂと接する端部からゲート電極１１のソース電極１５ｂ側の端部と対応する位置までの距離をΔＬ２、ドレイン電極１５ａ側の不純物ドープ層１４ａにおける結晶化半導体層１３と接する長さをドレイン側コンタクト長ＣＴ１、ソース電極１５ｂ側の不純物ドープ層１４ｂにおける結晶化半導体層１３と接する長さをソース側コンタクト長ＣＴ２とした場合、ΔＬ２がΔＬ１より長く、ソース側コンタクト長ＣＴ２がドレイン側コンタクト長ＣＴ１より長い薄膜トランジスタ１である。 （もっと読む）

【課題】薄膜トランジスタのオン電流及びオフ電流に係る問題点を解決する。また、高速動作が可能な薄膜トランジスタを提供する。
【解決手段】ゲート絶縁層を介してゲート電極と重畳するアクセプターとなる不純物元素を添加した半導体層と、アクセプターとなる不純物元素を添加した半導体層上に重ねて設けられたバッファ層と、バッファ層の上面と、バッファ層及びアクセプターとなる不純物元素を添加した半導体層の側面を被覆する非晶質半導体層と、一端部がバッファ層と重なり、非晶質半導体層上に設けられ、ソース領域及びドレイン領域を形成する一導電型を付与する不純物元素を添加した一対の不純物半導体層とを有し、バッファ層の膜厚が、非晶質半導体層の膜厚よりも厚い薄膜トランジスタである。 （もっと読む）

【課題】薄膜トランジスタのオン電流及びオフ電流に係る問題点を解決する。また、高速動作が可能な薄膜トランジスタを提供する。
【解決手段】ゲート絶縁層を介して、少なくとも一部がゲート電極と重畳するように離間して設けられた、ソース領域及びドレイン領域を形成する一導電型を付与する不純物元素が添加された一対の不純物半導体層と、ゲート絶縁層上で、ゲート電極及び一導電型を付与する不純物元素が添加された一対の不純物半導体層と少なくとも一部が重畳し、チャネル長方向に離間して配設された一対のアクセプターとなる不純物元素を添加した半導体層と、ゲート絶縁層と一対のアクセプターとなる不純物元素が添加された半導体層に接し、該一対のアクセプターとなる不純物元素が添加された半導体層間に延在する非晶質半導体層と、を有する薄膜トランジスタである。 （もっと読む）

【課題】横型ＩＧＢＴにおいて、オン電圧を低くし、かつ、素子耐圧およびラッチアップ耐量を高くすること。
【解決手段】支持基板１上に絶縁膜２を介してｎ型ドリフト層３が設けられている。また、ｎ型ドリフト層３の表面層のｐ型ベース層４およびｎ型バッファ層７に挟まれた部分に、支持基板１上の絶縁膜２よりも浅いトレンチ１３が設けられている。トレンチ１３は、トレンチ内絶縁膜１４により埋められている。エミッタ電極１１のコレクタ側の端部およびコレクタ電極１２のエミッタ側の端部は、トレンチ内絶縁膜１４の上方で終端となっている。エミッタ電極１１のコレクタ側の端部およびコレクタ電極１２のエミッタ側の端部は、層間絶縁膜２２を挟んで上下に配置されている。 （もっと読む）

【課題】工程を増やすことなく、１枚のマザーガラス基板上に所望の部分にそれぞれ精密に配線の側面の角度を異ならせた配線を提供することを課題とする。
【解決手段】多階調マスクを用いることで１つのフォトレジスト層を１枚のマザーガラス基板から遠ざかる方向に向かって断面積が連続的に減少するテーパ形状を有するフォトレジスト層を形成する。１本の配線を形成する際、１枚のフォトマスクを用い、金属膜を選択的にエッチングすることで、場所によって側面形状（具体的には基板主平面に対する角度）が異なる１本の配線を得る。 （もっと読む）

【課題】耐ノイズ性能等の電気的特性に優れたダブルゲート構造の半導体装置を提供する。
【解決手段】埋め込み酸化膜２の上に互いに分離して形成される複数のフィン３と、これらフィン３の一端側を共通に接続する第１のコンタクト領域４と、これらフィン３の他端側を共通に接続する第２のコンタクト領域５と、これらフィン３に跨るように配置されるゲート電極６と、ゲート電極６よりも第１のコンタクト領域４側のフィン３と第１のコンタクト領域４とを含むソース領域７と、ゲート電極６よりも第２のコンタクト領域５側のフィン３と第２のコンタクト領域５とを含むドレイン領域８と、を備えている。ドレイン側のフィン３における抵抗Ｒｄがソース側のフィン３における抵抗Ｒｓよりも１０倍以上大きくなるようにしたため、トランジスタのコンダクタンスｇｍと出力抵抗ｒoutの積で表されるｇｍ＊ｒoutを大きくすることができ、耐ノイズ性能が向上する等、電気的特性がよくなる。 （もっと読む）

【課題】電気特性が良好であり、信頼性の高い薄膜トランジスタを有する液晶表示装置を量産高く作製する方法を提案することを課題とする。
【解決手段】逆スタガ型の薄膜トランジスタを有する液晶表示装置において、逆スタガの薄膜トランジスタは、ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜が形成され、微結晶半導体膜上にバッファ層が形成され、バッファ層に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域の一部を露出するようにソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。 （もっと読む）

【課題】電気特性が良好であり、信頼性の高い薄膜トランジスタを有する発光装置を量産高く作製する方法を提案することを課題とする。
【解決手段】逆スタガ型の薄膜トランジスタを有する発光装置において、逆スタガの薄膜トランジスタは、ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜が形成され、微結晶半導体膜上にバッファ層が形成され、バッファ層上に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域の一部を露出するようにソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。 （もっと読む）

【課題】画像ムラがなく、良好な画像が得られる半導体装置を提供する。
【解決手段】第１の半導体層は、第１のＮチャネル型ＴＦＴのソース及びドレインの一方と第１の配線とを電気的に接続するための第１のコンタクト領域と、前記第１のＮチャネル型ＴＦＴのソース及びドレインの他方、並びに第２のＮチャネル型ＴＦＴのソース及びドレインの他方と第２の配線とを電気的に接続するための第２のコンタクト領域と、前記第２のＮチャネル型ＴＦＴのソース及びドレインの一方と前記第１の配線とを電気的に接続するための第３のコンタクト領域とを有し、前記第１乃至第３のコンタクト領域における前記第１の半導体層のチャネル幅方向の幅よりも、前記第１の半導体層と前記第１（第２）のＮチャネル型ＴＦＴのゲート電極とが重なる領域における前記第１の半導体層のチャネル幅方向の幅の方が狭い。 （もっと読む）

【課題】動作速度および信号差を維持したまま、セルサイズを縮小しかつ電極間の短絡を防止することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１の方向に延在する半導体層３１と、半導体層内に設けられたソース層Ｓ、ドレイン層Ｄ、および、ボディＢと、第１の方向に延在するビット線ＢＬと、ボディの第１の側面ＳＦ１に第１のゲート絶縁膜ＧＤ１を介して設けられた第１のゲート電極ＧＥ１と、第１の方向へ延在し、第１のゲート電極の底部に接続され、第１のゲート電極と同一材料で一体形成された第１のゲート線ＧＬ１と、第１の側面の反対側にあるボディの第２の側面ＳＦ２に設けられ第２のゲート絶縁膜ＧＤ２を介して設けられた第２のゲート電極ＧＥ２と、第１の方向に対して交差する第２の方向へ延在し、第２のゲート電極の上部に接続され、第２のゲート電極と同一材料で一体形成された第２のゲート線ＷＬとを備える。 （もっと読む）

【課題】本発明は、オフ電流が低い有機半導体トランジスタを有する有機半導体素子を提供することを主目的とする。
【解決手段】本発明は、基板、および、基板上に形成されたゲート電極と、上記ゲート電極上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ソース電極およびドレイン電極の間のみに形成され、有機半導体材料からなる有機半導体層とを有する有機半導体トランジスタを有することを特徴とする有機半導体素子を提供することにより上記課題を解決するものである。 （もっと読む）