説明

Fターム[5F110NN03]の内容

薄膜トランジスタ (412,022) | その他の構成要素 (47,691) | 保護膜(パッシベーション膜) (34,477) | 層間絶縁膜 (8,935) | 複数層 (3,316)

Fターム[5F110NN03]に分類される特許

3,141 - 3,160 / 3,316


【課題】液晶装置などの電気光学装置において、段差部におけるデータ線の細
りや断線を防止するとともに、開口率を向上させる。
【解決手段】データ線30の下に複数存在する段差部X1、X2、X3、X4等に
おいてデータ線を拡幅部30aで拡幅することによって、段差部におけるデータ
線の細りや断線を防止する。
また、データ線30に沿って保持容量3bが形成されていない部分3cにおい
てデータ線を拡幅することによって、この部分をデータ線によって遮光する。 (もっと読む)


【課題】本発明は、しきい値のずれが生じにくく、高速動作が可能な逆スタガ型TFTを有する液晶表示装置の作製方法を提供する。また、スイッチング特性が高く、コントラストがすぐれた表示が可能な液晶表示装置の作製方法を提供する。更には、少ない原料でコスト削減が可能であり、且つ歩留まりが高い液晶表示装置の作製方法を提供する。
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜の結晶化を促進する触媒元素を有する層、非晶質半導体膜、及びドナー型元素又は希ガス元素を有する層を形成し加熱して、非晶質半導体膜を結晶化すると共に触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型TFTを形成する。 (もっと読む)


【課題】 半導体装置の製造を容易にすることを課題とする。また、コストを低減した半導体装置を提供することを課題とする。
【解決手段】 本発明は、剥離層を除去した後に、基板と下地絶縁層が密着した領域を設けることで、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止することができる。従って、薄膜集積回路を含む半導体装置の製造を容易にすることができる。また、本発明は、シリコン基板以外の基板を用いて半導体装置を製造するため、大量の半導体装置を一度に形成することが可能となり、コストを低減した半導体装置を提供することができる。 (もっと読む)


【課題】複数の機能を有する半導体装置及びその作製方法を提供することを課題とする。
【解決手段】 本発明は、薄膜集積回路と、センサ又はアンテナを有する第1の基板と、アンテナを有する第2の基板を有し、センサ又はアンテナを有する第1の基板とアンテナを有する第2の基板とは、薄膜集積回路を挟持している半導体装置である。複数のアンテナを有し、且つ通信する周波数帯が異なる場合、複数の周波数帯を受信することが可能であるため、リーダライタの選択幅が広がる。また、センサとアンテナを有する場合、センサで検知した情報を信号化し、アンテナを介して該信号をリーダライタに出力することが可能である。このため、従来の無線チップ等の半導体装置より、高付加価値を有する。 (もっと読む)


インレイド技術により形成されたトランジスタ構成のゲート電極構造を横方向に取り囲む絶縁層の固有の応力を部分的に修正することによって、異なるトランジスタ素子の荷電キャリア移動度を個別に調整する。特に、インレイド・ゲート構造トランジスタ構造において、NMOSトランジスタおよびPMOSトランジスタは、それぞれ、引っ張り応力と圧縮応力を受け取り得る。
(もっと読む)


【課題】 安定的な垂直構造を有する保護膜を形成することでピクセルの作動不良を防止した薄膜保護膜の提供、及びこれを有する表示基板を提供する。
【解決手段】 基板に形成された薄膜の上面に形成され該薄膜を保護する保護膜において、前記保護膜は、前記薄膜と直接コンタクトされエッチングエージェント(etching agent)によって第1エッチング率を有する第1保護膜と、前記第1保護膜の上面に形成され前記エッチングエージェントに対して第1エッチング率より高いエッチング率である第2エッチング率を有する第2保護膜とを有する。 (もっと読む)


【課題】薄膜トランジスタ特性を安定的に確保することができる有機半導体薄膜トランジスタ表示板及びその製造方法の提供。
【解決手段】まず、絶縁基板上に遮光膜を島形で形成し、その上部に層間絶縁膜を形成する。次に、ソース電極を有するデータ線及びドレイン電極を形成し、ソース電極とドレイン電極の一部及びソース電極とドレイン電極との間を露出する開口部とドレイン電極を露出する接触孔を有する隔壁を形成する。次に、インクジェット方式で開口部内に有機半導体を形成し、その上部にゲート絶縁膜を形成した後、隔壁の上部にゲート電極を有するゲート線を形成する。次いで、ゲート線を覆ってドレイン電極を露出する保護膜を形成し、保護膜の上部に画素電極を形成する。これにより、薄膜トランジスタの特性を安定的に確保することができる。製造工程を単純化することができ、有機絶縁物質を利用して写真工程のみで隔壁と層間絶縁膜または保護膜を形成するため製造工程を単純化することができる。 (もっと読む)


【課題】表示装置の画素用TFT、駆動回路用高耐圧TFTに適した特性の異なるTFTを有する半導体装置を提供する。
【解決手段】絶縁性基板10上の結晶粒径の比較的大きな第1、第2の島状多結晶シリコン(p−Si)層と、結晶粒径の比較的小さな第3の島状p−Si層と、第1のp−Si層上の第1の厚さを有する第1のゲート絶縁膜と、第2、第3のp−Si層上の第1の厚さ以上の第2、第3の厚さを有する第2、第3のゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域の外側に高濃度にn型不純物を添加して形成された高濃度n型ソース/ドレイン領域と、第2、第3のp−Si層のチャネル領域と高濃度n型ソース/ドレイン領域の間に形成された第2、第3の低濃度n型ソース/ドレイン領域と、を有し、第3の低濃度n型ソース/ドレイン領域の不純物添加量は、第2の低濃度n型ソース/ドレイン領域の不純物添加量より高い。 (もっと読む)


【課題】 本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い2つの膜(ITO膜とアルミニウム膜)からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。
【解決手段】 本発明は、上層と、上層よりも広い幅を有する下層とからなる2層構造とする。TiまたはMoからなる第1導電層を設け、その上に電気抵抗値の低いアルミニウム単体(純アルミニウム)からなる第2導電層を設ける。上層の端面から突出させた下層部分と、ITOとを接合させる。 (もっと読む)


【課題】メモリを他の機能回路と同一の基板上に作製した時にも、メモリのための仕様の限定を生じず、生産性を向上し、使用者にとって使いやすく、安価な記憶装置を提供すること。
【解決手段】記憶装置は、絶縁表面上に、2つの不純物領域を有する半導体膜と、ゲート電極と、不純物領域にそれぞれ接続された2つの配線を含むメモリセルを有し、メモリセルは、ゲート電極と、2つの配線のうち少なくとも一方との間に電圧を印加して半導体膜を変質させることにより、2つの配線間が絶縁されていることを特徴とする。 (もっと読む)


【課題】 液相プロセスを用いてデバイスを製造する際に好適なアライメント方法を提供する。
【解決手段】 液相法を用いて基板10上に機能膜12を形成する工程を含むデバイスの製造過程において、前記機能膜12が形成される基板10に、前記機能膜12以降に形成される膜13に対して形状が現れるようなアライメントマークAM1を形成し、該アライメントマークAM1を用いて前記機能膜12以降の膜13のアライメントを行なう。 (もっと読む)


【課題】 画素電極と対向電極との電気的問題を改善することができ,表示領域の暗点を防止することができる有機電界発光表示装置及びその製造方法を提供する。
【解決手段】 本発明による有機電界発光表示装置は,基板上に形成される薄膜トランジスタと,上記薄膜トランジスタ上に形成され,ビアホール245を有する絶縁膜と,上記絶縁膜上に形成され,上記ビアホールを介して上記薄膜トランジスタのドレイン電極に連結される画素電極と,上記画素電極上に形成される発光層と,上記発光層上に形成され,少なくとも上記ビアホールの上部領域を露出させる対向電極265パターンと,を備える。 (もっと読む)


【課題】液晶配向を安定化させながら超高開口率を確保することができ、製造工程時に誤整列が発生しても染みを防止することができ、さらに優れた輝度を確保することができる薄膜トランジスタ表示板を提供する。
【解決手段】基板上にゲート電極を含むゲート線と、このゲート線と交差してゲート線に対して45゜ど傾いた斜線部とゲート線と交差する交差部を有するデータ線が形成されている。ゲート線に連結されているゲート電極、データ線に連結されているソース電極及びドレイン電極を含む薄膜トランジスタが形成されている。これらの上部には有機絶縁物質からなる保護膜が形成されており、その上部にはドレイン電極に連結されており、データ線を完全に覆っていて隣接する二つのゲート線の間の間隔を二等分する中心線付近で屈曲されている画素電極が形成されている。 (もっと読む)


【課題】 無線通信によりデータの交信が可能なIDタグにおいて、IDタグのサイズやICチップのサイズを縮小し、チップ内の限られた面積の有効活用、消費電流の低減、通信距離の低下を防止すること課題とする。
【解決手段】集積回路と、共振容量部と、保持容量部とを備えたICチップと、前記ICチップ上に絶縁膜を介して少なくとも一部が重なるようにアンテナを設け、前記アンテナと前記絶縁膜と前記集積回路を形成する配線または半導体膜とからなる積層構造を設け、当該積層構造によって、共振容量部および保持容量部の一方または両方の容量素子を構成する。 (もっと読む)


【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なTFTを有する表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて形成し、工程の簡略化と、材料のロスの軽減を達成する。 (もっと読む)


【課題】 金属汚染が少なくて、低いリーク電流特性を示すことのできるボトムゲート型薄膜トランジスタ及びその製造方法を提供する。
【解決手段】 前記薄膜トランジスタは、基板上に位置するゲート電極及び前記ゲート電極上に位置するゲート絶縁膜を備える。前記ゲート絶縁膜上に前記ゲート電極を横切るMILC方法によって結晶化された半導体層が位置する。前記半導体層上に前記半導体層のエッジらのうち前記ゲート電極を横切る少なくとも一つのエッジから離隔して前記半導体層の一部の領域を露出させるソース/ドレインコンタクトホールを有する層間絶縁膜が位置する。前記半導体層の前記ソース/ドレインコンタクトホール内に露出した領域上にソース/ドレイン電極が位置する。前記半導体層は、前記ソース/ドレインコンタクトホール内に露出した領域に対応する導電性MIC領域を備える。 (もっと読む)


【課題】 製造工程を増やすことなく、容量素子の誘電体膜の膜厚をTFTのゲート絶縁膜の膜厚よりも薄くすることのできる薄膜半導体装置の製造方法、薄膜半導体装置、この電気光学装置、およびこの電子機器を提供すること。
【解決手段】 TFTアレイ基板10に蓄積容量70を構成する際、レジストマスク401の開口401aから半導体膜1aの延設部分1fに不純物を導入するとともに、このレジスマスク401の開口401aから誘電体膜2cの表面をエッチングする。このため、製造工程を増やすことなく、蓄積容量70の誘電体膜2cの膜厚をTFT30のゲート絶縁膜2aの膜厚よりも薄くすることができる。 (もっと読む)


【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なTFTを有する表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて液滴吐出法により選択的に形成し、工程の簡略化と、材料のロスの軽減を達成する。 (もっと読む)


【課題】 結晶方位がそろった結晶粒から構成された結晶質半導体膜であって、結晶粒の平均粒径が約4μm以下に微細化された結晶質半導体膜の製造方法等を提供する。
【解決手段】 本発明の結晶質半導体膜の製造方法は、(a)基板101の上に非晶質半導体膜104を形成する工程と、(b)非晶質半導体膜104に結晶化を促進する触媒元素106を付与する工程と、(c)Arガスを含む雰囲気下で加熱することによって非晶質半導体膜104を結晶化し、結晶質半導体膜104bを得る工程とを包含する。 (もっと読む)


【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なTFTを有する液晶表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて液滴吐出法により選択的に形成し、工程の簡略化と、材料のロスの軽減を達成する。 (もっと読む)


3,141 - 3,160 / 3,316