半導体装置の作製方法、半導体装置及び電子機器
【課題】 半導体装置の製造を容易にすることを課題とする。また、コストを低減した半導体装置を提供することを課題とする。
【解決手段】 本発明は、剥離層を除去した後に、基板と下地絶縁層が密着した領域を設けることで、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止することができる。従って、薄膜集積回路を含む半導体装置の製造を容易にすることができる。また、本発明は、シリコン基板以外の基板を用いて半導体装置を製造するため、大量の半導体装置を一度に形成することが可能となり、コストを低減した半導体装置を提供することができる。
【解決手段】 本発明は、剥離層を除去した後に、基板と下地絶縁層が密着した領域を設けることで、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止することができる。従って、薄膜集積回路を含む半導体装置の製造を容易にすることができる。また、本発明は、シリコン基板以外の基板を用いて半導体装置を製造するため、大量の半導体装置を一度に形成することが可能となり、コストを低減した半導体装置を提供することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法、半導体装置及び電子機器に関する。
【背景技術】
【０００２】
近年、絶縁基板上に設けられた薄膜集積回路を転置する技術開発が進められている。このような技術として、例えば、薄膜集積回路と基板の間に剥離層を設けて、当該剥離層を、ハロゲンを含む気体を用いて除去することにより、薄膜集積回路を支持基板から分離し、その後転置する技術がある（特許文献１参照）。
【０００３】
また、データを無線で送受信する半導体装置の開発が盛んに進められている。データを送受信する半導体装置は、無線チップ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれ、現在実用化されているものは、シリコン基板を用いたものが主流である。
【特許文献１】特開平８−２５４６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の特許文献１によると、基板の一表面に剥離層を形成し、当該剥離層上に薄膜集積回路を形成し、続いて剥離層を除去する。そうすると、基板から薄膜集積回路が剥離され、基板と薄膜集積回路の間には空間が生じる。その後、薄膜集積回路を基体に接着させるが、当該薄膜集積回路は数μｍ程度と薄く、また大変軽い。そのため、薄膜集積回路を基体に接着させる前に、基板から薄膜集積回路が飛散してしまうことがあった。そこで本発明は、薄膜集積回路を含む半導体装置の製造を容易とすることを課題とする。
【０００５】
また、無線チップとして機能する半導体装置の普及に際し、その低コスト化が進められているが、シリコン基板は高価であるためにコストを下げることは難しかった。また、市販されているシリコン基板は、円形であり、最大でも直径３０センチ程度であるために、大量生産が難しく、コストを下げることは難しかった。そこで本発明は、大量生産を可能とすることにより、コストを下げた半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、第１の基板の一表面に剥離層を形成した後に、当該剥離層を選択的に除去して、剥離層が設けられた第１の領域と、剥離層が設けられていない第２の領域を形成する。続いて、剥離層上に下地絶縁層を全面に形成する。そうすると、下地絶縁層は、第１の領域では剥離層に接し、第２の領域では基板に接する。
【０００７】
次に、下地絶縁層上に複数の薄膜トランジスタを含む薄膜集積回路を形成する。続いて開口部を形成し、その後開口部にエッチング剤を導入して剥離層を除去する。この際、剥離層が設けられていた第１の領域では、基板と下地絶縁層との間に空間が生じるが、剥離層が設けられていない第２の領域では、基板と下地絶縁層が密着したままである。このように、剥離層を除去した後も、第１の基板と下地絶縁層とが密着した領域が設けられているため、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止することができる。
【０００８】
剥離層を除去した後は、フィルム等に相当する基体を、薄膜集積回路上に設けて、薄膜集積回路と基体とを一体化させる。次に、第１の基板上から、薄膜集積回路と基体とを剥離するが、この際、裏面に、外部と接続用の導電層が露出されるようにする。そして、第２の基板上の導電層と、薄膜集積回路の接続用の導電層とが接するように、薄膜集積回路と第２の基板とを貼り合わせる。
【０００９】
本発明の半導体装置の作製方法は、第１の基板上に剥離層を選択的に形成するステップと、第１の基板と剥離層に接するように下地絶縁層（第１の絶縁層とよぶことがある）を形成するステップと、下地絶縁層上に薄膜トランジスタを形成するステップと、薄膜トランジスタ上に層間絶縁層（第２の絶縁層とよぶことがある）を形成するステップと、第１の基板の一部が露出するように、第１の絶縁層と第２の絶縁層に第１の開口部を形成するステップと、薄膜トランジスタのソース領域又はドレイン領域が露出するように、第２の絶縁層に第２の開口部を形成するステップと、第２の絶縁層上に、第１の開口部と第２の開口部を充填するように、第１の導電層を形成するステップと、第１の基板から薄膜トランジスタを含む積層体を剥離するステップと、第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、薄膜トランジスタを含む積層体と第２の基板を貼り合わせるステップを有することを特徴とする。
【００１０】
本発明の半導体装置の作製方法は、第１の基板上に剥離層を選択的に形成するステップと、第１の基板と剥離層に接するように下地絶縁層（第１の絶縁層とよぶことがある）を形成するステップと、下地絶縁層上に薄膜トランジスタを形成するステップと、薄膜トランジスタ上に層間絶縁層（第２の絶縁層とよぶことがある）を形成するステップと、第１の基板の一部が露出するように、第１の絶縁層と第２の絶縁層に第１の開口部を形成するステップと、薄膜トランジスタのソース領域又はドレイン領域が露出するように、第２の絶縁層に第２の開口部を形成するステップと、第２の絶縁層上に、第１の開口部と第２の開口部を充填するように、第１の導電層を形成するステップと、剥離層が露出するように、第１の絶縁層と第２の絶縁層に第３の開口部を形成するステップと、第３の開口部にエッチング剤を導入して剥離層を除去するステップと、第１の基板から薄膜トランジスタを含む積層体を剥離するステップと、第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、薄膜トランジスタを含む積層体と第２の基板を貼り合わせるステップを有することを特徴とする。
【００１１】
本発明の半導体装置の作製方法は、第１の基板上に剥離層を選択的に形成するステップと、第１の基板と剥離層に接するように下地絶縁層（第１の絶縁層とよぶことがある）を形成するステップと、下地絶縁層上に薄膜トランジスタを形成するステップと、薄膜トランジスタ上に層間絶縁層（第２の絶縁層とよぶことがある）を形成するステップと、第１の基板の一部が露出するように、第１の絶縁層と第２の絶縁層に第１の開口部を形成するステップと、薄膜トランジスタのソース領域又はドレイン領域が露出するように、第２の絶縁層に第２の開口部を形成するステップと、第２の絶縁層上に、第１の開口部と第２の開口部を充填するように、第１の導電層を形成するステップと、剥離層が露出するように、第１の絶縁層と第２の絶縁層に第３の開口部を形成するステップと、第３の開口部にエッチング剤を導入して剥離層を選択的に除去するステップと、物理的手段を用いて、第１の基板から薄膜トランジスタを含む積層体を剥離するステップと、第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、薄膜トランジスタを含む積層体と第２の基板を貼り合わせるステップを有することを特徴とする。
【００１２】
上記の作製方法において、第１の基板は、ガラス基板又は石英基板であることを特徴とする。また、剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする。また、剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする。また、剥離層として、タングステン又はモリブデン含む層を形成し、その上層の第１の絶縁層として、珪素の酸化物を含む層を形成することを特徴とする。また、エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする。
【００１３】
本発明の半導体装置は、基板上に設けられた第１の導電層と、第１の導電層を覆う下地絶縁層（第１の絶縁層とよぶことがある）と、下地絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタ（１つの薄膜トランジスタのみでもよい）と、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う層間絶縁層（第２の絶縁層とよぶことがある）と、層間絶縁層上に設けられた第２の導電層とを有する。
【００１４】
上記構成を有する半導体装置において、第２の導電層は、層間絶縁層に設けられた開口部を介して第１の薄膜トランジスタ又は第２の薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ下地絶縁層と層間絶縁層の各々に設けられた開口部を介して第１の導電層に接続する。
【００１５】
本発明の半導体装置は、基板上に設けられた第１の導電層と、第１の導電層を覆う保護絶縁層（第１の絶縁層とよぶことがある）と、保護絶縁層を覆う下地絶縁層（第２の絶縁層とよぶことがある）と、下地絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタ（１つの薄膜トランジスタのみでもよい）と、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う層間絶縁層（第３の絶縁層とよぶことがある）と、層間絶縁層上に設けられた第２の導電層とを有する。上記構成を有する半導体装置において、第２の導電層は、層間絶縁層に設けられた開口部を介して第１の薄膜トランジスタ又は第２の薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ保護絶縁層と下地絶縁層と層間絶縁層との各々に設けられた開口部を介して第１の導電層に接続することを特徴とする。
【００１６】
上記の本発明の半導体装置の構成要素のうち、基板は、可撓性を有することを特徴とする。また、第１の導電層は、アンテナとして機能することを特徴とする。また、第２の導電層の側面は、層間絶縁層に接することを特徴とする。また、第１の薄膜トランジスタはチャネル形成領域と第１のＮ型不純物領域と第２のＮ型不純物領域とを有し、第２の薄膜トランジスタはチャネル形成領域とＰ型不純物領域とを有することを特徴とする。また、第１の薄膜トランジスタと第２の薄膜トランジスタの各々は、サイドウォール絶縁層を有することを特徴とする。
【００１７】
つまり、本発明の半導体装置の構成要素である薄膜トランジスタは、チャネル形成領域と不純物領域とを有する。また、薄膜トランジスタは、サイドウォール絶縁層を有する。
【００１８】
本発明の半導体装置は、薄膜トランジスタと、前記薄膜トランジスタを覆う第１の絶縁層と、前記第１の絶縁層上に設けられた第２の導電層とを有する。前記第２の導電層は、前記第１の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層に設けられた第２の開口部を介して露出されていることを特徴とする。
【００１９】
本発明の半導体装置は、第１の導電層と、前記第１の導電層上に設けられた薄膜トランジスタと、前記薄膜トランジスタを覆う第１の絶縁層と、前記第１の絶縁層上に設けられた第２の導電層とを有する。前記第２の導電層は、前記第１の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層に設けられた第２の開口部を介して前記第１の導電層に接続されていることを特徴とする。
【発明の効果】
【００２０】
本発明は、剥離層を除去した後に、基板と下地絶縁層が密着した領域を設けることで、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止し、薄膜集積回路を含む半導体装置の製造を容易に行うことができる。また、本発明は、シリコン基板以外の基板を用いて半導体装置を製造するため、大量の半導体装置を一度に形成することが可能となり、コストを低減した半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
【００２２】
本発明の半導体装置の作製方法について、図面を参照して説明する。まず、基板１００の一表面に、剥離層１０１〜１０３を形成する（図１（Ａ）の断面図と図３（Ａ）の斜視図参照、図１（Ａ）中のＡ−Ｂは図３（Ａ）中のＡ−Ｂと対応する）。基板１００は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。このような基板１００は、大きさや形状に制約がないため、例えば、基板１００として、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。また、基板１００上に設けられる薄膜集積回路は、後に基板１００上から剥離する。従って、基板１００を再び利用して、当該基板１００上に新たに薄膜集積回路を形成してもよい。そうすると、コストを削減することができる。なお、再利用する基板１００には、石英基板を用いることが好ましい。
【００２３】
剥離層１０１〜１０３は、基板１００の一表面に薄膜を形成した後、フォトリソグラフィ法を用いてパターニングして選択的に形成する。剥離層１０１〜１０３は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は前記元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層は、非晶質、微結晶、多結晶のいずれの場合でもよい。
【００２４】
剥離層１０１〜１０３が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
【００２５】
剥離層１０１〜１０３が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【００２６】
剥離層１０１〜１０３として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。
【００２７】
タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３の範囲内にある。Ｘの値をより具体的に述べると、Ｘが２の場合（ＷＯ2）、Ｘが２．５の場合（Ｗ2Ｏ5）、Ｘが２．７５の場合（Ｗ4Ｏ11）、Ｘが３の場合（ＷＯ3）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、そのエッチングレートを基に決めるとよい。但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、Ｘは０＜Ｘ＜３を満たし、Ｘは３を含まない）である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【００２８】
また、上記の工程によると、基板１００に接するように剥離層１０１〜１０３を形成しているが、本発明はこの工程に制約されない。基板１００に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層１０１〜１０３を設けてもよい。
【００２９】
次に、剥離層１０１〜１０３を覆うように、下地となる下地絶縁層１０４を形成する（図１（Ｂ）参照）。下地絶縁層１０４は、剥離層１０１〜１０３が設けられていない領域では基板１００に接し、それ以外の領域では剥離層１０１〜１０３に接する。下地絶縁層１０４は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。
【００３０】
下地絶縁層１０４が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地絶縁層１０４が３層構造の場合、１層目の絶縁層として酸化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。又は、１層目の絶縁層として酸化窒化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。下地絶縁層は、基板１００からの不純物の侵入を防止するブロッキング膜として機能する。
【００３１】
次に、下地絶縁層１０４上に、非晶質半導体層（例えば非晶質珪素を含む層）を形成する。この非晶質半導体層は、公知の手段（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして結晶質半導体層１２１、１２２を形成する。
【００３２】
結晶質半導体層１２１、１２２の作成工程の具体例を挙げると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層１２１、１２２を形成する。
【００３３】
なお、レーザ結晶化法で結晶質半導体層１２１、１２２を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹａｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザを用いる。
【００３４】
連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良好なために高速駆動が可能で、素子の動作周波数を向上させることができる。また、特性バラツキが少ないために高い信頼性を得ることができる。また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させることが好適である。これは、連続発振レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。
【００３５】
また、パルス発振のレーザを用いてもよい。これは、パルス的に出力されるエネルギービーム（パルスビーム）であっても、レーザ光により半導体膜が溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザ光を発振させれば、走査方向に向かって連続的に成長した結晶粒を得ることができるためである。パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルスビームを使用するとよい。具体的には、パルスレーザの発振周波数は１０ＭＨｚ以上、好ましくは６０〜１００ＭＨｚとし、通常パルスレーザの発振周波数として用いる数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。上記の周波数帯を使用すると、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射することができる。従って、従来の周波数帯のパルス発振のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を有する半導体膜を形成することができる。さらに具体的には、結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができ、連続発振レーザと同程度の結晶粒を得ることができる。そして走査方向に沿って長く伸びた単結晶の結晶粒を形成することで、少なくとも薄膜トランジスタのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。パルスレーザとしては、上記周波数での発振が可能な、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ2レーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹａｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザ又は金蒸気レーザを用いることができる。
【００３６】
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【００３７】
次に、結晶質半導体層１２１、１２２を覆うゲート絶縁層１０５を形成する。ゲート絶縁層１０５は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
【００３８】
次に、ゲート絶縁層１０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｄ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。
【００３９】
第１の導電層と第２の導電層との組み合わせの例を挙げると、窒化タンタル（ＴａＮ、タンタルと窒素の組成比は制約されない）層とタングステン（Ｗ）層の積層構造、窒化タングステン（ＷＮ、タングステンと窒素の組成比は制約されない）層とタングステン層の積層構造、窒化モリブデン（ＭｏＮ、モリブデンと窒素の組成比は制約されない）層とモリブデン（Ｍｏ）層の積層構造等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造の構造を採用するとよい。
【００４０】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）１０６〜１０９を形成する。
【００４１】
次に、結晶質半導体層１２１に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域１１０を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【００４２】
続いて、結晶質半導体層１２２に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域１１１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【００４３】
次に、ゲート絶縁層１０５と導電層１０６〜１０９を覆うように、絶縁層を形成する。絶縁層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層（無機層と表記することがある）や、有機樹脂などの有機材料を含む層（有機層と表記することがある）を、単層又は積層して形成する。好ましくは、絶縁層として、珪素の酸化物からなる層を形成する。
【００４４】
次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層１０６〜１０９の側面に接する絶縁層（以下サイドウォール絶縁層とよぶ）１１２、１１３を形成する（図１（Ｃ）参照）。サイドウォール絶縁層１１２、１１３は、マスクとして用いる。
【００４５】
なお、サイドウォール絶縁層１１２、１１３を形成するためのエッチング工程により、ゲート絶縁層１０５もエッチングされ、ゲート絶縁層１６３、１６４が形成される。ゲート絶縁層１６３、１６４は、導電層１０６〜１０９及びサイドウォール絶縁層１１２、１１３と重なる層である。
【００４６】
このようにゲート絶縁層１０５がエッチングされてしまうのは、ゲート絶縁層１０５とサイドウォール絶縁層１１２、１１３の材料のエッチングレートが同じであるためであり、図１（Ｃ）ではその場合を示している。
【００４７】
従って、ゲート絶縁層１０５とサイドウォール絶縁層１１２、１１３の材料のエッチングレートが異なる場合には、サイドウォール絶縁層１１２、１１３を形成するためのエッチング工程を経ても、ゲート絶縁層１０５が残存する。
【００４８】
続いて、サイドウォール絶縁層１１２と導電層１０６、１０７をマスクとして、結晶質半導体層１２１にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）１１４と、第２のＮ型不純物領域１１５とを形成する。第１のＮ型不純物領域１１４が含む不純物元素の濃度は、第２のＮ型不純物領域１１５の不純物元素の濃度よりも低い。
【００４９】
なお、第１のＮ型不純物領域１１４を形成する際には、サイドウォール絶縁層をマスクとして用いるとよい。サイドウォール絶縁層をマスクとして用いる手法を用いると、ＬＤＤ領域を確実に形成することができ、また、ＬＤＤ領域の幅の制御が容易になるという利点がある。
【００５０】
上記工程を経て、Ｎ型（Ｎチャネル型）の薄膜トランジスタ１１６と、Ｐ型（Ｐチャネル型）の薄膜トランジスタ１１７が完成する。Ｎ型の薄膜トランジスタ１１６は、ＬＤＤ構造を有し、第１のＮ型不純物領域１１４（ＬＤＤ領域ともよぶ）と第２のＮ型不純物領域１１５とチャネル形成領域１１８を含む活性層と、ゲート絶縁層１６３と、ゲート電極として機能する導電層１０６、１０７とを有する。Ｐ型の薄膜トランジスタ１１７は、シングルドレイン構造を有し、Ｐ型不純物領域１１１とチャネル形成領域１１９を含む活性層と、ゲート絶縁層１６４と、ゲート電極として機能する導電層１０８、１０９とを有する。
【００５１】
次に、薄膜トランジスタ１１６、１１７を覆うように、単層又は積層で、層間絶縁層を形成する（図２（Ａ）参照）。薄膜トランジスタ１１６、１１７を覆う層間絶縁層は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等により、単層又は積層で形成する。
【００５２】
また、薄膜トランジスタ１１６、１１７を覆う層間絶縁層は、シロキサン系の材料により形成する。シロキサン系の材料とは、例えば、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また、置換基としてフルオロ基を用いてもよい。また、置換基として、少なくとも水素を含む有機基とフルオロ基とを用いてもよい。
【００５３】
図示する断面構造では、薄膜トランジスタ１１６、１１７を覆うように、絶縁層を３層積層して形成した場合を示し、１層目の層間絶縁層１２３として酸化珪素を含む層を形成し、２層目の層間絶縁層１２４として樹脂を含む層を形成し、３層目の層間絶縁層１２５として窒化珪素を含む層を形成する。
【００５４】
なお、層間絶縁層１２３〜１２５を形成する前、又は層間絶縁層１２３〜１２５のうちの１つ又は複数を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【００５５】
次に、フォトリソグラフィ法を用いて層間絶縁層１２３〜１２５をエッチングして、基板１００の一部と、Ｐ型不純物領域１１１と、Ｎ型不純物領域１１５を露出させる開口部１３０〜１３５を形成する（図２（Ｂ）参照）。この開口部１３０〜１３５の形成工程では、剥離層１０１〜１０３を露出させないようにする。
【００５６】
なお、上記の工程では、開口部１３０〜１３５を同じ工程で形成しているが、本発明は、この工程に制約されない。開口部１３０、１３５と、開口部１３１〜１３４は、それぞれ、露出させる対象（基板又は不純物領域）が異なるため、別の工程で形成してもよい。
【００５７】
続いて、開口部１３０〜１３５を充填するように、導電層を形成し、当該導電層をパターン加工して、導電層１３６〜１３９を形成する（図２（Ｃ）参照）。導電層１３６〜１３９は、ソース配線又はドレイン配線として機能し、なお且つ、外部の端子との接続用導電層としても機能する。
【００５８】
なお、このようにして形成した導電層１３６〜１３９の側面は、剥離層１０１〜１０３に接しておらず、層間絶縁層１２３〜１２５に接する。これは、剥離層１０１〜１０３をエッチング剤により除去する際に、導電層１３６〜１３９がエッチング剤により除去されないようにするためである。
【００５９】
導電層１３６〜１３９は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層１３６〜１３９は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ、珪素が添加されたアルミニウムに相当）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ、チタンと窒素の組成比は制約されない）層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる層に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層１３６〜１３９を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また下層のバリア層を設けると、アルミニウムやアルミニウムシリコンと、結晶質半導体層との、良好なコンタクトをとることができる。また、チタンは、還元性の高い元素であるため、チタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【００６０】
次に、導電層１３６〜１３９を覆うように、絶縁層１４０を形成する。絶縁層１４０は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料（好ましくはエポキシ樹脂）を含む層等に相当する。なお、絶縁層１４０は、保護層として機能するものであり、必要がなければ形成しなくてもよい。また、絶縁層１４０として、有機材料からなる層を形成すると、剥離層１０１〜１０３を除去した後でも、基板１００上の複数の素子に重みがつくため、基板１００からの飛散を防止し、巻かれた形状になることがなく、素子の破壊や損傷を防止することができる。なお、ここでは、上記工程を経て完成した、薄膜トランジスタ１１６、１１７を含む素子と、導電層１３６〜１３９とを合わせて、薄膜集積回路１４２とよぶ（図２（Ｃ）の断面図と図３（Ｂ）の斜視図参照）。
【００６１】
つまり、薄膜集積回路１４２は、薄膜トランジスタ１１６、１１７を含む積層体に相当する。
【００６２】
次に、剥離層１０１〜１０３が露出するように、フォトリソグラフィ法を用いて層間絶縁層１２３〜１２５と絶縁層１４０をエッチングして、開口部１４１を形成する（図４（Ａ）の断面図と図５（Ａ）の斜視図参照）。
【００６３】
次に、開口部１４１にエッチング剤を導入して、剥離層１０１〜１０３を除去する（図４（Ｂ）の断面図と図５（Ｂ）の斜視図参照）。エッチング剤は、ウエットエッチングであれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニウム水と水の混液、過酸化水素と塩酸と水の混液等を用いる。また、ドライエッチングであれば、フッ素等のハロゲン系の原子や分子を含む気体、又は酸素を含む気体を用いる。
【００６４】
好ましくは、エッチング剤として、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ3）を使用する。
【００６５】
また、フッ化ハロゲンを含む気体又は液体、ハロゲン化物を含む気体又は液体として、三フッ化窒素（ＮＦ３）、三フッ化臭素（ＢｒＦ３）、フッ化水素（ＨＦ）を用いてもよい。なお、フッ化水素（ＨＦ）を用いる場合は、剥離層として、珪素の酸化物を含む層を形成する。
【００６６】
なお、導電層１３６、１３９は、剥離層１０１〜１０３に接しないように設けられているため、この工程において、導電層１３６、１３９は、エッチング剤によりエッチングされない。
【００６７】
次に、薄膜集積回路１４２の一方の面を基体１４３に接着させて、薄膜集積回路１４２と基体１４３を一体化させた後、薄膜集積回路１４２を基板１００から完全に剥離する（図６（Ａ）の断面図と図７（Ａ）の斜視図参照）。
【００６８】
基体１４３は、ラミネートフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。ラミネートフィルムは、熱圧着により、被処理体とラミネート処理が行われるものであり、ラミネート処理を行う際には、ラミネートフィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。基体１４３の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【００６９】
次に、薄膜集積回路１４２と基体１４３とが一体化したものを、スライシング装置やレーザ照射装置、ダイサー、ワイヤソー等を用いて分断する（図７（Ｂ）の斜視図参照）。
【００７０】
続いて、薄膜集積回路１４２の他方の面を、導電層１５１、１５２が設けられた基板１５３に接着させる（図６（Ｂ）の断面図と図７（Ｃ）（Ｄ）の斜視図参照）。また、薄膜集積回路１４２が含む導電層１３６、１３９と、基板１５３上の導電層１５１、１５２とが接するように、導電性粒子１５５を含む樹脂１５４を用いて、薄膜集積回路１４２と基板１５３とを接着させる。
【００７１】
導電性粒子１５５を含む樹脂１５４は、異方性導電層に相当する。
【００７２】
基板１５３には、可撓性があり、薄くて軽いプラスチック基板を用いることが好ましく、具体的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板を用いることができる。
【００７３】
本実施の形態では、基板１５３上にアンテナとして機能する導電層１５１、１５２が設けられた場合を示しており、上記工程を経て、無線チップ（無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置が完成する。
【００７４】
なお、上記構成によると、薄膜集積回路１４２と基板１５３は、導電性粒子１５５を含む樹脂１５４を用いて接着されている。しかし、本発明はこの形態に制約されず、バンプ（突起状導電層）１６５、１６６をさらに用いて、薄膜集積回路１４２と基板１５３とを接着してもよい（図６（Ｃ）参照）。この場合、基板１５３上の導電層１５１、１５２は保護絶縁層１５６に覆われている。また、保護絶縁層１５６の一部には、開口部が設けられている。
（実施の形態２）
【００７５】
上記の実施の形態では、剥離層１０１〜１０３は、エッチング剤により完全に除去している（図４（Ｂ）参照）が、本発明はこの形態に制約されず、剥離層１０１〜１０３を、エッチング剤により選択的に除去してもよい（図８（Ａ）参照）。その後、薄膜集積回路１４２上に基体１４３を設けて、薄膜集積回路１４２と基体１４３とを一体化した後、物理的手段により、基板１００から、薄膜集積回路１４２と基体１４３とを剥離してもよい（図８（Ｂ）参照）。物理的手段により、基板１００から薄膜集積回路１４２を剥離すると、剥離層１０１〜１０３は基板１００上に残存する場合と、基板１００から剥離層１０１〜１０３と薄膜集積回路１４２が共に剥離される場合の２つの場合があり、本形態では後者の場合を示す（図８（Ｂ）参照）。なお、物理的手段とは、外部からストレスを与える手段に相当し、例えばノズルから吹き付けられるガスの風圧や超音波に相当する。
【００７６】
上記のように、剥離層１０１〜１０３をエッチング剤により完全に除去するのではなく、剥離層１０１〜１０３を選択的に除去して、物理的手段を併用することにより、剥離層１０１〜１０３を除去する時間を短時間で済ませることができるため、生産性を向上させることができる。
（実施の形態３）
【００７７】
本発明の半導体装置の作製方法は、簡単には、基板上に薄膜集積回路を形成するステップと、基板から薄膜集積回路を剥離するステップと、剥離した薄膜集積回路を基板上に接着するステップとを有するものであり、薄膜集積回路を接着する基板上には導電層が設けられている。この導電層は、アンテナとして機能したり、単なる接続配線として機能したりする。以下には、いろいろな形態の本発明の半導体装置について説明する。
【００７８】
まず、複数の機能が集積された半導体装置について説明する（図１６（Ａ）（Ｂ）参照）。導電層が設けられた基板６００上には、複数の薄膜集積回路６０１〜６０４が接着されている。基板６００上の導電層と、薄膜集積回路６０１〜６０４の各々が含む裏面の接続用導電層とは、導電性粒子１５５を含む樹脂１５４により接着されている。薄膜集積回路６０１〜６０４の各々は、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、ネットワーク処理回路、ディスク処理回路、画像処理回路、音声処理回路、電源回路、温度センサ、湿度センサ、赤外線センサ等から選択された１つ又は複数として機能する。
【００７９】
次に、表示部を有する半導体装置について説明する（図１７（Ａ）（Ｂ）参照、図１７（Ａ）中のＡ−Ｂは図１７（Ｂ）中のＡ−Ｂに対応する）。基板６２０上には、薄膜集積回路６２４、６２５が接着され、接続フィルム６２６、６２７上には薄膜集積回路６２８、６２９が接着されている。表示部６２３と薄膜集積回路６２４とは、基板６２０上の導電層６３１を介して接続する。薄膜集積回路６２４と薄膜集積回路６２８とは、基板６２０上の導電層６３４と接続フィルム６２７上の導電層６３５を介して接続する。これらの導電層の接続には、導電性粒子１５５を含む樹脂１５４を用いている。基板６２０と対向基板６２１は、シール材６３０により接着されている。
【００８０】
次に、ＩＣカードとして機能する半導体装置について説明する（図１８（Ａ）（Ｂ）参照）。基板６１０上には、薄膜集積回路６１１が接着されている。基板６１０上の導電層６１２と、薄膜集積回路６１１の裏面の接続用導電層とは、導電性粒子１５５を含む樹脂１５４により接着されている。ここでは、基板６１０として、可撓性があり、薄くて軽いプラスチック基板を用いており、そのために、可撓性をもたせ、薄くて軽いという付加価値を付けたＩＣカードを提供することができる。
【００８１】
次に、ＩＣカードとして機能する半導体装置について説明する（図２１（Ａ）参照）。基板６４０上には、薄膜集積回路６４２〜６４５が接着されている。基板６４０上の導電層６４１と、薄膜集積回路６４４の裏面の接続用導電層とは、導電性粒子１５５を含む樹脂１５４により接着されている。薄膜集積回路６４２〜６４５は、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、ネットワーク処理回路、ディスク処理回路、画像処理回路、音声処理回路、電源回路、温度センサ、湿度センサ、赤外線センサ等から選択された１つ又は複数として機能する。上記構成を有する本発明の半導体装置は、アンテナとして機能する導電層６４１を有し、なおかつ複数の薄膜集積回路６４２〜６４５を有するために、高性能な無線チップを提供することができる。従って、暗号処理などの複雑な処理を可能とし、高機能化を実現したＩＣカードを提供することができる。
【００８２】
なお、図２１（Ａ）に示す構成では、薄膜集積回路６４２〜６４５の周囲にアンテナとして機能する導電層６４１を設けているが、本発明はこの形態に制約されない。アンテナとして機能する導電層６４１と重なるように、薄膜集積回路６４２〜６４５を設けてもよい（図２１（Ｂ）（Ｃ）参照）。そうすると、基板６４０の面積を削減して、小型、薄型、軽量を実現した無線チップを提供することができる。このような小型化を実現した半導体装置は、例えば、薄膜集積回路６４２〜６４５のいずれか１つに温度センサを適用し、人体の皮膚（好ましくは額の皮膚）上に貼り付ければ、検温を行うことができる。
【００８３】
本発明の半導体装置が含む薄膜集積回路は小型、薄型、軽量を実現しており、複数のシステムを含む半導体装置（図１６参照）、表示機能を有する半導体装置（図１７参照）、ＩＣカード（図１８参照）、ＩＣカード（図２１（Ａ）参照）、無線チップ（図２１（Ｂ）（Ｃ））の各々に適用することによって、さらなる高機能化と高付加価値化を実現することができる。
【実施例１】
【００８４】
本実施例では、微細な導電層を形成する手法について説明する。まず、絶縁表面を有する基板１００上に、剥離層１０１〜１０３、下地絶縁層１０４、結晶質半導体層１２１、１２２、ゲート絶縁層１０５、導電層１７１、１７２を形成する（図９（Ａ）参照）。次に、導電層１７１、１７２上に、フォトマスクを用いて、レジストマスク１７３、１７４を形成する。続いて、酸素プラズマ処理等の公知のエッチング処理により、レジストマスク１７３、１７４をエッチングして、新たなレジストマスク１７５、１７６を形成する（図９（Ｂ）参照）。上記の工程を経たレジストマスク１７５、１７６は、フォトリソグラフィ法を用いて形成することができる限界を超えた、微細なものとすることができる。
【００８５】
次に、レジストマスク１７５、１７６を用いて、エッチング処理を行うと、微細な導電層１０６〜１０９を作成することができる（図９（Ｃ）参照）。導電層１０６〜１０９は、ゲート電極として機能する。
【００８６】
また、上記とは異なる手法として、まず、絶縁表面を有する基板１００上に、剥離層１０１〜１０３、下地絶縁層１０４、結晶質半導体層１２１、１２２、ゲート絶縁層１０５、導電層１７１、１７２、レジストマスク１７３、１７４を形成する（図９（Ａ）参照）。
【００８７】
次に、レジストマスク１７３、１７４を用いて、導電層１７１、１７２をエッチングして、導電層１７７、１７８を形成する（図１０（Ａ）参照）。続いて、レジストマスク１７３、１７４を除去せず、レジストマスク１７３、１７４と導電層１７７、１７８の積層体のうち、導電層１７７、１７８の側面のみを選択的にエッチングする（図１０（Ｂ）参照）。そうすると、上記の手法と同様に、フォトリソグラフィ法を用いて形成することができる限界を超えた微細な導電層１０６〜１０９を形成することができる（図１０（Ｃ）参照）。導電層１０６〜１０９は、ゲート電極として機能する。
【００８８】
上記のいずれかの方法により、チャネル長が０．５μｍ以下の微細な薄膜トランジスタを形成することができる。薄膜トランジスタが微細なものであれば、その分高集積化を可能とするので、高性能化が実現する。また、チャネル形成領域の幅が狭くなるため、高速動作を実現する。
【実施例２】
【００８９】
本発明の半導体装置を無線チップとして用いる場合、無線チップは、アンテナより電源を供給するため、電源の安定化が難しく、消費電力を極力抑制することが必要となる。仮に、消費電力が増加すると、電磁波を強力に入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響、無線チップとリーダライタとの通信距離に制約が生じるなどの不都合が生じる。
【００９０】
そこで、本発明は、下部ゲート電極として機能する導電層１８１と上部ゲート電極として機能する導電層１８３の２つのゲート電極を含むＮ型の薄膜トランジスタ１１６と、下部ゲート電極として機能する導電層１８２と上部ゲート電極として機能する導電層１８４の２つのゲート電極を含むＰ型の薄膜トランジスタ１１７とを有する半導体装置を提供する（図１１参照）。消費電力を抑制するためには、下部ゲート電極として機能する導電層１８１、１８２にバイアス電圧を印加する方法が有効であり、より具体的には、Ｎ型の薄膜トランジスタ１１６の下部ゲート電極として機能する導電層１８１に対する負のバイアス電圧の印加は、しきい値電圧を高めて、リーク電流を減少させることができる。また、正のバイアス電圧の印加は、しきい値電圧を下げて、チャネル形成領域に電流が流れやすくすることができる。従って、薄膜トランジスタ１１６は、より高速化、若しくはより低電圧で動作する。一方、Ｐ型の薄膜トランジスタ１１７の下部ゲート電極として機能する導電層１８２に対する正のバイアス電圧の印加は、しきい値電圧を高めて、リーク電流を減少させることができる。また、負のバイアス電圧の印加は、しきい値電圧を下げて、チャネル形成領域に電流が流れやすくすることができる。従って、薄膜トランジスタ１１７は、より高速化、若しくは低電圧で動作する。
【００９１】
上記の通り、下部ゲート電極に印加するバイアス電圧を制御することで、薄膜トランジスタ１１６、１１７のしきい値電圧を変えて、リーク電流を減少させ、その結果、半導体装置自体の消費電力を抑制することができる。従って、暗号処理などの複雑な処理を行っても、電源が不安定になることがなく、電源の安定化を実現する。また、電磁波を入力する必要がなく、リーダライタとの通信距離を改善することができる。なお、薄膜トランジスタ１１６、１１７に対するバイアス電圧の印加は、専用の制御回路を設けて、その制御回路によりバイアス電圧の印加を制御するとよい。
【実施例３】
【００９２】
本発明の半導体装置に用いる容量用トランジスタの断面構造について説明する（図１２（Ａ）参照）。容量用トランジスタ３０１は、ソース電極とドレイン電極が互いに接続されており、容量用トランジスタ３０１がオンすると、ゲート電極とチャネル形成領域との間に容量が形成される。このような容量用トランジスタ３０１の断面構造は、通常の薄膜トランジスタの断面構造と変わらず、等価回路図は、図１２（Ｂ）のように表される。
【００９３】
但し、上記の構成では、容量を形成するのに、ゲート絶縁膜を用いているため、その容量値は、容量用トランジスタ３０１のしきい値電圧の変動に対して影響を受けてしまうことがある。従って、ゲート電極と重なる領域３０２に、不純物元素を添加した容量用トランジスタ３０１を用いてもよい（図１２（Ｃ）参照）。上記構成の容量用トランジスタ３０１は、トランジスタのしきい値電圧とは無関係に容量が形成されるため、トランジスタのしきい値電圧のバラツキによる影響を防止することができる。この場合の等価回路図は図１２（Ｄ）のように表される。
【実施例４】
【００９４】
本発明の半導体装置を無線チップとして用いるときの構成について、図面を参照して説明する。なお、ここで説明する無線チップの仕様は、国際標準規格のＩＳＯ１５６９３に準拠し、近傍型で、交信信号周波数は１３．５６ＭＨｚである。また、受信はデータ読み出し命令のみ対応し、送信のデータ伝送レートは約１３ｋＨｚであり、データ符号化形式はマンチェスタコードを用いている。
【００９５】
無線チップは、大別して、アンテナ部２２１、電源部２２２、ロジック部２２３から構成される。アンテナ部２２１は、外部信号の受信とデータの送信を行うためのアンテナ２０１からなる（図１３参照）。
【００９６】
電源部２２２は、アンテナ２０１を介して外部から受信した信号により電源を作る整流回路２０２と、作りだした電源を保持するための保持容量２０３からなる。
【００９７】
ロジック部２２３は、受信した信号を復調する復調回路２０４と、クロック信号を生成するクロック生成・補正回路２０５と、各コード認識及び判定回路２０６と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ２０７と、符号化した信号を送信信号に変調するための変調用抵抗を含む変調回路２０８と、読み出したデータを符号化する符号化回路２０９と、データを保持するマスクＲＯＭ２１１とを有する。
【００９８】
各コード認識及び判定回路２０６が認識・判定するコードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、各コード認識及び判定回路２０６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
【００９９】
なお、データを保持する手段として、マスクＲＯＭ２１１に限らず、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリから選択された１つ又は複数を用いてもよい。
【０１００】
次に、上記構成を有する無線チップのレイアウトの一例について、図１４を参照して説明する。まず、１つの無線チップのレイアウトについて説明する（図１４（Ａ）参照）。無線チップは、アンテナ２０１として機能する導電層が設けられた基体２１６と、電源部２２２及びロジック部２２３とを構成する素子群２１４とが接着したものであり、素子群２１４を形成する領域の一部と、アンテナ２０１を形成する領域の一部は重なっている。
【０１０１】
図示する構成では、アンテナ２０１を構成する配線の幅を１５０μｍ、配線と配線の間の幅を１０μｍで設計し、その巻き数は１５巻きとした。
【０１０２】
なお、アンテナ２０１は、図１４に示すように、巻いた形状に制約されない。アンテナ２０１の形状は、曲線型（図１５（Ａ）参照）、直線型（図１５（Ｂ）参照）のいずれの形状であってもよい。
【０１０３】
次に、電源部２２２とロジック部２２３のレイアウトについて説明する（図１４（Ｂ）参照）。電源部２２２を構成する整流回路２０２と保持容量２０３は同じ領域に設けられる。ロジック部２２３を構成する復調回路２０４と、各コード認識及び判定回路２０６は、２カ所に分けて設けられる。マスクＲＯＭ２１１とメモリコントローラ２０７は隣接して設けられる。クロック生成・補正回路２０５と各コード認識及び判定回路２０６は隣接して設けられる。復調回路２０４は、クロック生成・補正回路２０５と各コード認識及び判定回路２０６の間に設けられる。また、図１３のブロック図には示していないが、ロジック部用の検波容量２１２と、電源部用の検波容量２１３とが設けられる。変調用抵抗を含む変調回路２０８は、検波容量２１２と検波容量２１３の間に設けられる。
【０１０４】
マスクＲＯＭ２１１は、製造工程で記憶内容をメモリに作り込むものであり、ここでは、高電位電源（ＶＤＤともよぶ）に接続する電源線と、低電位電源（ＶＳＳともよぶ）に接続する電源線の２本の電源線を設けて、メモリセルが記憶する記憶内容は、各メモリセルが含むトランジスタが、上記のどちらの電源線に接続しているかにより判断する。
【０１０５】
なお、本発明の半導体装置が用いる電波の周波帯は、長波帯の〜１３５ｋＨｚ、短波帯の６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２５ＭＨｚ、４０．６８ＭＨｚ、５．０ＭＨｚ、マイクロ波帯の２．４５ＧＨｚ、５．８ＧＨｚ、２４．１２５ＧＨｚ等があり、そのいずれでもよい。また、電磁波の伝播は、電磁誘導方式や電波通信方式のどちらの方式でもよい。
【実施例５】
【０１０６】
本発明の半導体装置の用途は広範にわたるが、以下にはその具体例について説明する。本発明の半導体装置２１０は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１９（Ａ）参照）に設けたり、包装用品類（包装紙やボトル等、図１９（Ｂ）参照）に設けたり、記録媒体（ＤＶＤソフトやビデオテープ等、図１９（Ｃ）参照）に設けたり、乗物類（自転車等、図１９（Ｄ）参照）に設けたり、身の回り品（鞄や眼鏡等、図１９（Ｅ）参照）に設けたり、食品類、衣類、生活用品類、電子機器等の物品に設けて活用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビと呼んだり、テレビ受像機やテレビジョン受像機とも呼んだりする）、携帯電話等を指す。
【０１０７】
本発明の半導体装置は、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型・薄型・軽量を実現するため、物品に半導体装置を固定した後も、その物品自体のデザイン性を損なうことがない。
【０１０８】
また、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用品類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１０９】
次に、本発明の半導体装置を活用したシステムの例について説明する。まず、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に半導体装置２９６を設けておく（図２０（Ａ）参照）。また、あらかじめ、半導体装置２９６に物品２９７の原材料や原産地、流通過程の履歴等の情報を記憶させておく。そして、半導体装置２９６をリーダライタ２９５にかざすと同時に、半導体装置２９６が含む情報が表示部２９４に表示されるようにすれば、利便性が優れたシステムを提供することができるまた、別の例として、ベルトコンベアの脇にリーダライタ２９５を設けておく（図２０（Ｂ）参照）。そうすれば、物品２９７の検品を極めて簡単に行うことが可能なシステムを提供することができる。このように、本発明の半導体装置を物品の管理や流通のシステムに活用することで、システムの高機能化を図り、利便性を向上させることができる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の半導体装置の作製方法を説明する図。
【図２】本発明の半導体装置の作製方法を説明する図。
【図３】本発明の半導体装置の作製方法を説明する図。
【図４】本発明の半導体装置の作製方法を説明する図。
【図５】本発明の半導体装置の作製方法を説明する図。
【図６】本発明の半導体装置の作製方法を説明する図。
【図７】本発明の半導体装置の作製方法を説明する図。
【図８】本発明の半導体装置の作製方法を説明する図。
【図９】本発明の半導体装置の作製方法を説明する図。
【図１０】本発明の半導体装置の作製方法を説明する図。
【図１１】本発明の半導体装置の作製方法を説明する図。
【図１２】本発明の半導体装置の作製方法を説明する図。
【図１３】半導体装置を説明する図。
【図１４】半導体装置を説明する図。
【図１５】半導体装置を説明する図。
【図１６】半導体装置を説明する図。
【図１７】半導体装置を説明する図。
【図１８】半導体装置を説明する図。
【図１９】半導体装置の使用形態について説明する図。
【図２０】半導体装置の使用形態について説明する図。
【図２１】半導体装置を説明する図。
【技術分野】
【０００１】
本発明は、半導体装置の作製方法、半導体装置及び電子機器に関する。
【背景技術】
【０００２】
近年、絶縁基板上に設けられた薄膜集積回路を転置する技術開発が進められている。このような技術として、例えば、薄膜集積回路と基板の間に剥離層を設けて、当該剥離層を、ハロゲンを含む気体を用いて除去することにより、薄膜集積回路を支持基板から分離し、その後転置する技術がある（特許文献１参照）。
【０００３】
また、データを無線で送受信する半導体装置の開発が盛んに進められている。データを送受信する半導体装置は、無線チップ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれ、現在実用化されているものは、シリコン基板を用いたものが主流である。
【特許文献１】特開平８−２５４６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の特許文献１によると、基板の一表面に剥離層を形成し、当該剥離層上に薄膜集積回路を形成し、続いて剥離層を除去する。そうすると、基板から薄膜集積回路が剥離され、基板と薄膜集積回路の間には空間が生じる。その後、薄膜集積回路を基体に接着させるが、当該薄膜集積回路は数μｍ程度と薄く、また大変軽い。そのため、薄膜集積回路を基体に接着させる前に、基板から薄膜集積回路が飛散してしまうことがあった。そこで本発明は、薄膜集積回路を含む半導体装置の製造を容易とすることを課題とする。
【０００５】
また、無線チップとして機能する半導体装置の普及に際し、その低コスト化が進められているが、シリコン基板は高価であるためにコストを下げることは難しかった。また、市販されているシリコン基板は、円形であり、最大でも直径３０センチ程度であるために、大量生産が難しく、コストを下げることは難しかった。そこで本発明は、大量生産を可能とすることにより、コストを下げた半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、第１の基板の一表面に剥離層を形成した後に、当該剥離層を選択的に除去して、剥離層が設けられた第１の領域と、剥離層が設けられていない第２の領域を形成する。続いて、剥離層上に下地絶縁層を全面に形成する。そうすると、下地絶縁層は、第１の領域では剥離層に接し、第２の領域では基板に接する。
【０００７】
次に、下地絶縁層上に複数の薄膜トランジスタを含む薄膜集積回路を形成する。続いて開口部を形成し、その後開口部にエッチング剤を導入して剥離層を除去する。この際、剥離層が設けられていた第１の領域では、基板と下地絶縁層との間に空間が生じるが、剥離層が設けられていない第２の領域では、基板と下地絶縁層が密着したままである。このように、剥離層を除去した後も、第１の基板と下地絶縁層とが密着した領域が設けられているため、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止することができる。
【０００８】
剥離層を除去した後は、フィルム等に相当する基体を、薄膜集積回路上に設けて、薄膜集積回路と基体とを一体化させる。次に、第１の基板上から、薄膜集積回路と基体とを剥離するが、この際、裏面に、外部と接続用の導電層が露出されるようにする。そして、第２の基板上の導電層と、薄膜集積回路の接続用の導電層とが接するように、薄膜集積回路と第２の基板とを貼り合わせる。
【０００９】
本発明の半導体装置の作製方法は、第１の基板上に剥離層を選択的に形成するステップと、第１の基板と剥離層に接するように下地絶縁層（第１の絶縁層とよぶことがある）を形成するステップと、下地絶縁層上に薄膜トランジスタを形成するステップと、薄膜トランジスタ上に層間絶縁層（第２の絶縁層とよぶことがある）を形成するステップと、第１の基板の一部が露出するように、第１の絶縁層と第２の絶縁層に第１の開口部を形成するステップと、薄膜トランジスタのソース領域又はドレイン領域が露出するように、第２の絶縁層に第２の開口部を形成するステップと、第２の絶縁層上に、第１の開口部と第２の開口部を充填するように、第１の導電層を形成するステップと、第１の基板から薄膜トランジスタを含む積層体を剥離するステップと、第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、薄膜トランジスタを含む積層体と第２の基板を貼り合わせるステップを有することを特徴とする。
【００１０】
本発明の半導体装置の作製方法は、第１の基板上に剥離層を選択的に形成するステップと、第１の基板と剥離層に接するように下地絶縁層（第１の絶縁層とよぶことがある）を形成するステップと、下地絶縁層上に薄膜トランジスタを形成するステップと、薄膜トランジスタ上に層間絶縁層（第２の絶縁層とよぶことがある）を形成するステップと、第１の基板の一部が露出するように、第１の絶縁層と第２の絶縁層に第１の開口部を形成するステップと、薄膜トランジスタのソース領域又はドレイン領域が露出するように、第２の絶縁層に第２の開口部を形成するステップと、第２の絶縁層上に、第１の開口部と第２の開口部を充填するように、第１の導電層を形成するステップと、剥離層が露出するように、第１の絶縁層と第２の絶縁層に第３の開口部を形成するステップと、第３の開口部にエッチング剤を導入して剥離層を除去するステップと、第１の基板から薄膜トランジスタを含む積層体を剥離するステップと、第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、薄膜トランジスタを含む積層体と第２の基板を貼り合わせるステップを有することを特徴とする。
【００１１】
本発明の半導体装置の作製方法は、第１の基板上に剥離層を選択的に形成するステップと、第１の基板と剥離層に接するように下地絶縁層（第１の絶縁層とよぶことがある）を形成するステップと、下地絶縁層上に薄膜トランジスタを形成するステップと、薄膜トランジスタ上に層間絶縁層（第２の絶縁層とよぶことがある）を形成するステップと、第１の基板の一部が露出するように、第１の絶縁層と第２の絶縁層に第１の開口部を形成するステップと、薄膜トランジスタのソース領域又はドレイン領域が露出するように、第２の絶縁層に第２の開口部を形成するステップと、第２の絶縁層上に、第１の開口部と第２の開口部を充填するように、第１の導電層を形成するステップと、剥離層が露出するように、第１の絶縁層と第２の絶縁層に第３の開口部を形成するステップと、第３の開口部にエッチング剤を導入して剥離層を選択的に除去するステップと、物理的手段を用いて、第１の基板から薄膜トランジスタを含む積層体を剥離するステップと、第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、薄膜トランジスタを含む積層体と第２の基板を貼り合わせるステップを有することを特徴とする。
【００１２】
上記の作製方法において、第１の基板は、ガラス基板又は石英基板であることを特徴とする。また、剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする。また、剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする。また、剥離層として、タングステン又はモリブデン含む層を形成し、その上層の第１の絶縁層として、珪素の酸化物を含む層を形成することを特徴とする。また、エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする。
【００１３】
本発明の半導体装置は、基板上に設けられた第１の導電層と、第１の導電層を覆う下地絶縁層（第１の絶縁層とよぶことがある）と、下地絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタ（１つの薄膜トランジスタのみでもよい）と、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う層間絶縁層（第２の絶縁層とよぶことがある）と、層間絶縁層上に設けられた第２の導電層とを有する。
【００１４】
上記構成を有する半導体装置において、第２の導電層は、層間絶縁層に設けられた開口部を介して第１の薄膜トランジスタ又は第２の薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ下地絶縁層と層間絶縁層の各々に設けられた開口部を介して第１の導電層に接続する。
【００１５】
本発明の半導体装置は、基板上に設けられた第１の導電層と、第１の導電層を覆う保護絶縁層（第１の絶縁層とよぶことがある）と、保護絶縁層を覆う下地絶縁層（第２の絶縁層とよぶことがある）と、下地絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタ（１つの薄膜トランジスタのみでもよい）と、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う層間絶縁層（第３の絶縁層とよぶことがある）と、層間絶縁層上に設けられた第２の導電層とを有する。上記構成を有する半導体装置において、第２の導電層は、層間絶縁層に設けられた開口部を介して第１の薄膜トランジスタ又は第２の薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ保護絶縁層と下地絶縁層と層間絶縁層との各々に設けられた開口部を介して第１の導電層に接続することを特徴とする。
【００１６】
上記の本発明の半導体装置の構成要素のうち、基板は、可撓性を有することを特徴とする。また、第１の導電層は、アンテナとして機能することを特徴とする。また、第２の導電層の側面は、層間絶縁層に接することを特徴とする。また、第１の薄膜トランジスタはチャネル形成領域と第１のＮ型不純物領域と第２のＮ型不純物領域とを有し、第２の薄膜トランジスタはチャネル形成領域とＰ型不純物領域とを有することを特徴とする。また、第１の薄膜トランジスタと第２の薄膜トランジスタの各々は、サイドウォール絶縁層を有することを特徴とする。
【００１７】
つまり、本発明の半導体装置の構成要素である薄膜トランジスタは、チャネル形成領域と不純物領域とを有する。また、薄膜トランジスタは、サイドウォール絶縁層を有する。
【００１８】
本発明の半導体装置は、薄膜トランジスタと、前記薄膜トランジスタを覆う第１の絶縁層と、前記第１の絶縁層上に設けられた第２の導電層とを有する。前記第２の導電層は、前記第１の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層に設けられた第２の開口部を介して露出されていることを特徴とする。
【００１９】
本発明の半導体装置は、第１の導電層と、前記第１の導電層上に設けられた薄膜トランジスタと、前記薄膜トランジスタを覆う第１の絶縁層と、前記第１の絶縁層上に設けられた第２の導電層とを有する。前記第２の導電層は、前記第１の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層に設けられた第２の開口部を介して前記第１の導電層に接続されていることを特徴とする。
【発明の効果】
【００２０】
本発明は、剥離層を除去した後に、基板と下地絶縁層が密着した領域を設けることで、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止し、薄膜集積回路を含む半導体装置の製造を容易に行うことができる。また、本発明は、シリコン基板以外の基板を用いて半導体装置を製造するため、大量の半導体装置を一度に形成することが可能となり、コストを低減した半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
【００２２】
本発明の半導体装置の作製方法について、図面を参照して説明する。まず、基板１００の一表面に、剥離層１０１〜１０３を形成する（図１（Ａ）の断面図と図３（Ａ）の斜視図参照、図１（Ａ）中のＡ−Ｂは図３（Ａ）中のＡ−Ｂと対応する）。基板１００は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。このような基板１００は、大きさや形状に制約がないため、例えば、基板１００として、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。また、基板１００上に設けられる薄膜集積回路は、後に基板１００上から剥離する。従って、基板１００を再び利用して、当該基板１００上に新たに薄膜集積回路を形成してもよい。そうすると、コストを削減することができる。なお、再利用する基板１００には、石英基板を用いることが好ましい。
【００２３】
剥離層１０１〜１０３は、基板１００の一表面に薄膜を形成した後、フォトリソグラフィ法を用いてパターニングして選択的に形成する。剥離層１０１〜１０３は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は前記元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層は、非晶質、微結晶、多結晶のいずれの場合でもよい。
【００２４】
剥離層１０１〜１０３が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
【００２５】
剥離層１０１〜１０３が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【００２６】
剥離層１０１〜１０３として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。
【００２７】
タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３の範囲内にある。Ｘの値をより具体的に述べると、Ｘが２の場合（ＷＯ2）、Ｘが２．５の場合（Ｗ2Ｏ5）、Ｘが２．７５の場合（Ｗ4Ｏ11）、Ｘが３の場合（ＷＯ3）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、そのエッチングレートを基に決めるとよい。但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、Ｘは０＜Ｘ＜３を満たし、Ｘは３を含まない）である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【００２８】
また、上記の工程によると、基板１００に接するように剥離層１０１〜１０３を形成しているが、本発明はこの工程に制約されない。基板１００に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層１０１〜１０３を設けてもよい。
【００２９】
次に、剥離層１０１〜１０３を覆うように、下地となる下地絶縁層１０４を形成する（図１（Ｂ）参照）。下地絶縁層１０４は、剥離層１０１〜１０３が設けられていない領域では基板１００に接し、それ以外の領域では剥離層１０１〜１０３に接する。下地絶縁層１０４は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。
【００３０】
下地絶縁層１０４が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地絶縁層１０４が３層構造の場合、１層目の絶縁層として酸化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。又は、１層目の絶縁層として酸化窒化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。下地絶縁層は、基板１００からの不純物の侵入を防止するブロッキング膜として機能する。
【００３１】
次に、下地絶縁層１０４上に、非晶質半導体層（例えば非晶質珪素を含む層）を形成する。この非晶質半導体層は、公知の手段（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして結晶質半導体層１２１、１２２を形成する。
【００３２】
結晶質半導体層１２１、１２２の作成工程の具体例を挙げると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層１２１、１２２を形成する。
【００３３】
なお、レーザ結晶化法で結晶質半導体層１２１、１２２を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹａｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザを用いる。
【００３４】
連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良好なために高速駆動が可能で、素子の動作周波数を向上させることができる。また、特性バラツキが少ないために高い信頼性を得ることができる。また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させることが好適である。これは、連続発振レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。
【００３５】
また、パルス発振のレーザを用いてもよい。これは、パルス的に出力されるエネルギービーム（パルスビーム）であっても、レーザ光により半導体膜が溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザ光を発振させれば、走査方向に向かって連続的に成長した結晶粒を得ることができるためである。パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルスビームを使用するとよい。具体的には、パルスレーザの発振周波数は１０ＭＨｚ以上、好ましくは６０〜１００ＭＨｚとし、通常パルスレーザの発振周波数として用いる数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。上記の周波数帯を使用すると、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射することができる。従って、従来の周波数帯のパルス発振のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を有する半導体膜を形成することができる。さらに具体的には、結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができ、連続発振レーザと同程度の結晶粒を得ることができる。そして走査方向に沿って長く伸びた単結晶の結晶粒を形成することで、少なくとも薄膜トランジスタのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。パルスレーザとしては、上記周波数での発振が可能な、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ2レーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹａｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザ又は金蒸気レーザを用いることができる。
【００３６】
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【００３７】
次に、結晶質半導体層１２１、１２２を覆うゲート絶縁層１０５を形成する。ゲート絶縁層１０５は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
【００３８】
次に、ゲート絶縁層１０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｄ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。
【００３９】
第１の導電層と第２の導電層との組み合わせの例を挙げると、窒化タンタル（ＴａＮ、タンタルと窒素の組成比は制約されない）層とタングステン（Ｗ）層の積層構造、窒化タングステン（ＷＮ、タングステンと窒素の組成比は制約されない）層とタングステン層の積層構造、窒化モリブデン（ＭｏＮ、モリブデンと窒素の組成比は制約されない）層とモリブデン（Ｍｏ）層の積層構造等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造の構造を採用するとよい。
【００４０】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）１０６〜１０９を形成する。
【００４１】
次に、結晶質半導体層１２１に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域１１０を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【００４２】
続いて、結晶質半導体層１２２に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域１１１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【００４３】
次に、ゲート絶縁層１０５と導電層１０６〜１０９を覆うように、絶縁層を形成する。絶縁層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層（無機層と表記することがある）や、有機樹脂などの有機材料を含む層（有機層と表記することがある）を、単層又は積層して形成する。好ましくは、絶縁層として、珪素の酸化物からなる層を形成する。
【００４４】
次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層１０６〜１０９の側面に接する絶縁層（以下サイドウォール絶縁層とよぶ）１１２、１１３を形成する（図１（Ｃ）参照）。サイドウォール絶縁層１１２、１１３は、マスクとして用いる。
【００４５】
なお、サイドウォール絶縁層１１２、１１３を形成するためのエッチング工程により、ゲート絶縁層１０５もエッチングされ、ゲート絶縁層１６３、１６４が形成される。ゲート絶縁層１６３、１６４は、導電層１０６〜１０９及びサイドウォール絶縁層１１２、１１３と重なる層である。
【００４６】
このようにゲート絶縁層１０５がエッチングされてしまうのは、ゲート絶縁層１０５とサイドウォール絶縁層１１２、１１３の材料のエッチングレートが同じであるためであり、図１（Ｃ）ではその場合を示している。
【００４７】
従って、ゲート絶縁層１０５とサイドウォール絶縁層１１２、１１３の材料のエッチングレートが異なる場合には、サイドウォール絶縁層１１２、１１３を形成するためのエッチング工程を経ても、ゲート絶縁層１０５が残存する。
【００４８】
続いて、サイドウォール絶縁層１１２と導電層１０６、１０７をマスクとして、結晶質半導体層１２１にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）１１４と、第２のＮ型不純物領域１１５とを形成する。第１のＮ型不純物領域１１４が含む不純物元素の濃度は、第２のＮ型不純物領域１１５の不純物元素の濃度よりも低い。
【００４９】
なお、第１のＮ型不純物領域１１４を形成する際には、サイドウォール絶縁層をマスクとして用いるとよい。サイドウォール絶縁層をマスクとして用いる手法を用いると、ＬＤＤ領域を確実に形成することができ、また、ＬＤＤ領域の幅の制御が容易になるという利点がある。
【００５０】
上記工程を経て、Ｎ型（Ｎチャネル型）の薄膜トランジスタ１１６と、Ｐ型（Ｐチャネル型）の薄膜トランジスタ１１７が完成する。Ｎ型の薄膜トランジスタ１１６は、ＬＤＤ構造を有し、第１のＮ型不純物領域１１４（ＬＤＤ領域ともよぶ）と第２のＮ型不純物領域１１５とチャネル形成領域１１８を含む活性層と、ゲート絶縁層１６３と、ゲート電極として機能する導電層１０６、１０７とを有する。Ｐ型の薄膜トランジスタ１１７は、シングルドレイン構造を有し、Ｐ型不純物領域１１１とチャネル形成領域１１９を含む活性層と、ゲート絶縁層１６４と、ゲート電極として機能する導電層１０８、１０９とを有する。
【００５１】
次に、薄膜トランジスタ１１６、１１７を覆うように、単層又は積層で、層間絶縁層を形成する（図２（Ａ）参照）。薄膜トランジスタ１１６、１１７を覆う層間絶縁層は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等により、単層又は積層で形成する。
【００５２】
また、薄膜トランジスタ１１６、１１７を覆う層間絶縁層は、シロキサン系の材料により形成する。シロキサン系の材料とは、例えば、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また、置換基としてフルオロ基を用いてもよい。また、置換基として、少なくとも水素を含む有機基とフルオロ基とを用いてもよい。
【００５３】
図示する断面構造では、薄膜トランジスタ１１６、１１７を覆うように、絶縁層を３層積層して形成した場合を示し、１層目の層間絶縁層１２３として酸化珪素を含む層を形成し、２層目の層間絶縁層１２４として樹脂を含む層を形成し、３層目の層間絶縁層１２５として窒化珪素を含む層を形成する。
【００５４】
なお、層間絶縁層１２３〜１２５を形成する前、又は層間絶縁層１２３〜１２５のうちの１つ又は複数を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【００５５】
次に、フォトリソグラフィ法を用いて層間絶縁層１２３〜１２５をエッチングして、基板１００の一部と、Ｐ型不純物領域１１１と、Ｎ型不純物領域１１５を露出させる開口部１３０〜１３５を形成する（図２（Ｂ）参照）。この開口部１３０〜１３５の形成工程では、剥離層１０１〜１０３を露出させないようにする。
【００５６】
なお、上記の工程では、開口部１３０〜１３５を同じ工程で形成しているが、本発明は、この工程に制約されない。開口部１３０、１３５と、開口部１３１〜１３４は、それぞれ、露出させる対象（基板又は不純物領域）が異なるため、別の工程で形成してもよい。
【００５７】
続いて、開口部１３０〜１３５を充填するように、導電層を形成し、当該導電層をパターン加工して、導電層１３６〜１３９を形成する（図２（Ｃ）参照）。導電層１３６〜１３９は、ソース配線又はドレイン配線として機能し、なお且つ、外部の端子との接続用導電層としても機能する。
【００５８】
なお、このようにして形成した導電層１３６〜１３９の側面は、剥離層１０１〜１０３に接しておらず、層間絶縁層１２３〜１２５に接する。これは、剥離層１０１〜１０３をエッチング剤により除去する際に、導電層１３６〜１３９がエッチング剤により除去されないようにするためである。
【００５９】
導電層１３６〜１３９は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層１３６〜１３９は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ、珪素が添加されたアルミニウムに相当）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ、チタンと窒素の組成比は制約されない）層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる層に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層１３６〜１３９を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また下層のバリア層を設けると、アルミニウムやアルミニウムシリコンと、結晶質半導体層との、良好なコンタクトをとることができる。また、チタンは、還元性の高い元素であるため、チタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【００６０】
次に、導電層１３６〜１３９を覆うように、絶縁層１４０を形成する。絶縁層１４０は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料（好ましくはエポキシ樹脂）を含む層等に相当する。なお、絶縁層１４０は、保護層として機能するものであり、必要がなければ形成しなくてもよい。また、絶縁層１４０として、有機材料からなる層を形成すると、剥離層１０１〜１０３を除去した後でも、基板１００上の複数の素子に重みがつくため、基板１００からの飛散を防止し、巻かれた形状になることがなく、素子の破壊や損傷を防止することができる。なお、ここでは、上記工程を経て完成した、薄膜トランジスタ１１６、１１７を含む素子と、導電層１３６〜１３９とを合わせて、薄膜集積回路１４２とよぶ（図２（Ｃ）の断面図と図３（Ｂ）の斜視図参照）。
【００６１】
つまり、薄膜集積回路１４２は、薄膜トランジスタ１１６、１１７を含む積層体に相当する。
【００６２】
次に、剥離層１０１〜１０３が露出するように、フォトリソグラフィ法を用いて層間絶縁層１２３〜１２５と絶縁層１４０をエッチングして、開口部１４１を形成する（図４（Ａ）の断面図と図５（Ａ）の斜視図参照）。
【００６３】
次に、開口部１４１にエッチング剤を導入して、剥離層１０１〜１０３を除去する（図４（Ｂ）の断面図と図５（Ｂ）の斜視図参照）。エッチング剤は、ウエットエッチングであれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニウム水と水の混液、過酸化水素と塩酸と水の混液等を用いる。また、ドライエッチングであれば、フッ素等のハロゲン系の原子や分子を含む気体、又は酸素を含む気体を用いる。
【００６４】
好ましくは、エッチング剤として、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ3）を使用する。
【００６５】
また、フッ化ハロゲンを含む気体又は液体、ハロゲン化物を含む気体又は液体として、三フッ化窒素（ＮＦ３）、三フッ化臭素（ＢｒＦ３）、フッ化水素（ＨＦ）を用いてもよい。なお、フッ化水素（ＨＦ）を用いる場合は、剥離層として、珪素の酸化物を含む層を形成する。
【００６６】
なお、導電層１３６、１３９は、剥離層１０１〜１０３に接しないように設けられているため、この工程において、導電層１３６、１３９は、エッチング剤によりエッチングされない。
【００６７】
次に、薄膜集積回路１４２の一方の面を基体１４３に接着させて、薄膜集積回路１４２と基体１４３を一体化させた後、薄膜集積回路１４２を基板１００から完全に剥離する（図６（Ａ）の断面図と図７（Ａ）の斜視図参照）。
【００６８】
基体１４３は、ラミネートフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。ラミネートフィルムは、熱圧着により、被処理体とラミネート処理が行われるものであり、ラミネート処理を行う際には、ラミネートフィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。基体１４３の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【００６９】
次に、薄膜集積回路１４２と基体１４３とが一体化したものを、スライシング装置やレーザ照射装置、ダイサー、ワイヤソー等を用いて分断する（図７（Ｂ）の斜視図参照）。
【００７０】
続いて、薄膜集積回路１４２の他方の面を、導電層１５１、１５２が設けられた基板１５３に接着させる（図６（Ｂ）の断面図と図７（Ｃ）（Ｄ）の斜視図参照）。また、薄膜集積回路１４２が含む導電層１３６、１３９と、基板１５３上の導電層１５１、１５２とが接するように、導電性粒子１５５を含む樹脂１５４を用いて、薄膜集積回路１４２と基板１５３とを接着させる。
【００７１】
導電性粒子１５５を含む樹脂１５４は、異方性導電層に相当する。
【００７２】
基板１５３には、可撓性があり、薄くて軽いプラスチック基板を用いることが好ましく、具体的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板を用いることができる。
【００７３】
本実施の形態では、基板１５３上にアンテナとして機能する導電層１５１、１５２が設けられた場合を示しており、上記工程を経て、無線チップ（無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置が完成する。
【００７４】
なお、上記構成によると、薄膜集積回路１４２と基板１５３は、導電性粒子１５５を含む樹脂１５４を用いて接着されている。しかし、本発明はこの形態に制約されず、バンプ（突起状導電層）１６５、１６６をさらに用いて、薄膜集積回路１４２と基板１５３とを接着してもよい（図６（Ｃ）参照）。この場合、基板１５３上の導電層１５１、１５２は保護絶縁層１５６に覆われている。また、保護絶縁層１５６の一部には、開口部が設けられている。
（実施の形態２）
【００７５】
上記の実施の形態では、剥離層１０１〜１０３は、エッチング剤により完全に除去している（図４（Ｂ）参照）が、本発明はこの形態に制約されず、剥離層１０１〜１０３を、エッチング剤により選択的に除去してもよい（図８（Ａ）参照）。その後、薄膜集積回路１４２上に基体１４３を設けて、薄膜集積回路１４２と基体１４３とを一体化した後、物理的手段により、基板１００から、薄膜集積回路１４２と基体１４３とを剥離してもよい（図８（Ｂ）参照）。物理的手段により、基板１００から薄膜集積回路１４２を剥離すると、剥離層１０１〜１０３は基板１００上に残存する場合と、基板１００から剥離層１０１〜１０３と薄膜集積回路１４２が共に剥離される場合の２つの場合があり、本形態では後者の場合を示す（図８（Ｂ）参照）。なお、物理的手段とは、外部からストレスを与える手段に相当し、例えばノズルから吹き付けられるガスの風圧や超音波に相当する。
【００７６】
上記のように、剥離層１０１〜１０３をエッチング剤により完全に除去するのではなく、剥離層１０１〜１０３を選択的に除去して、物理的手段を併用することにより、剥離層１０１〜１０３を除去する時間を短時間で済ませることができるため、生産性を向上させることができる。
（実施の形態３）
【００７７】
本発明の半導体装置の作製方法は、簡単には、基板上に薄膜集積回路を形成するステップと、基板から薄膜集積回路を剥離するステップと、剥離した薄膜集積回路を基板上に接着するステップとを有するものであり、薄膜集積回路を接着する基板上には導電層が設けられている。この導電層は、アンテナとして機能したり、単なる接続配線として機能したりする。以下には、いろいろな形態の本発明の半導体装置について説明する。
【００７８】
まず、複数の機能が集積された半導体装置について説明する（図１６（Ａ）（Ｂ）参照）。導電層が設けられた基板６００上には、複数の薄膜集積回路６０１〜６０４が接着されている。基板６００上の導電層と、薄膜集積回路６０１〜６０４の各々が含む裏面の接続用導電層とは、導電性粒子１５５を含む樹脂１５４により接着されている。薄膜集積回路６０１〜６０４の各々は、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、ネットワーク処理回路、ディスク処理回路、画像処理回路、音声処理回路、電源回路、温度センサ、湿度センサ、赤外線センサ等から選択された１つ又は複数として機能する。
【００７９】
次に、表示部を有する半導体装置について説明する（図１７（Ａ）（Ｂ）参照、図１７（Ａ）中のＡ−Ｂは図１７（Ｂ）中のＡ−Ｂに対応する）。基板６２０上には、薄膜集積回路６２４、６２５が接着され、接続フィルム６２６、６２７上には薄膜集積回路６２８、６２９が接着されている。表示部６２３と薄膜集積回路６２４とは、基板６２０上の導電層６３１を介して接続する。薄膜集積回路６２４と薄膜集積回路６２８とは、基板６２０上の導電層６３４と接続フィルム６２７上の導電層６３５を介して接続する。これらの導電層の接続には、導電性粒子１５５を含む樹脂１５４を用いている。基板６２０と対向基板６２１は、シール材６３０により接着されている。
【００８０】
次に、ＩＣカードとして機能する半導体装置について説明する（図１８（Ａ）（Ｂ）参照）。基板６１０上には、薄膜集積回路６１１が接着されている。基板６１０上の導電層６１２と、薄膜集積回路６１１の裏面の接続用導電層とは、導電性粒子１５５を含む樹脂１５４により接着されている。ここでは、基板６１０として、可撓性があり、薄くて軽いプラスチック基板を用いており、そのために、可撓性をもたせ、薄くて軽いという付加価値を付けたＩＣカードを提供することができる。
【００８１】
次に、ＩＣカードとして機能する半導体装置について説明する（図２１（Ａ）参照）。基板６４０上には、薄膜集積回路６４２〜６４５が接着されている。基板６４０上の導電層６４１と、薄膜集積回路６４４の裏面の接続用導電層とは、導電性粒子１５５を含む樹脂１５４により接着されている。薄膜集積回路６４２〜６４５は、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、ネットワーク処理回路、ディスク処理回路、画像処理回路、音声処理回路、電源回路、温度センサ、湿度センサ、赤外線センサ等から選択された１つ又は複数として機能する。上記構成を有する本発明の半導体装置は、アンテナとして機能する導電層６４１を有し、なおかつ複数の薄膜集積回路６４２〜６４５を有するために、高性能な無線チップを提供することができる。従って、暗号処理などの複雑な処理を可能とし、高機能化を実現したＩＣカードを提供することができる。
【００８２】
なお、図２１（Ａ）に示す構成では、薄膜集積回路６４２〜６４５の周囲にアンテナとして機能する導電層６４１を設けているが、本発明はこの形態に制約されない。アンテナとして機能する導電層６４１と重なるように、薄膜集積回路６４２〜６４５を設けてもよい（図２１（Ｂ）（Ｃ）参照）。そうすると、基板６４０の面積を削減して、小型、薄型、軽量を実現した無線チップを提供することができる。このような小型化を実現した半導体装置は、例えば、薄膜集積回路６４２〜６４５のいずれか１つに温度センサを適用し、人体の皮膚（好ましくは額の皮膚）上に貼り付ければ、検温を行うことができる。
【００８３】
本発明の半導体装置が含む薄膜集積回路は小型、薄型、軽量を実現しており、複数のシステムを含む半導体装置（図１６参照）、表示機能を有する半導体装置（図１７参照）、ＩＣカード（図１８参照）、ＩＣカード（図２１（Ａ）参照）、無線チップ（図２１（Ｂ）（Ｃ））の各々に適用することによって、さらなる高機能化と高付加価値化を実現することができる。
【実施例１】
【００８４】
本実施例では、微細な導電層を形成する手法について説明する。まず、絶縁表面を有する基板１００上に、剥離層１０１〜１０３、下地絶縁層１０４、結晶質半導体層１２１、１２２、ゲート絶縁層１０５、導電層１７１、１７２を形成する（図９（Ａ）参照）。次に、導電層１７１、１７２上に、フォトマスクを用いて、レジストマスク１７３、１７４を形成する。続いて、酸素プラズマ処理等の公知のエッチング処理により、レジストマスク１７３、１７４をエッチングして、新たなレジストマスク１７５、１７６を形成する（図９（Ｂ）参照）。上記の工程を経たレジストマスク１７５、１７６は、フォトリソグラフィ法を用いて形成することができる限界を超えた、微細なものとすることができる。
【００８５】
次に、レジストマスク１７５、１７６を用いて、エッチング処理を行うと、微細な導電層１０６〜１０９を作成することができる（図９（Ｃ）参照）。導電層１０６〜１０９は、ゲート電極として機能する。
【００８６】
また、上記とは異なる手法として、まず、絶縁表面を有する基板１００上に、剥離層１０１〜１０３、下地絶縁層１０４、結晶質半導体層１２１、１２２、ゲート絶縁層１０５、導電層１７１、１７２、レジストマスク１７３、１７４を形成する（図９（Ａ）参照）。
【００８７】
次に、レジストマスク１７３、１７４を用いて、導電層１７１、１７２をエッチングして、導電層１７７、１７８を形成する（図１０（Ａ）参照）。続いて、レジストマスク１７３、１７４を除去せず、レジストマスク１７３、１７４と導電層１７７、１７８の積層体のうち、導電層１７７、１７８の側面のみを選択的にエッチングする（図１０（Ｂ）参照）。そうすると、上記の手法と同様に、フォトリソグラフィ法を用いて形成することができる限界を超えた微細な導電層１０６〜１０９を形成することができる（図１０（Ｃ）参照）。導電層１０６〜１０９は、ゲート電極として機能する。
【００８８】
上記のいずれかの方法により、チャネル長が０．５μｍ以下の微細な薄膜トランジスタを形成することができる。薄膜トランジスタが微細なものであれば、その分高集積化を可能とするので、高性能化が実現する。また、チャネル形成領域の幅が狭くなるため、高速動作を実現する。
【実施例２】
【００８９】
本発明の半導体装置を無線チップとして用いる場合、無線チップは、アンテナより電源を供給するため、電源の安定化が難しく、消費電力を極力抑制することが必要となる。仮に、消費電力が増加すると、電磁波を強力に入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響、無線チップとリーダライタとの通信距離に制約が生じるなどの不都合が生じる。
【００９０】
そこで、本発明は、下部ゲート電極として機能する導電層１８１と上部ゲート電極として機能する導電層１８３の２つのゲート電極を含むＮ型の薄膜トランジスタ１１６と、下部ゲート電極として機能する導電層１８２と上部ゲート電極として機能する導電層１８４の２つのゲート電極を含むＰ型の薄膜トランジスタ１１７とを有する半導体装置を提供する（図１１参照）。消費電力を抑制するためには、下部ゲート電極として機能する導電層１８１、１８２にバイアス電圧を印加する方法が有効であり、より具体的には、Ｎ型の薄膜トランジスタ１１６の下部ゲート電極として機能する導電層１８１に対する負のバイアス電圧の印加は、しきい値電圧を高めて、リーク電流を減少させることができる。また、正のバイアス電圧の印加は、しきい値電圧を下げて、チャネル形成領域に電流が流れやすくすることができる。従って、薄膜トランジスタ１１６は、より高速化、若しくはより低電圧で動作する。一方、Ｐ型の薄膜トランジスタ１１７の下部ゲート電極として機能する導電層１８２に対する正のバイアス電圧の印加は、しきい値電圧を高めて、リーク電流を減少させることができる。また、負のバイアス電圧の印加は、しきい値電圧を下げて、チャネル形成領域に電流が流れやすくすることができる。従って、薄膜トランジスタ１１７は、より高速化、若しくは低電圧で動作する。
【００９１】
上記の通り、下部ゲート電極に印加するバイアス電圧を制御することで、薄膜トランジスタ１１６、１１７のしきい値電圧を変えて、リーク電流を減少させ、その結果、半導体装置自体の消費電力を抑制することができる。従って、暗号処理などの複雑な処理を行っても、電源が不安定になることがなく、電源の安定化を実現する。また、電磁波を入力する必要がなく、リーダライタとの通信距離を改善することができる。なお、薄膜トランジスタ１１６、１１７に対するバイアス電圧の印加は、専用の制御回路を設けて、その制御回路によりバイアス電圧の印加を制御するとよい。
【実施例３】
【００９２】
本発明の半導体装置に用いる容量用トランジスタの断面構造について説明する（図１２（Ａ）参照）。容量用トランジスタ３０１は、ソース電極とドレイン電極が互いに接続されており、容量用トランジスタ３０１がオンすると、ゲート電極とチャネル形成領域との間に容量が形成される。このような容量用トランジスタ３０１の断面構造は、通常の薄膜トランジスタの断面構造と変わらず、等価回路図は、図１２（Ｂ）のように表される。
【００９３】
但し、上記の構成では、容量を形成するのに、ゲート絶縁膜を用いているため、その容量値は、容量用トランジスタ３０１のしきい値電圧の変動に対して影響を受けてしまうことがある。従って、ゲート電極と重なる領域３０２に、不純物元素を添加した容量用トランジスタ３０１を用いてもよい（図１２（Ｃ）参照）。上記構成の容量用トランジスタ３０１は、トランジスタのしきい値電圧とは無関係に容量が形成されるため、トランジスタのしきい値電圧のバラツキによる影響を防止することができる。この場合の等価回路図は図１２（Ｄ）のように表される。
【実施例４】
【００９４】
本発明の半導体装置を無線チップとして用いるときの構成について、図面を参照して説明する。なお、ここで説明する無線チップの仕様は、国際標準規格のＩＳＯ１５６９３に準拠し、近傍型で、交信信号周波数は１３．５６ＭＨｚである。また、受信はデータ読み出し命令のみ対応し、送信のデータ伝送レートは約１３ｋＨｚであり、データ符号化形式はマンチェスタコードを用いている。
【００９５】
無線チップは、大別して、アンテナ部２２１、電源部２２２、ロジック部２２３から構成される。アンテナ部２２１は、外部信号の受信とデータの送信を行うためのアンテナ２０１からなる（図１３参照）。
【００９６】
電源部２２２は、アンテナ２０１を介して外部から受信した信号により電源を作る整流回路２０２と、作りだした電源を保持するための保持容量２０３からなる。
【００９７】
ロジック部２２３は、受信した信号を復調する復調回路２０４と、クロック信号を生成するクロック生成・補正回路２０５と、各コード認識及び判定回路２０６と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ２０７と、符号化した信号を送信信号に変調するための変調用抵抗を含む変調回路２０８と、読み出したデータを符号化する符号化回路２０９と、データを保持するマスクＲＯＭ２１１とを有する。
【００９８】
各コード認識及び判定回路２０６が認識・判定するコードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、各コード認識及び判定回路２０６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
【００９９】
なお、データを保持する手段として、マスクＲＯＭ２１１に限らず、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリから選択された１つ又は複数を用いてもよい。
【０１００】
次に、上記構成を有する無線チップのレイアウトの一例について、図１４を参照して説明する。まず、１つの無線チップのレイアウトについて説明する（図１４（Ａ）参照）。無線チップは、アンテナ２０１として機能する導電層が設けられた基体２１６と、電源部２２２及びロジック部２２３とを構成する素子群２１４とが接着したものであり、素子群２１４を形成する領域の一部と、アンテナ２０１を形成する領域の一部は重なっている。
【０１０１】
図示する構成では、アンテナ２０１を構成する配線の幅を１５０μｍ、配線と配線の間の幅を１０μｍで設計し、その巻き数は１５巻きとした。
【０１０２】
なお、アンテナ２０１は、図１４に示すように、巻いた形状に制約されない。アンテナ２０１の形状は、曲線型（図１５（Ａ）参照）、直線型（図１５（Ｂ）参照）のいずれの形状であってもよい。
【０１０３】
次に、電源部２２２とロジック部２２３のレイアウトについて説明する（図１４（Ｂ）参照）。電源部２２２を構成する整流回路２０２と保持容量２０３は同じ領域に設けられる。ロジック部２２３を構成する復調回路２０４と、各コード認識及び判定回路２０６は、２カ所に分けて設けられる。マスクＲＯＭ２１１とメモリコントローラ２０７は隣接して設けられる。クロック生成・補正回路２０５と各コード認識及び判定回路２０６は隣接して設けられる。復調回路２０４は、クロック生成・補正回路２０５と各コード認識及び判定回路２０６の間に設けられる。また、図１３のブロック図には示していないが、ロジック部用の検波容量２１２と、電源部用の検波容量２１３とが設けられる。変調用抵抗を含む変調回路２０８は、検波容量２１２と検波容量２１３の間に設けられる。
【０１０４】
マスクＲＯＭ２１１は、製造工程で記憶内容をメモリに作り込むものであり、ここでは、高電位電源（ＶＤＤともよぶ）に接続する電源線と、低電位電源（ＶＳＳともよぶ）に接続する電源線の２本の電源線を設けて、メモリセルが記憶する記憶内容は、各メモリセルが含むトランジスタが、上記のどちらの電源線に接続しているかにより判断する。
【０１０５】
なお、本発明の半導体装置が用いる電波の周波帯は、長波帯の〜１３５ｋＨｚ、短波帯の６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２５ＭＨｚ、４０．６８ＭＨｚ、５．０ＭＨｚ、マイクロ波帯の２．４５ＧＨｚ、５．８ＧＨｚ、２４．１２５ＧＨｚ等があり、そのいずれでもよい。また、電磁波の伝播は、電磁誘導方式や電波通信方式のどちらの方式でもよい。
【実施例５】
【０１０６】
本発明の半導体装置の用途は広範にわたるが、以下にはその具体例について説明する。本発明の半導体装置２１０は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１９（Ａ）参照）に設けたり、包装用品類（包装紙やボトル等、図１９（Ｂ）参照）に設けたり、記録媒体（ＤＶＤソフトやビデオテープ等、図１９（Ｃ）参照）に設けたり、乗物類（自転車等、図１９（Ｄ）参照）に設けたり、身の回り品（鞄や眼鏡等、図１９（Ｅ）参照）に設けたり、食品類、衣類、生活用品類、電子機器等の物品に設けて活用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビと呼んだり、テレビ受像機やテレビジョン受像機とも呼んだりする）、携帯電話等を指す。
【０１０７】
本発明の半導体装置は、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型・薄型・軽量を実現するため、物品に半導体装置を固定した後も、その物品自体のデザイン性を損なうことがない。
【０１０８】
また、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用品類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１０９】
次に、本発明の半導体装置を活用したシステムの例について説明する。まず、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に半導体装置２９６を設けておく（図２０（Ａ）参照）。また、あらかじめ、半導体装置２９６に物品２９７の原材料や原産地、流通過程の履歴等の情報を記憶させておく。そして、半導体装置２９６をリーダライタ２９５にかざすと同時に、半導体装置２９６が含む情報が表示部２９４に表示されるようにすれば、利便性が優れたシステムを提供することができるまた、別の例として、ベルトコンベアの脇にリーダライタ２９５を設けておく（図２０（Ｂ）参照）。そうすれば、物品２９７の検品を極めて簡単に行うことが可能なシステムを提供することができる。このように、本発明の半導体装置を物品の管理や流通のシステムに活用することで、システムの高機能化を図り、利便性を向上させることができる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の半導体装置の作製方法を説明する図。
【図２】本発明の半導体装置の作製方法を説明する図。
【図３】本発明の半導体装置の作製方法を説明する図。
【図４】本発明の半導体装置の作製方法を説明する図。
【図５】本発明の半導体装置の作製方法を説明する図。
【図６】本発明の半導体装置の作製方法を説明する図。
【図７】本発明の半導体装置の作製方法を説明する図。
【図８】本発明の半導体装置の作製方法を説明する図。
【図９】本発明の半導体装置の作製方法を説明する図。
【図１０】本発明の半導体装置の作製方法を説明する図。
【図１１】本発明の半導体装置の作製方法を説明する図。
【図１２】本発明の半導体装置の作製方法を説明する図。
【図１３】半導体装置を説明する図。
【図１４】半導体装置を説明する図。
【図１５】半導体装置を説明する図。
【図１６】半導体装置を説明する図。
【図１７】半導体装置を説明する図。
【図１８】半導体装置を説明する図。
【図１９】半導体装置の使用形態について説明する図。
【図２０】半導体装置の使用形態について説明する図。
【図２１】半導体装置を説明する図。
【特許請求の範囲】
【請求項１】
第１の基板上に剥離層を選択的に形成し、
前記第１の基板と前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に少なくともソース領域とドレイン領域を含む薄膜トランジスタを形成し、
前記薄膜トランジスタ上に第２の絶縁層を形成し、
前記第１の基板の一部が露出するように、前記第１の絶縁層と前記第２の絶縁層に第１の開口部を形成し、
前記薄膜トランジスタのソース領域又はドレイン領域が露出するように、前記第２の絶縁層に第２の開口部を形成し、
前記第１の開口部と前記第２の開口部を充填するように第１の導電層を形成し、
前記剥離層が露出するように、前記第１の絶縁層と前記第２の絶縁層に第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を除去し、
前記第１の基板から前記薄膜トランジスタを含む積層体を剥離し、
前記第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、前記薄膜トランジスタを含む積層体と前記第２の基板を貼り合わせることを特徴とする半導体装置の作製方法。
【請求項２】
第１の基板上に剥離層を選択的に形成し、
前記第１の基板と前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に少なくともソース領域とドレイン領域を含む薄膜トランジスタを形成し、
前記薄膜トランジスタ上に第２の絶縁層を形成し、
前記第１の基板の一部が露出するように、前記第１の絶縁層と前記第２の絶縁層に第１の開口部を形成し、
前記薄膜トランジスタのソース領域又はドレイン領域が露出するように、前記第２の絶縁層に第２の開口部を形成し、
前記第１の開口部と前記第２の開口部を充填するように第１の導電層を形成し、
前記剥離層が露出するように、前記第１の絶縁層と前記第２の絶縁層に第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を選択的に除去し、
物理的手段を用いて、前記第１の基板から前記薄膜トランジスタを含む積層体を剥離し、
前記第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、前記薄膜トランジスタを含む積層体と前記第２の基板を貼り合わせることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記第１の基板は、ガラス基板又は石英基板であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１又は請求項２において、
前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１又は請求項２において、
前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１又は請求項２において、
前記剥離層としてタングステン又はモリブデン含む層を形成し、
前記第１の絶縁層として珪素の酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１又は請求項２において、
前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。
【請求項８】
チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第１の絶縁層と、
前記第１の絶縁層上に設けられた第２の導電層とを有し、
前記第２の導電層は、前記第１の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層に設けられた第２の開口部を介して露出されていることを特徴とする半導体装置。
【請求項９】
第１の導電層と、
前記第１の導電層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第１の絶縁層と、
前記第１の絶縁層上に設けられた第２の導電層とを有し、
前記第２の導電層は、前記第１の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層に設けられた第２の開口部を介して前記第１の導電層に接続することを特徴とする半導体装置。
【請求項１０】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆う第１の絶縁層と、
前記第１の絶縁層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第２の絶縁層と、
前記第２の絶縁層上に設けられた第２の導電層とを有し、
前記第２の導電層は、前記第２の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層と前記第２の絶縁層の各々に設けられた第２の開口部を介して前記第１の導電層に接続することを特徴とする半導体装置。
【請求項１１】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆う第１の絶縁層と、
前記第１の絶縁層を覆う第２の絶縁層と、
前記第２の絶縁層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第３の絶縁層と、
前記第３の絶縁層上に設けられた第２の導電層とを有し、
前記第２の導電層は、前記第３の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層と前記第２の絶縁層と前記第３の絶縁層との各々に設けられた第２の開口部を介して前記第１の導電層に接続することを特徴とする半導体装置。
【請求項１２】
請求項１０又は請求項１１において、
前記基板は、可撓性を有することを特徴とする半導体装置。
【請求項１３】
請求項９乃至請求項１１のいずれか一項において、
前記第１の導電層は、アンテナとして機能することを特徴とする半導体装置。
【請求項１４】
請求項８乃至請求項１１のいずれか一項において、
前記薄膜トランジスタは、サイドウォール絶縁層を有することを特徴とする半導体装置。
【請求項１５】
請求項９乃至請求項１１のいずれか一項において、
前記第１の導電層と前記第２の導電層の間に設けられた樹脂を有し、
前記樹脂は導電性粒子を含むことを特徴とする半導体装置。
【請求項１６】
請求項９乃至請求項１１のいずれか一項において、
前記第１の導電層と前記第２の導電層の間に設けられた樹脂とバンプを有し、
前記樹脂は導電性粒子を含むことを特徴とする半導体装置。
【請求項１７】
請求項８乃至請求項１６のいずれか一項に記載の前記半導体装置を有することを特徴とする電子機器。
【請求項１】
第１の基板上に剥離層を選択的に形成し、
前記第１の基板と前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に少なくともソース領域とドレイン領域を含む薄膜トランジスタを形成し、
前記薄膜トランジスタ上に第２の絶縁層を形成し、
前記第１の基板の一部が露出するように、前記第１の絶縁層と前記第２の絶縁層に第１の開口部を形成し、
前記薄膜トランジスタのソース領域又はドレイン領域が露出するように、前記第２の絶縁層に第２の開口部を形成し、
前記第１の開口部と前記第２の開口部を充填するように第１の導電層を形成し、
前記剥離層が露出するように、前記第１の絶縁層と前記第２の絶縁層に第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を除去し、
前記第１の基板から前記薄膜トランジスタを含む積層体を剥離し、
前記第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、前記薄膜トランジスタを含む積層体と前記第２の基板を貼り合わせることを特徴とする半導体装置の作製方法。
【請求項２】
第１の基板上に剥離層を選択的に形成し、
前記第１の基板と前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に少なくともソース領域とドレイン領域を含む薄膜トランジスタを形成し、
前記薄膜トランジスタ上に第２の絶縁層を形成し、
前記第１の基板の一部が露出するように、前記第１の絶縁層と前記第２の絶縁層に第１の開口部を形成し、
前記薄膜トランジスタのソース領域又はドレイン領域が露出するように、前記第２の絶縁層に第２の開口部を形成し、
前記第１の開口部と前記第２の開口部を充填するように第１の導電層を形成し、
前記剥離層が露出するように、前記第１の絶縁層と前記第２の絶縁層に第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を選択的に除去し、
物理的手段を用いて、前記第１の基板から前記薄膜トランジスタを含む積層体を剥離し、
前記第１の導電層と、第２の基板上に設けられた第２の導電層とが接するように、前記薄膜トランジスタを含む積層体と前記第２の基板を貼り合わせることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記第１の基板は、ガラス基板又は石英基板であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１又は請求項２において、
前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１又は請求項２において、
前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１又は請求項２において、
前記剥離層としてタングステン又はモリブデン含む層を形成し、
前記第１の絶縁層として珪素の酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１又は請求項２において、
前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。
【請求項８】
チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第１の絶縁層と、
前記第１の絶縁層上に設けられた第２の導電層とを有し、
前記第２の導電層は、前記第１の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層に設けられた第２の開口部を介して露出されていることを特徴とする半導体装置。
【請求項９】
第１の導電層と、
前記第１の導電層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第１の絶縁層と、
前記第１の絶縁層上に設けられた第２の導電層とを有し、
前記第２の導電層は、前記第１の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層に設けられた第２の開口部を介して前記第１の導電層に接続することを特徴とする半導体装置。
【請求項１０】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆う第１の絶縁層と、
前記第１の絶縁層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第２の絶縁層と、
前記第２の絶縁層上に設けられた第２の導電層とを有し、
前記第２の導電層は、前記第２の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層と前記第２の絶縁層の各々に設けられた第２の開口部を介して前記第１の導電層に接続することを特徴とする半導体装置。
【請求項１１】
基板上に設けられた第１の導電層と、
前記第１の導電層を覆う第１の絶縁層と、
前記第１の絶縁層を覆う第２の絶縁層と、
前記第２の絶縁層上に設けられ、チャネル形成領域、ソース領域及びドレイン領域を含む薄膜トランジスタと、
前記薄膜トランジスタを覆う第３の絶縁層と、
前記第３の絶縁層上に設けられた第２の導電層とを有し、
前記第２の導電層は、前記第３の絶縁層に設けられた第１の開口部を介して前記薄膜トランジスタのソース領域又はドレイン領域に接続し、なお且つ前記第１の絶縁層と前記第２の絶縁層と前記第３の絶縁層との各々に設けられた第２の開口部を介して前記第１の導電層に接続することを特徴とする半導体装置。
【請求項１２】
請求項１０又は請求項１１において、
前記基板は、可撓性を有することを特徴とする半導体装置。
【請求項１３】
請求項９乃至請求項１１のいずれか一項において、
前記第１の導電層は、アンテナとして機能することを特徴とする半導体装置。
【請求項１４】
請求項８乃至請求項１１のいずれか一項において、
前記薄膜トランジスタは、サイドウォール絶縁層を有することを特徴とする半導体装置。
【請求項１５】
請求項９乃至請求項１１のいずれか一項において、
前記第１の導電層と前記第２の導電層の間に設けられた樹脂を有し、
前記樹脂は導電性粒子を含むことを特徴とする半導体装置。
【請求項１６】
請求項９乃至請求項１１のいずれか一項において、
前記第１の導電層と前記第２の導電層の間に設けられた樹脂とバンプを有し、
前記樹脂は導電性粒子を含むことを特徴とする半導体装置。
【請求項１７】
請求項８乃至請求項１６のいずれか一項に記載の前記半導体装置を有することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００６−１２１０６２（Ｐ２００６−１２１０６２Ａ）
【公開日】平成１８年５月１１日（２００６．５．１１）
【国際特許分類】
【出願番号】特願２００５−２７６３１５（Ｐ２００５−２７６３１５）
【出願日】平成１７年９月２２日（２００５．９．２２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成１８年５月１１日（２００６．５．１１）
【国際特許分類】
【出願日】平成１７年９月２２日（２００５．９．２２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]