【課題】本発明は、水分に非常に弱い特性を有する低分子有機半導体物質をシャドーマスクを利用しないで数μｍまで調節可能な微細パターンで形成することができ、微細パターンされた低分子有機半導体層の損傷なしに低分子有機半導体物質を利用した液晶表示装置用アレイ基板の製造方法を提供する。
【解決手段】本発明では、画素領域と；ゲート電極と、上部面を有するゲート絶縁膜と、ゲート絶縁膜の上部面に形成されたソース電極及びドレイン電極と、ゲート絶縁膜の上部面に配置されて、ソース電極とドレイン電極間でチャネル領域を定義して、低分子有機半導体物質からなった半導体層を含み、基板上に画素領域に隣接するように位置する薄膜トランジスタと；チャネル領域を覆っており、ソース電極とドレイン電極それぞれの上部面と一致したりまたはその下に位置する上部面を有する第１保護膜を含む液晶表示装置を提供することを特徴とする。 （もっと読む）

【課題】チャンネル部の有機樹脂層をプラスチックからなる基板側およびこの基板に対向する表面側から侵入する水、水素、酸素などから保護することが可能な有機半導体装置を提供する。
【解決手段】プラスチックからなる基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を含む前記基板上に形成されたＳｉＮ_xまたはＡｌ₂Ｏ₃からなるゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極の間のチャンネル領域を少なくとも含む前記ゲート絶縁膜上に形成された有機半導体層と、少なくとも前記有機半導体層に形成されたＳｉＮ_x層を含む保護層とを具備したことを特徴とする有機半導体装置。 （もっと読む）

【課題】 基板サイズを最大限に活用した大画面表示の可能な電気光学装置を実現する。
【解決手段】 反射型電気光学装置の駆動部となるアクティブマトリクス基板５０１に対して画素マトリクス回路５０２とロジック回路５０３，５０４とを形成するに際し、画素マトリクス回路５０２の下方のデッドスペースを利用してロジック回路５０３，５０４を配置する構成とする。これによりロジック回路５０３，５０４の占有面積に制限されることなく画素マトリクス回路５０２（画像表示領域）の占有面積を広げることが可能となる。 （もっと読む）

【課題】静電気分散配線を通じて、工程進行時に発生する静電気による悪影響を低減させたアレイ基板及びその製造方法を提供する。
【解決手段】水平方向に延長された第１テスト配線と、前記第１テスト配線と平行する第２テスト配線と、最外郭部分で各々が連結し、前記第１テスト配線と連結しながら、垂直方向に延長された第１ソース配線群と、前記第２テスト配線と連結しながら、垂直方向に延長された第２ソース配線群と、水平方向に延長された複数のゲート配線と、前記第１ソース配線群及び前記第２ソース配線群とゲート配線によって定義される領域のそれぞれに形成されたスイッチング素子とを有する。 （もっと読む）

【課題】 表面が平坦かつ均一な膜厚のゲート絶縁膜等を形成することができる技術を提供する。
【解決手段】 液体材料を複数回塗布することによってゲート絶縁膜を形成する。具体的には、パターンサイズの異なる半導体膜２０２Ａ、２０２Ｂが形成された基板１１上にゲート絶縁膜を形成するための液体材料を塗布し、これを焼成することによって第１ゲート絶縁膜２２０を形成する。第１ゲート絶縁膜２２０を形成することによって半導体膜表面と基板表面との間に生じた段差を小さくした後、この第１ゲート絶縁膜２２０の上に更に液体材料を塗布し、焼成することによって第２ゲート絶縁膜２３０を形成する。 （もっと読む）

【課題】 半導体基板の主表面に対して平行な方向における面積を小さくすることができる薄膜トランジスタを有するラッチ回路を備えた半導体装置を提供する。
【解決手段】 １つのメモリセル領域１００を横切る同一層に形成されたビット線１５および他のビット線とは別の層にグラウンド配線層１６が形成されている。このグラウンド配線層１６は、メモリセル領域１００内のほぼ全ての領域にわたって形成されている。また、メモリセル領域１００内においてプラグ１８および１９がグラウンド配線層１６を上下に貫通しているが、絶縁膜１８ａおよび絶縁膜１９ａによってグラウンド配線層１６とプラグ１８および１９のそれぞれとが絶縁されている。 （もっと読む）

【課題】 本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大
させることなく、相性の悪い２つの膜（ＩＴＯ膜とアルミニウム膜）からなる配線や電極
等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。
【解決手段】 本発明は、配線または電極をアルミニウム合金膜の単層とし、そのアルミ
ニウム合金膜の組成を調節してＩＴＯとの良好なオーミック接合を目指すのではなく、３
層構造とすることで課題を解決する。本発明は、アルミニウム原子のチャネル形成領域へ
の拡散を防止するために、ＴｉまたはＭｏからなる第１導電層を設け、その上に電気抵抗
値の低いアルミニウム単体（純アルミニウム）からなる第２導電層を設ける。さらに、そ
の第２導電層の上に、ＩＴＯと反応しないアルミニウム合金からなる第３導電層を設け、
配線又は電極を３層構造としてＩＴＯと接合させる。 （もっと読む）

【課題】 絶縁膜形成用の液体材料の使用量を最小限に抑えることが可能な技術を提供する。
【解決手段】
基板１１０の上に複数の半導体膜３１０Ａ、３１０Ｂを形成した後、液滴吐出法を用いて各半導体膜３１０Ａ、３１０Ｂと重なる領域に、局所的にゲート絶縁膜形成用の液体材料を配置する。このように配置した液体材料を例えば１００℃〜２００℃程度の温度で乾燥し、さらに３５０℃〜４００℃の温度で６０分程度焼成することで、各半導体膜３１０Ａ、３１０Ｂと重なる領域に局所的に形成されたゲート絶縁膜３２０Ａ、３２０Ｂを得る。 （もっと読む）

【課題】 抵抗が低く、画素電極または半導体層との接触性が優れた配線を有する薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】 本発明は、液晶表示装置または有機発光表示装置用薄膜トランジスタ表示板の配線に関し、モリブデン（Ｍｏ）にニオビウム（Ｎｂ）、バナジウム（Ｖ）またはチタニウム（Ｔｉ）を所定量含むモリブデン合金層とアルミニウム層の積層構造を形成することによって、既存の純粋モリブデン（Ｍｏ）を使用した場合に比べて、モリブデン合金層とアルミニウム層の相対的なエッチング速度の差が減少し、エッチング工程時におけるアンダーカット、オーバーハング及びマウスバイトなどが発生しない。更に、半導体層または画素電極との接触特性も改善されたことを特徴とする低抵抗性及び耐薬品性を同時に有する薄膜トランジスタ表示板及びその製造方法である。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する表示装置の作製方法を提供する。
【解決手段】 本発明の表示装置の一は、絶縁表面上に設けられたゲート電極層及び画素電極層を有し、ゲート電極層上にゲート絶縁層を有し、ゲート絶縁層上に結晶性半導体層を有し、結晶性半導体層に接して一導電型を有する半導体層を有し、一導電性を有する半導体層に接してソース電極層及びドレイン電極層を有し、ソース電極層、ドレイン電極層及び画素電極層上に絶縁層を有し、絶縁層はソース電極層又はドレイン電極層に達する第１の開口部を有し、ゲート絶縁層及び絶縁層は画素電極層に達する第２の開口部を有し、第１の開口部及び第２の開口部に、ソース電極層又はドレイン電極層と画素電極層とが電気的に接続する配線層を有する。 （もっと読む）

【課題】製造工程を増加させることなく、エッチング工程においてコンタクトホールを形成するに際し、第１酸化膜と第２酸化膜との界面に切込み部が形成されず、コンタクトホールに形成される配線の断線を有効に回避することができるようにする。
【解決手段】第１酸化膜５と、この第１酸化膜５上に成膜された第２酸化膜８とを有する半導体装置において、第２酸化膜８が少なくともボロンを含む酸化シリコン膜であり、第２酸化膜８の第１酸化膜５との界面に形成される界面層８ａのボロン濃度が高く設定されている。界面層８ａのボロン濃度を高く設定することで、ウエットエッチングレートが遅くなり、両酸化膜５，８の界面に切込み部が形成されることが防止される。 （もっと読む）

【課題】 本発明は、不純物の混入による特性不良が低減できる半導体装置の製造方法について提供することを課題とする。また、本発明は、不純物の混入による特性不良が低減された半導体装置、電子機器について提供することを課題とする。
【解決手段】 本発明の半導体装置の製造方法は、有機半導体を堆積する工程を有する。そして、有機半導体が堆積された被処理物を処理器から取り出した後、処理器内が有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、反応性の低いガスを処理器内に導入・排出する工程を有する。 （もっと読む）

【課題】本発明は、しきい値のずれが生じにくく、高速動作が可能な逆スタガ型のＴＦＴを有する半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜を成膜し、該非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜上にドナー型元素又は希ガス元素を有する層を形成し加熱して触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型のＴＦＴを形成して半導体装置を作製する。 （もっと読む）

【課題】 微細な薄膜トランジスタの製造工程において、大型基板面内で均一性良く信頼性が高いコンタクトコールおよびコンタクト配線を形成する。
【解決手段】 層間絶縁膜９に対する１０：１ ＢＨＦによるウェットエッチングに続いて、同一レジストマスク１０を用いたドライエッチングを行うことにより、層間絶縁膜９およびゲート絶縁膜４にコンタクトホール１１，１２を連続して形成する。コンタクトホール１１，１２は、層間絶縁膜９の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部と、このテーパ状開口部に連通し、層間絶縁膜９の深さ方向途中からソース／ドレイン領域３ｃが露出するまで設けられた表面に垂直な壁面の筒状開口部とを有する。 （もっと読む）

【課題】アモルファスシリコンＴＦＴを用いた画素領域に、多結晶シリコンＴＦＴを用いたドライバ領域とを一枚の基板に形成することができる液晶パネル用基板及び液晶パネル並びにその製造方法を提供する。
【解決手段】第１の基板１０上の画素領域１２に、アモルファスシリコンＴＦＴ３０を形成し、端子となる部分を露出させて第１の電極露出部２２とする。第２の基板１００を用いて、駆動回路１４，１６の能動素子である多結晶シリコンＴＦＴと、それに接続された第２の電極配線群を含む被転写層１４０を形成し、端子となる部分を露出させて第２の電極露出部１４１とする。この第１，第２の電極露出部２２，１４１が導通する位置関係にて、第１の基板１０上に被転写層１４０を接合した後、被転写層１４０より第２の基板１００を除去する。 （もっと読む）

【課題】 発光装置において、発光素子に電流を供給するＴＦＴのしきい値が画素ごとにばらつくことによって生ずる輝度ムラが、発光装置の画質向上の足かせとなっていた。
【解決手段】 発光素子を制御する第１のトランジスタと、第１の電極が前記第１のトランジスタのゲートに接続され、前記第１のトランジスタのしきい値電圧に応じた電圧を保持する容量素子と、前記第１のトランジスタのゲートに対する電圧の供給を制御する第２のトランジスタと、配線から前記第１のトランジスタのソースまたはドレインの一方に対する電圧の供給を制御する第３のトランジスタと、前記容量素子の第２の電極に対する電圧の供給を制御する第４のトランジスタと、を有することを特徴とする。 （もっと読む）

【課題】 画素電極間からの侵入光が基板に到達するのを防止し、表示品質を向上させることが可能な反射型液晶表示装置を提供する。
【解決手段】 電極基板４に、第１誘電体部４７および第２誘電体部４８を形成する。これらの誘電体部における屈折率の差を利用し、画素電極４４間への侵入光Ｌ２を、第１誘電体部４７内に封じ込める。侵入光Ｌ２がＳｉ基板４１へ到達するのを防止し、Ｓｉ基板４１に対する侵入光Ｌ２の影響を除去することができる。よって、スイッチング素子４６の誤動作などを防ぎ、表示品質を向上させることができる。 （もっと読む）

【課題】 製造プロセスが簡単になり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法を提供。
【解決手段】 基板１０にバッファ層１１を形成し、ａ−Ｓｉ：Ｈ層を成長させ、水素を除去後レーザによりａ−Ｓｉを多結晶シリコン１２に転換する。エッチングにより多結晶シリコンアイランドを形成した後、ゲート酸化層１３と金属層を形成し、エッチングによりゲート電極１４とデータライン１５とを形成する。ゲート電極をマスクとしてイオン注入を行いソース領域１６とドレーン領域１７を形成する。そしてパッシベーション層１８を形成し、エッチングによりパッシベーション層１８にコンタクトホールを形成し、コンタクトホールに透明導電性材料Ａを充填することにより、ソース領域１６とドレーン領域１７とデータライン１５との接続を完成する。 （もっと読む）

本発明は、アクティブマトリクスディスプレイで使用するためのアモルファスシリコン薄膜トランジスタと、その様なトランジスタを製作する方法を提供している。具体的には、本発明の或る態様では、アモルファスシリコン層の厚さとチャネル長を最適化することのできる、チャネル不活性化構造に基づく構造を有するトランジスタを提供している。本発明の別の態様では、低い閾値電圧を提供することができる接触強化層を含んでいる、薄膜トランジスタ構造が提供されている。 （もっと読む）

【課題】半導体装置の基体層に対し、剥離層を確実に形成すると共に、水素のイオン注入を容易に制御できるようにする。
【解決手段】半導体装置Ｓの製造方法は、活性領域３０が形成された複数の第１領域Ｒ１と、各第１領域Ｒ１同士の間に設けられた第２領域Ｒ２とを有する基体層１を備えた半導体装置Ｓの製造方法であって、活性領域３０を覆うゲート酸化膜７の表面と高さが同じようになるように第２領域Ｒ２に素子分離用絶縁膜５を形成する素子分離用絶縁膜形成工程と、素子分離用絶縁膜形成工程の後に、基体層１に水素をイオン注入して剥離層を形成する剥離層形成工程と、剥離層に沿って基体層１の一部を分離する分離工程とを備えている。 （もっと読む）