低温多結晶シリコン素子の製作方法
【課題】 製造プロセスが簡単になり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法を提供。
【解決手段】 基板10にバッファ層11を形成し、a−Si:H層を成長させ、水素を除去後レーザによりa−Siを多結晶シリコン12に転換する。エッチングにより多結晶シリコンアイランドを形成した後、ゲート酸化層13と金属層を形成し、エッチングによりゲート電極14とデータライン15とを形成する。ゲート電極をマスクとしてイオン注入を行いソース領域16とドレーン領域17を形成する。そしてパッシベーション層18を形成し、エッチングによりパッシベーション層18にコンタクトホールを形成し、コンタクトホールに透明導電性材料Aを充填することにより、ソース領域16とドレーン領域17とデータライン15との接続を完成する。
【解決手段】 基板10にバッファ層11を形成し、a−Si:H層を成長させ、水素を除去後レーザによりa−Siを多結晶シリコン12に転換する。エッチングにより多結晶シリコンアイランドを形成した後、ゲート酸化層13と金属層を形成し、エッチングによりゲート電極14とデータライン15とを形成する。ゲート電極をマスクとしてイオン注入を行いソース領域16とドレーン領域17を形成する。そしてパッシベーション層18を形成し、エッチングによりパッシベーション層18にコンタクトホールを形成し、コンタクトホールに透明導電性材料Aを充填することにより、ソース領域16とドレーン領域17とデータライン15との接続を完成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は低温多結晶シリコン素子の製作方法に係り、特に製造プロセスが簡単になり且つ多結晶シリコンの結晶性がより良くなり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法に関するものである。
【背景技術】
【0002】
図4Aから図4Eに示すのは、従来の低温多結晶シリコン(Low Temperature Poly Silicon)素子を底ゲート極(bottom gate)法により作製するプロセスである。このプロセスでは、図4Aに示すように、基板80にAl又はMo金属をスパッタリングにより成長させ、且つ露光とエッチング法によりエッチングし、ゲート極81とソース極82とドレーン極83とを形成する。そして、図4Bに示すように、CVD法によりゲート酸化層84と水素含有アモルファスシリコン(a−Si:H)を成長させて、レーザによりアモルファスシリコン(a−Si)を溶融してアモルファスシリコンを多結晶シリコン85に転換し、露光およびエッチングを行うと、多結晶シリコンアイランドが形成される。そして、図4Cに示すように、バック露光法を採用し、ゲート極81とソース極82とドレーン極83とを光マスクとしてN+イオンを注入する。そして、図4Dに示すように、光阻止剤を除去した後、パッシベーション層86を成長させ、コンタクトホール87をエッチングにより形成する。そして、図4Eに示すように、前記コンタクトホール87に透明導電性材料(ITO)88を充填することにより、ソース極/ドレーン極とデータライン金属層との接続が完成し、最後に画素極のパタンを形成すると、低温多結晶シリコン素子の作製プロセスが終了する。
【0003】
上記底ゲート極(bottom gate)法により作製された低温多結晶シリコン素子は、多結晶シリコンをゲート極の上に形成する構造である。従って、その製造プロセスでは、金属性のゲート極81にアモルファスシリコンを成長させ、レーザの照射によりアモルファスシリコンを溶融して結晶にする。この過程において、金属性のゲート極81の熱伝導性がより良いので、熱エネルギーが発散され、アモルファスシリコンから転換した多結晶シリコンは、粒径がより小さく移動率(Mobility)がより低いので、作製された低温多結晶シリコン素子の特性は良くない。
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の主な目的は、製造プロセスが簡単になり且つ多結晶シリコンの結晶性がより良くなり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明は、基板にバッファ層を形成して、前記バッファ層に水素含有アモルファスシリコン(a−Si:H)層を成長させ、高温オーブンにより水素を除去して、レーザによりアモルファスシリコン(a−Si)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランドが形成され、ゲート酸化層を成長させるステップと、スパッタリングにより前記ゲート酸化層に金属層を形成して、露光およびエッチングにより、ゲート金属層とデータライン金属層とのゾーンを形成するステップと、形成されたゲート極を光マスクとして半導体イオン注入を行うことにより、ソース極とドレーン極とのゾーンを形成するステップと、パッシベーション層を形成して、エッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成した後、コンタクトホールを形成するステップと、前記コンタクトホールに透明導電性材料を充填することにより、ソース極とドレーン極とデータライン金属層との接続を完成させ、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製されるステップと、を含むことを特徴とする低温多結晶シリコン素子の製作方法であることを要旨としている。
【発明の効果】
【0006】
本発明に係る低温多結晶シリコン素子の製作方法によれば、次のような効果がある。
(イ)本発明で多結晶シリコンはゲート極の下に形成されるので、レーザによりアモルファスシリコンを溶融して多結晶シリコンにする過程中で、多結晶シリコンの結晶性がより良くなるため、低温多結晶シリコン素子の特性が向上する。
【0007】
(ロ)本発明に係る製造方法は、四つの光マスクを使用するだけで、上ゲート極(Top gate)形態のTFT低温多結晶シリコン素子を作製できるので、製造プロセスが簡単になる。
【発明を実施するための最良の形態】
【0008】
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。
まず、図1Aから図1Eを参照する。本発明の実施例に係る低温多結晶シリコン素子の製造方法は、PMOS(Pタイプトランジスター)又はNMOS(Nタイプトランジスター)を例にして製造方法を説明する。
【0009】
(イ)図1Aに示すように、基板10にバッファ層11を形成する。前記バッファ層11はSiO2やSiNxやTEOS酸化物などの素材で作製されたものである。前記バッファ層11にa−Si:H(水素含有アモルファスシリコン)層を500〜1000Å程度に成長させ、高温オーブンにより400℃〜500℃の温度区間で2〜4時間焼いてa−Si:H(水素含有アモルファスシリコン)層から水素を除去し、レーザによりa−Si(アモルファスシリコン)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランド12が形成される。そしてCVD法によりゲート酸化層13を500〜2000Å程度の厚さに成長させる。
【0010】
(ロ)図1Bに示すように、スパッタリングによりMoW(モリブデン・タングステン)合金を1000〜3000Å程度の厚さに前記ゲート酸化層に成長させて、露光およびエッチングにより、ゲート金属層14とデータライン金属層15とのゾーンを形成する。
(ハ)図1Cに示すように、形成されたゲート極を光マスクとしてN+又はP+の注入を行うことにより、ソース極16とドレーン極17とのゾーンが形成される。
【0011】
(ニ)図1Dに示すように、前記パッシベーション層18は、CVD法により形成され、シリコン酸化物やシリコン窒化物やTEOS酸化物を素材とし、3000〜5000Å程度の厚さに成長されるものであり、且つ露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール19が形成される。
【0012】
(ホ)図1Eに示すように、前記コンタクトホール19に透明導電性材料(例えば、ITOやIZOなど)を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【0013】
本発明の構成は、多結晶シリコンをゲート極の下に形成することにより、上ゲート極(Top gate)形態が形成されるので、レーザの照射によりアモルファスシリコンを溶融して多結晶シリコンにする過程中で、金属性のゲート極の熱伝導性がより良いため、従来技術のように熱エネルギーが発散する問題がない。したがって、アモルファスシリコンから転換された多結晶シリコンは、粒径がより大きくなって移動率(Mobility)がより高くなるので、作製された低温多結晶シリコン素子の特性が良くなる。
【0014】
したがって、本実施例に係る製造方法によれば、次のような効果がある。
(イ)アモルファスシリコンから転換された多結晶シリコンは、粒径がより大きくなって移動率(Mobility)のがより高くなり、結晶性がより良いので、作製された低温多結晶シリコン素子の特性が良くなる。
【0015】
(ロ)四つの光マスクを使用するだけで、上ゲート極(Top gate)形態のTFT低温多結晶シリコン素子を作製できるので、製造プロセスが簡単になる。
もちろん、本発明は他に多数の実施例があり、それらは詳細な事項や箇所での変化だけである。
【0016】
次に、図2Aから図2Fを参照する。これは、本発明の第二実施例であり、低ドーピングドレーン極(LDD)を持つCMOSの製造を例にして説明する。
(イ)図2Aに示すように、まず、バッファ層とするSiO2を基板20に2000〜5000Å程度の厚さに成長させて、CVD法により前記SiO2にa−Si:H(水素含有アモルファスシリコン)層を500〜1500Å程度に成長させ、高温オーブンにより400℃〜500℃の温度区間で2〜4時間焼いて、レーザによりa−Si(アモルファスシリコン)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、二つの多結晶シリコンアイランド21A、21Bが形成される。
【0017】
(ロ)図2Bに示すのはN+の注入であり、その工程では、Nタイプのソース極22Aとドレーン極23Aとのゾーンにリンを注入する。
(ハ)図2Cに示すように、CVD法によりゲート酸化層24を成長させる。その素材はシリコン酸化物やシリコン窒化物やTEOS酸化物などである。
【0018】
(ニ)スパッタリングによりMoW(モリブデン・タングステン)合金をゲート酸化層24に成長させて、露光およびエッチングによりゲート極25A、25Bとデータライン金属層26A、26Bとのゾーンを形成し、形成されたゲート極25Aとデータライン金属層26Aとを光マスクとしてN-の注入を行うことにより、低ドーピングドレーン極27を形成する。
【0019】
(ホ)図2Dに示すのはN+の注入であり、その工程では、Pタイプのソース極22Aとドレーン極23Aとのゾーンにホウ素を注入する。
(へ)図2Eに示すように、CVD法によりゲート極とデータライン金属層とに、パッシベーション層28とするシリコン酸化物やシリコン窒化物やTEOS酸化物を3000〜5000Å程度の厚さに成長させて、露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール29を形成する。
【0020】
(ト)図2Fに示すように、前記コンタクトホール29に透明導電性材料(例えば、ITOやIZOなど)を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【0021】
本実施例では、本発明に係る製造方法をCMOSの低温多結晶シリコン素子の製造に応用する。本実施例によれば、第一実施例と同様に、多結晶シリコンの結晶性がより良くて製造プロセスが簡単になる効果が得られる。
【0022】
次に、図3Aから図3Fを参照する。これは、本発明の第三実施例であり、低ドーピングドレーン極(LDD)を持つNMOS(Nタイプトランジスター)の製造を例にして説明する。
(イ)図3Aに示すように、バッファ層31とする、シリコン酸化物やシリコン窒化物やTEOS酸化物などを基板30に成長させて、CVD法により前記バッファ層31にa−Si:H(水素含有アモルファスシリコン)層を500〜1500Å程度に成長させ、高温オーブンにより400℃〜500℃の温度区間で2〜4時間焼いてa−Si:H(水素含有アモルファスシリコン)層から水素を除去し、レーザによりa−Si(アモルファスシリコン)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランド32が形成される。そしてCVD法によりゲート酸化層33を500〜2000Å程度の厚さに成長させる。
【0023】
(ロ)図3Bに示すように、スパッタリングにより、ゲート酸化層にAl/CrやCr/AlやAl/Moを順に上下に成長させて二層の金属層を成長させる。本実施例ではAl/Moの成長を例にして説明する。露光およびエッチングによりゲート極34とデータライン金属層35とのゾーンを形成する。エッチング剤の上記二種類の金属に対するエッチング速度が異なるので、上層Moと下層Alとの間には、0.5〜1.5μmのギャップが形成される。
【0024】
(ハ)図3Cに示すように、上層Moを光マスクとしてリンを注入することにより、N+ゾーンが形成される。
(ニ)図3Dに示すように、前記Moをエッチングした後、下層Alを光マスクとしてN-の低ドーピングドレーン極を形成する。
【0025】
(ホ)図3Eに示すように、ゲート極とデータライン金属層とに、パッシベーション層36を成長させて、露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール37が形成される。
(へ)図3Fに示すように、前記コンタクトホール37に透明導電性材料(例えば、ITOやIZOなど)を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【0026】
本実施例によれば、第一実施例と同様に、多結晶シリコンの結晶性がより良くて製造プロセスが簡単になる効果が得られる。
【図面の簡単な説明】
【0027】
【図1A】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図1B】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図1C】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図1D】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図1E】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2A】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2B】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2C】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2D】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2E】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2F】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3A】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3B】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3C】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3D】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3E】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3F】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図4A】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図4B】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図4C】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図4D】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図4E】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【符号の説明】
【0028】
10 基板、11 バッファ層、12 多結晶シリコンアイランド、13 ゲート酸化層、14 ゲート金属層、15 データライン金属層、16 ソース極、17 ドレーン極、18 パッシベーション層、19 コンタクトホール、20 基板、21A、21B 多結晶シリコンアイランド、22A、22B ソース極、23A、23B ドレーン極、24 ゲート酸化層、25A、25B ゲート極、26A、26B データライン金属層、27 低ドーピングドレーン極、28 パッシベーション層、29 コンタクトホール、30 基板、31 バッファ層、32 多結晶シリコンアイランド、33 ゲート酸化層、34 ゲート極、35 データライン金属層、36 パッシベーション層、37 コンタクトホール、A 透明導電性材料
【技術分野】
【0001】
本発明は低温多結晶シリコン素子の製作方法に係り、特に製造プロセスが簡単になり且つ多結晶シリコンの結晶性がより良くなり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法に関するものである。
【背景技術】
【0002】
図4Aから図4Eに示すのは、従来の低温多結晶シリコン(Low Temperature Poly Silicon)素子を底ゲート極(bottom gate)法により作製するプロセスである。このプロセスでは、図4Aに示すように、基板80にAl又はMo金属をスパッタリングにより成長させ、且つ露光とエッチング法によりエッチングし、ゲート極81とソース極82とドレーン極83とを形成する。そして、図4Bに示すように、CVD法によりゲート酸化層84と水素含有アモルファスシリコン(a−Si:H)を成長させて、レーザによりアモルファスシリコン(a−Si)を溶融してアモルファスシリコンを多結晶シリコン85に転換し、露光およびエッチングを行うと、多結晶シリコンアイランドが形成される。そして、図4Cに示すように、バック露光法を採用し、ゲート極81とソース極82とドレーン極83とを光マスクとしてN+イオンを注入する。そして、図4Dに示すように、光阻止剤を除去した後、パッシベーション層86を成長させ、コンタクトホール87をエッチングにより形成する。そして、図4Eに示すように、前記コンタクトホール87に透明導電性材料(ITO)88を充填することにより、ソース極/ドレーン極とデータライン金属層との接続が完成し、最後に画素極のパタンを形成すると、低温多結晶シリコン素子の作製プロセスが終了する。
【0003】
上記底ゲート極(bottom gate)法により作製された低温多結晶シリコン素子は、多結晶シリコンをゲート極の上に形成する構造である。従って、その製造プロセスでは、金属性のゲート極81にアモルファスシリコンを成長させ、レーザの照射によりアモルファスシリコンを溶融して結晶にする。この過程において、金属性のゲート極81の熱伝導性がより良いので、熱エネルギーが発散され、アモルファスシリコンから転換した多結晶シリコンは、粒径がより小さく移動率(Mobility)がより低いので、作製された低温多結晶シリコン素子の特性は良くない。
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の主な目的は、製造プロセスが簡単になり且つ多結晶シリコンの結晶性がより良くなり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明は、基板にバッファ層を形成して、前記バッファ層に水素含有アモルファスシリコン(a−Si:H)層を成長させ、高温オーブンにより水素を除去して、レーザによりアモルファスシリコン(a−Si)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランドが形成され、ゲート酸化層を成長させるステップと、スパッタリングにより前記ゲート酸化層に金属層を形成して、露光およびエッチングにより、ゲート金属層とデータライン金属層とのゾーンを形成するステップと、形成されたゲート極を光マスクとして半導体イオン注入を行うことにより、ソース極とドレーン極とのゾーンを形成するステップと、パッシベーション層を形成して、エッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成した後、コンタクトホールを形成するステップと、前記コンタクトホールに透明導電性材料を充填することにより、ソース極とドレーン極とデータライン金属層との接続を完成させ、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製されるステップと、を含むことを特徴とする低温多結晶シリコン素子の製作方法であることを要旨としている。
【発明の効果】
【0006】
本発明に係る低温多結晶シリコン素子の製作方法によれば、次のような効果がある。
(イ)本発明で多結晶シリコンはゲート極の下に形成されるので、レーザによりアモルファスシリコンを溶融して多結晶シリコンにする過程中で、多結晶シリコンの結晶性がより良くなるため、低温多結晶シリコン素子の特性が向上する。
【0007】
(ロ)本発明に係る製造方法は、四つの光マスクを使用するだけで、上ゲート極(Top gate)形態のTFT低温多結晶シリコン素子を作製できるので、製造プロセスが簡単になる。
【発明を実施するための最良の形態】
【0008】
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。
まず、図1Aから図1Eを参照する。本発明の実施例に係る低温多結晶シリコン素子の製造方法は、PMOS(Pタイプトランジスター)又はNMOS(Nタイプトランジスター)を例にして製造方法を説明する。
【0009】
(イ)図1Aに示すように、基板10にバッファ層11を形成する。前記バッファ層11はSiO2やSiNxやTEOS酸化物などの素材で作製されたものである。前記バッファ層11にa−Si:H(水素含有アモルファスシリコン)層を500〜1000Å程度に成長させ、高温オーブンにより400℃〜500℃の温度区間で2〜4時間焼いてa−Si:H(水素含有アモルファスシリコン)層から水素を除去し、レーザによりa−Si(アモルファスシリコン)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランド12が形成される。そしてCVD法によりゲート酸化層13を500〜2000Å程度の厚さに成長させる。
【0010】
(ロ)図1Bに示すように、スパッタリングによりMoW(モリブデン・タングステン)合金を1000〜3000Å程度の厚さに前記ゲート酸化層に成長させて、露光およびエッチングにより、ゲート金属層14とデータライン金属層15とのゾーンを形成する。
(ハ)図1Cに示すように、形成されたゲート極を光マスクとしてN+又はP+の注入を行うことにより、ソース極16とドレーン極17とのゾーンが形成される。
【0011】
(ニ)図1Dに示すように、前記パッシベーション層18は、CVD法により形成され、シリコン酸化物やシリコン窒化物やTEOS酸化物を素材とし、3000〜5000Å程度の厚さに成長されるものであり、且つ露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール19が形成される。
【0012】
(ホ)図1Eに示すように、前記コンタクトホール19に透明導電性材料(例えば、ITOやIZOなど)を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【0013】
本発明の構成は、多結晶シリコンをゲート極の下に形成することにより、上ゲート極(Top gate)形態が形成されるので、レーザの照射によりアモルファスシリコンを溶融して多結晶シリコンにする過程中で、金属性のゲート極の熱伝導性がより良いため、従来技術のように熱エネルギーが発散する問題がない。したがって、アモルファスシリコンから転換された多結晶シリコンは、粒径がより大きくなって移動率(Mobility)がより高くなるので、作製された低温多結晶シリコン素子の特性が良くなる。
【0014】
したがって、本実施例に係る製造方法によれば、次のような効果がある。
(イ)アモルファスシリコンから転換された多結晶シリコンは、粒径がより大きくなって移動率(Mobility)のがより高くなり、結晶性がより良いので、作製された低温多結晶シリコン素子の特性が良くなる。
【0015】
(ロ)四つの光マスクを使用するだけで、上ゲート極(Top gate)形態のTFT低温多結晶シリコン素子を作製できるので、製造プロセスが簡単になる。
もちろん、本発明は他に多数の実施例があり、それらは詳細な事項や箇所での変化だけである。
【0016】
次に、図2Aから図2Fを参照する。これは、本発明の第二実施例であり、低ドーピングドレーン極(LDD)を持つCMOSの製造を例にして説明する。
(イ)図2Aに示すように、まず、バッファ層とするSiO2を基板20に2000〜5000Å程度の厚さに成長させて、CVD法により前記SiO2にa−Si:H(水素含有アモルファスシリコン)層を500〜1500Å程度に成長させ、高温オーブンにより400℃〜500℃の温度区間で2〜4時間焼いて、レーザによりa−Si(アモルファスシリコン)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、二つの多結晶シリコンアイランド21A、21Bが形成される。
【0017】
(ロ)図2Bに示すのはN+の注入であり、その工程では、Nタイプのソース極22Aとドレーン極23Aとのゾーンにリンを注入する。
(ハ)図2Cに示すように、CVD法によりゲート酸化層24を成長させる。その素材はシリコン酸化物やシリコン窒化物やTEOS酸化物などである。
【0018】
(ニ)スパッタリングによりMoW(モリブデン・タングステン)合金をゲート酸化層24に成長させて、露光およびエッチングによりゲート極25A、25Bとデータライン金属層26A、26Bとのゾーンを形成し、形成されたゲート極25Aとデータライン金属層26Aとを光マスクとしてN-の注入を行うことにより、低ドーピングドレーン極27を形成する。
【0019】
(ホ)図2Dに示すのはN+の注入であり、その工程では、Pタイプのソース極22Aとドレーン極23Aとのゾーンにホウ素を注入する。
(へ)図2Eに示すように、CVD法によりゲート極とデータライン金属層とに、パッシベーション層28とするシリコン酸化物やシリコン窒化物やTEOS酸化物を3000〜5000Å程度の厚さに成長させて、露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール29を形成する。
【0020】
(ト)図2Fに示すように、前記コンタクトホール29に透明導電性材料(例えば、ITOやIZOなど)を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【0021】
本実施例では、本発明に係る製造方法をCMOSの低温多結晶シリコン素子の製造に応用する。本実施例によれば、第一実施例と同様に、多結晶シリコンの結晶性がより良くて製造プロセスが簡単になる効果が得られる。
【0022】
次に、図3Aから図3Fを参照する。これは、本発明の第三実施例であり、低ドーピングドレーン極(LDD)を持つNMOS(Nタイプトランジスター)の製造を例にして説明する。
(イ)図3Aに示すように、バッファ層31とする、シリコン酸化物やシリコン窒化物やTEOS酸化物などを基板30に成長させて、CVD法により前記バッファ層31にa−Si:H(水素含有アモルファスシリコン)層を500〜1500Å程度に成長させ、高温オーブンにより400℃〜500℃の温度区間で2〜4時間焼いてa−Si:H(水素含有アモルファスシリコン)層から水素を除去し、レーザによりa−Si(アモルファスシリコン)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランド32が形成される。そしてCVD法によりゲート酸化層33を500〜2000Å程度の厚さに成長させる。
【0023】
(ロ)図3Bに示すように、スパッタリングにより、ゲート酸化層にAl/CrやCr/AlやAl/Moを順に上下に成長させて二層の金属層を成長させる。本実施例ではAl/Moの成長を例にして説明する。露光およびエッチングによりゲート極34とデータライン金属層35とのゾーンを形成する。エッチング剤の上記二種類の金属に対するエッチング速度が異なるので、上層Moと下層Alとの間には、0.5〜1.5μmのギャップが形成される。
【0024】
(ハ)図3Cに示すように、上層Moを光マスクとしてリンを注入することにより、N+ゾーンが形成される。
(ニ)図3Dに示すように、前記Moをエッチングした後、下層Alを光マスクとしてN-の低ドーピングドレーン極を形成する。
【0025】
(ホ)図3Eに示すように、ゲート極とデータライン金属層とに、パッシベーション層36を成長させて、露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール37が形成される。
(へ)図3Fに示すように、前記コンタクトホール37に透明導電性材料(例えば、ITOやIZOなど)を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【0026】
本実施例によれば、第一実施例と同様に、多結晶シリコンの結晶性がより良くて製造プロセスが簡単になる効果が得られる。
【図面の簡単な説明】
【0027】
【図1A】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図1B】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図1C】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図1D】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図1E】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2A】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2B】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2C】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2D】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2E】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図2F】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3A】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3B】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3C】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3D】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3E】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図3F】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図4A】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図4B】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図4C】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図4D】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図4E】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【符号の説明】
【0028】
10 基板、11 バッファ層、12 多結晶シリコンアイランド、13 ゲート酸化層、14 ゲート金属層、15 データライン金属層、16 ソース極、17 ドレーン極、18 パッシベーション層、19 コンタクトホール、20 基板、21A、21B 多結晶シリコンアイランド、22A、22B ソース極、23A、23B ドレーン極、24 ゲート酸化層、25A、25B ゲート極、26A、26B データライン金属層、27 低ドーピングドレーン極、28 パッシベーション層、29 コンタクトホール、30 基板、31 バッファ層、32 多結晶シリコンアイランド、33 ゲート酸化層、34 ゲート極、35 データライン金属層、36 パッシベーション層、37 コンタクトホール、A 透明導電性材料
【特許請求の範囲】
【請求項1】
基板にバッファ層を形成し、前記バッファ層に水素含有アモルファスシリコン(a−Si:H)層を成長させ、高温オーブンにより水素を除去し、レーザによりアモルファスシリコン(a−Si)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランドが形成され、ゲート酸化層を成長させるステップと、
スパッタリングにより前記ゲート酸化層に金属層を形成し、露光およびエッチングにより、ゲート金属層とデータライン金属層とのゾーンを形成するステップと、
形成されたゲート極を光マスクとして半導体イオン注入を行うことにより、ソース極とドレーン極とのゾーンを形成するステップと、
パッシベーション層を形成し、エッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成した後、コンタクトホールを形成するステップと、
前記コンタクトホールに透明導電性材料を充填することにより、ソース極とドレーン極とデータライン金属層との接続を完成させ、最後に画素電極のパタンを形成することにより、低温多結晶シリコン素子が作製されるステップと、
を含むことを特徴とする低温多結晶シリコン素子の製作方法。
【請求項2】
前記バッファ層は、SiO2やSiNxやTEOS酸化物の素材で作製されることを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項3】
低水素アモルファスシリコンの成長の厚さは、ほぼ500〜1000Åであることを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項4】
高温オーブンにより水素を除去するプロセスでは、400℃〜500℃の温度区間で2〜4時間焼いて水素を除去することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項5】
前記ゲート酸化層は、CVD法により500〜2000Å程度の厚さに成長することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項6】
前記ゲート酸化層に金属層を形成するプロセスでは、スパッタリング法によりMoW(モリブデン・タングステン)合金を1000〜3000Å程度の厚さに前記ゲート酸化層に成長させることを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項7】
前記パッシベーション層は、CVD法により形成され、シリコン酸化物やシリコン窒化物やTEOS酸化物を素材とし、3000〜5000Å程度の厚さに成長することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項8】
前記透明導電性材料にはITOやIZOの材料を使用することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項9】
前記ゲート酸化層に金属層を成長させるプロセスでは、スパッタリングによりAl/CrやCr/AlやAl/Moを順に上下に成長させて二層の金属層を成長させ、且つ上下金属層のエッチング速度が異なることにより上層と下層との間にギャップを形成し、上層を光マスクとしてリンを注入してN+ゾーンを形成し、上層をエッチングした後、下層を光マスクとしてN-の低ドーピングドレーン極を形成することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項10】
Nタイプのソース極/ドレーン極にリンを注入して、形成されたゲート金属層とデータライン金属層とを光マスクとしてN-を注入することにより、低ドーピングドレーン極が形成され、Pタイプのソース極/ドレーン極にホウ素を注入することにより、低ドーピングドレーン極を有するCMOSが作製されることを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項1】
基板にバッファ層を形成し、前記バッファ層に水素含有アモルファスシリコン(a−Si:H)層を成長させ、高温オーブンにより水素を除去し、レーザによりアモルファスシリコン(a−Si)を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランドが形成され、ゲート酸化層を成長させるステップと、
スパッタリングにより前記ゲート酸化層に金属層を形成し、露光およびエッチングにより、ゲート金属層とデータライン金属層とのゾーンを形成するステップと、
形成されたゲート極を光マスクとして半導体イオン注入を行うことにより、ソース極とドレーン極とのゾーンを形成するステップと、
パッシベーション層を形成し、エッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成した後、コンタクトホールを形成するステップと、
前記コンタクトホールに透明導電性材料を充填することにより、ソース極とドレーン極とデータライン金属層との接続を完成させ、最後に画素電極のパタンを形成することにより、低温多結晶シリコン素子が作製されるステップと、
を含むことを特徴とする低温多結晶シリコン素子の製作方法。
【請求項2】
前記バッファ層は、SiO2やSiNxやTEOS酸化物の素材で作製されることを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項3】
低水素アモルファスシリコンの成長の厚さは、ほぼ500〜1000Åであることを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項4】
高温オーブンにより水素を除去するプロセスでは、400℃〜500℃の温度区間で2〜4時間焼いて水素を除去することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項5】
前記ゲート酸化層は、CVD法により500〜2000Å程度の厚さに成長することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項6】
前記ゲート酸化層に金属層を形成するプロセスでは、スパッタリング法によりMoW(モリブデン・タングステン)合金を1000〜3000Å程度の厚さに前記ゲート酸化層に成長させることを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項7】
前記パッシベーション層は、CVD法により形成され、シリコン酸化物やシリコン窒化物やTEOS酸化物を素材とし、3000〜5000Å程度の厚さに成長することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項8】
前記透明導電性材料にはITOやIZOの材料を使用することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項9】
前記ゲート酸化層に金属層を成長させるプロセスでは、スパッタリングによりAl/CrやCr/AlやAl/Moを順に上下に成長させて二層の金属層を成長させ、且つ上下金属層のエッチング速度が異なることにより上層と下層との間にギャップを形成し、上層を光マスクとしてリンを注入してN+ゾーンを形成し、上層をエッチングした後、下層を光マスクとしてN-の低ドーピングドレーン極を形成することを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【請求項10】
Nタイプのソース極/ドレーン極にリンを注入して、形成されたゲート金属層とデータライン金属層とを光マスクとしてN-を注入することにより、低ドーピングドレーン極が形成され、Pタイプのソース極/ドレーン極にホウ素を注入することにより、低ドーピングドレーン極を有するCMOSが作製されることを特徴とする請求項1に記載の低温多結晶シリコン素子の製作方法。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図1B】
【図1C】
【図1D】
【図1E】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【公開番号】特開2006−73719(P2006−73719A)
【公開日】平成18年3月16日(2006.3.16)
【国際特許分類】
【出願番号】特願2004−254205(P2004−254205)
【出願日】平成16年9月1日(2004.9.1)
【出願人】(501029319)勝華科技股▲分▼有限公司 (12)
【Fターム(参考)】
【公開日】平成18年3月16日(2006.3.16)
【国際特許分類】
【出願日】平成16年9月1日(2004.9.1)
【出願人】(501029319)勝華科技股▲分▼有限公司 (12)
【Fターム(参考)】
[ Back to top ]