説明

Fターム[5F110PP06]の内容

薄膜トランジスタ (412,022) | 再結晶化 (11,370) | 加熱手段 (6,349) | レーザ (4,317) | ビーム形状に工夫 (634)

Fターム[5F110PP06]に分類される特許

621 - 634 / 634


【課題】 絶縁膜基板上にシリコン層を形成し、長時間の溶融、再結晶化を行い、高品質多結晶シリコン膜を得る際の多結晶シリコン膜の凝集を回避する。
【解決手段】 絶縁性基板GLS上に一層もしくは複数層の下地膜UCLを設け、この下地膜UCLに設けた前駆シリコン膜PCFと接する表面付近を溶融シリコン層の濡れ性が向上するような膜組成を示す絶縁膜UCLPとし、レーザ光LSRで前駆シリコン膜PCFを溶融させることで凝集を回避して高品質多結晶シリコン膜PSIを形成する。 (もっと読む)


【課題】 ナノインプリント法を用いることでコストを抑えることができる、半導体装置の作製方法の提案を課題とする。
【解決手段】 本発明は、島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、パターンが形成されたモールドをレジストに押し付けた状態でレジストの硬化を行なうことで、パターンをレジストに転写し、導電膜の一部が露出するまでパターンが転写されたレジストの表面をアッシングし、アッシングされたレジストをマスクとして用い、導電膜をエッチングすることを特徴とする。 (もっと読む)


【課題】本発明は、低コストで大量生産が可能である半導体装置及びその作製方法を提供する。また、非常に膜厚の薄い集積回路を用いた半導体装置、及びその作製方法を提供する。更には、低消費電力である半導体装置及びその作製方法を提供する。
【解決手段】本発明は、絶縁表面上に半導体不揮発性記憶素子トランジスタを有し、メモリトランジスタのフローティングゲート電極が、複数の導電性粒子又は半導体粒子で形成されていることを特徴とする半導体装置である。 (もっと読む)


【課題】 半導体集積回路において、今後のさらなるゲート電極の微細化を進める技術を提供することを課題とする。
【解決手段】 本発明は、レジストマスクをエッチングにより後退させて導電膜のエッチングを行い、ゲート配線の断面形状は上層配線とコンタクト可能な幅を有する台形とし、且つ、ゲート配線から分岐するゲート電極の断面形状を意図的に3つの内角をもつ形状、代表的には三角形状として1μm以下のゲート幅を実現する。本発明により、オン電流の増大が実現し、高速動作する回路(代表的にはCMOS回路やNMOS回路)を得ることができる。 (もっと読む)


【課題】消去電圧などの動作電圧について低電圧化が可能であり、低コスト化が可能である半導体不揮発性記憶装置の製造方法を提供する。
【解決手段】電荷蓄積層を有するメモリトランジスタが接続された半導体不揮発性記憶装置の製造方法であって、ガラスあるいはプラスチックからなる絶縁性基板上にチャネル形成領域を有する半導体層を形成する工程と、前記半導体層の上層に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル形成領域に接続するソース・ドレイン領域を形成する工程とを有し、前記メモリトランジスタとなる薄膜トランジスタを形成する。 (もっと読む)


【課題】 本発明は、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。また、それらの表示装置を構成する配線等の構成物を、密着性よく形成できる技術を提供することも目的とする。
【解決手段】 本発明は、薄膜トランジスタ又は表示装置などを構成する構成物を、それらの被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を添加(混入)して形成することによって、構成物と被形成物との密着性を向上させる。また、構成物上に形成される絶縁層において、構成物表面に生じる凹凸形状を十分に被覆し、かつ絶縁層として信頼性に足るように緻密化できるように、絶縁層を有機材料を含む第1の絶縁層と、無機材料を含む第2の絶縁層とを積層して形成する。 (もっと読む)


【課題】 しかし、薄膜トランジスタを有する表示装置では、同一対象物、例えば同一絶縁膜のエッチング条件を最適化することが難しかった。これは、同一絶縁膜において、エッチングする絶縁膜の膜厚や面積が異なるためである。特に面積の小さなコンタクトホールは、エッチングする量がその他の開口部と異なる。
【解決手段】 上記課題を鑑み本発明は、第1のマスクを用いて、第1の領域の対象物をエッチングして広面積な開口部を形成し、第2のマスクを用いて、第2の領域の前記対象物をエッチングして微細な開口部、つまりコンタクトホールを形成することを特徴とする。 (もっと読む)


【課題】 スーパーラテラル成長法において、より長くかつばらつきの少ない針状結晶を形成する半導体薄膜の製造方法および製造装置を提供する。
【解決手段】 少なくとも二種類のレーザ光を前駆体半導体薄膜基板に照射し、前駆体半導体薄膜を溶融再結晶化させて多結晶半導体領域を有する半導体薄膜の製造方法であって、予め定める基準レーザ光を前駆体半導体薄膜基板に照射した部位の反射率の変化に応じて、前記少なくとも二種類のレーザ光の照射のタイミングまたはパワー密度を制御することを特徴とする半導体薄膜の製造方法。 (もっと読む)


【課題】本発明はレーザービームの発生装置の負荷を減少させ、寿命を増加させることができるシリコン結晶化方法、それを用いたシリコン結晶化装置、それを用いた薄膜トランジスタ、それを用いた薄膜トランジスタの製造方法及び表示装置を提供する。
【解決手段】300Hzより大きいパルス周波数を有する光が発生される。光は所定時間の間少なくとも一つのアモルファスシリコン薄膜に照射され初期ポリシリコン結晶を形成させる。光は所定方向に移送され初期ポリシリコン結晶を成長させる。減少された出力エネルギーを有するレーザービームがアモルファスシリコン薄膜上に照射されアモルファスシリコン薄膜をポリシリコン薄膜で結晶化させ、レーザービーム発生装置の負荷は減少され寿命は増加される。 (もっと読む)


被加工物の薄膜における配向又は結晶成長の変換を実行するためのガス放電レーザ結晶化装置であって、パルスドーズ制御に対してパルスを用いて光パワー及び高繰り返しレートでレーザ出力光パルスビームを生成するXeFレーザシステムを構成する主発信パワー増幅器MOPA又はパワー発信器パワー増幅器と、レーザ出力光パルスビームから伸長され
た細いパルス化作用ビームを発生させる光学系とを、有するガス放電レーザ結晶化装置について開示している。その装置において、レーザシステムはPOPAレーザシステムとして構成され、第1レーザPOユニットから第2レーザPAユニットに第1出力レーザ光パルスビームを方向付けるように動作されるリレー光学系と、第1レーザ出力光パルスビームの拡大として第2レーザ出力光パルスビームを発生するように、パルス又は−3nsec内で第1及び第2レーザユニットにおいてガス放電の発生のタイミングを合わせるタイミング及び制御モジュールとを更に有することが可能である。そのシステムは、発信器レーザユニットにおいて発散制御部を有することが可能である。発散性御部は不安定発振制御部を有することが可能である。そのシステムは、レーザと被加工物との中間にビームポインティング制御機構及びビーム位置制御機構を更に有することが可能である。ビームパラメータ計測法は、ビームポインティング制御機構に対するアクティブフィードバック制御部とビーム位置制御機構に対するアクティブフィードバック制御部とを与えることが可能である。
(もっと読む)


【課題】 短い時間で良質の結晶成長をなすことができるポリシリコンの結晶化方法を提供する。
【解決手段】 非晶質シリコン薄膜が蒸着された基板110にあって、固定手段とレーザー発生装置間の遮断領域と階段状の透過領域で構成されたマスクにレーザービームを照射して、前記非晶質シリコン薄膜に照射された領域が溶融した領域との界面でグレーンが各々成長して、第1グレーン領域114aと核生成領域と第2グレーン領域114bで構成された階段状の領域を形成する第1結晶化段階と;前記マスクを横長さだけ移動して、同一な照射した後に再結晶化して、重畳された部分のグレーンが成長して、横方向に新しい結晶領域が形成される第2結晶化段階を含む方法。 (もっと読む)


【課題】アクティブマトリクス型の発光装置における光の取り出し効率を向上させる手段を提供する。
【解決手段】アクティブマトリクス型の発光装置において、第1の凹部101a〜第3の凹部101cを有する第1の基板100に金属膜102a〜第3の金属膜102cを形成することや、画素電極145、有機層148、凸部149aの表面を有する陰極149からなる発光素子150を形成することにより、光の損失や隣の画素への光漏れを防ぐことができる。 (もっと読む)


【課題】 最適な蓄積時間を素早く見つける駆動方法を提供する。
【解決手段】 複数の画素を有するMOS型センサにおいて、複数の画素の全ての画素を同時にリセットした後、前記複数の画素から信号を順に出力し、前記リセットをした時から、前記複数の画素が、飽和した信号を出力する直前までの期間を、蓄積時間とすることを特徴とするMOS型センサの駆動方法が提供される。 (もっと読む)


【課題】 本発明の目的は、基板上に高品質な半導体膜を形成するための半導体膜形成方法を提供することにある。
【解決手段】 本発明は、バイアス触媒CVD,高密度バイアス触媒CVD,バイアス減圧CVD,バイアス常圧CVDを利用して、基板に半導体膜を形成する半導体膜形成方法である。真空容器1に原料ガスを供給し、真空容器1中に配置された基板10と電極3aとの間にグロー放電開始電圧以下の電界を印加して、基板10上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半導体膜と、絶縁膜と、を形成することを含む工程と、この半導体膜および絶縁膜にレーザーを照射してアニールする工程と、このアニールする工程の後工程であって、水蒸気でアニールを行う工程と、を備える。 (もっと読む)


621 - 634 / 634