フィンＦＥＴデバイスが、キャリア移動度を向上させるために歪みシリコンを利用する。一方法において、フィンＦＥＴ体（４６）が、誘電層（４０）を覆うシリコンゲルマニウム（ＳｉＧｅ）（４２）にパターニングされる。シリコンのエピタキシャル層（３４）がその後、シリコンゲルマニウムフィンＦＥＴ体（４６）に形成される。真性シリコン結晶格子と、エピタキシャルシリコンが成長するテンプレートとして供するシリコンゲルマニウム結晶格子の異なる形状寸法の結果、歪みが導入される。歪みシリコンでは、リラックスシリコンに比較してキャリア移動度が増大し、結果としてエピタキシャル歪みシリコンが、フィンＦＥＴにキャリア移動度の増大を与える。従って、歪みシリコンチャネル層を利用することで、比較的高い駆動電流がフィンＦＥＴ内に流され得る。
（もっと読む）

【課題】 ＳＯＩ基板を用いてより高性能なＭＩＳＦＥＴを実現する。
【解決手段】 ＳＯＩ基板を用いた半導体装置であって、第１の絶縁膜１１上に形成された第１の半導体層１２と、第１の半導体層１２の主面上の一部に第２の絶縁膜１３を介して形成された、第１の半導体層１２とは面方位が異なる第２の半導体層１４と、第１の半導体層１２の主面に形成された第１導電型のＭＩＳＦＥＴと、第２の半導体層１４の主面に形成された第２導電型のＭＩＳＦＥＴとを備えた。 （もっと読む）

【課題】剥離用物質を注入して半導体層を薄膜化すると共に、半導体デバイス部に対する剥離用物質による悪影響を排除する。
【解決手段】半導体装置Ｓの製造方法は、半導体層２０の表面に絶縁層であるゲート酸化膜４を形成する絶縁層形成工程と、半導体層２０に対し、半導体層における上記剥離用物質の移動を抑止するためのホウ素イオンを注入し、該半導体層２０に拡散抑止層３５を形成する拡散抑止層形成工程と、拡散抑止層３５のホウ素を加熱して活性化させる活性化工程と、半導体層２０に水素イオンを注入し、半導体層２０の領域のうち拡散抑止層３５を介してゲート酸化膜４と反対側の領域に剥離層３６を形成する剥離層形成工程と、半導体層２０のゲート酸化膜４側にガラス基板１８を貼り合わせる貼り合わせ工程と、半導体層２０を熱処理することにより、半導体層２０を剥離層３６に沿って分割する分割工程とを備えている。 （もっと読む）

【課題】ＩＧＢＴにおいて、高耐圧で、大電流での駆動を可能とし、ラッチアップ耐量を高くし、単位面積あたりのオン抵抗を低くすること。
【解決手段】ｎ⁺エミッタ領域６ａとｐ⁺コレクタ領域１２ａとの間のウェハ全面にトレンチ１６ａ，１６ｂを形成し、その中をトレンチ埋め込み絶縁膜１７で埋めることによって、耐圧を担持するドリフト領域を折り曲げて、実効的なドリフト長を長くする。トレンチ埋め込み絶縁膜１７内に、エミッタ側フィールドプレート１５を埋め込み、トレンチ埋め込み絶縁膜１７のエミッタ側に生じる横電界を遮蔽することによって、ｎ^-ドリフト領域３ａとｐベース領域４ａとのＰＮ接合で発生する電界を緩和する。 （もっと読む）

デュアルゲート半導体装置の製造方法は、シリコン体（１６）の第１の表面（１４）の一部分上に第１のゲート（１２）が形成された後であるが、前記第１の表面の反対側のシリコン体の第２の表面（４４）上に第２のゲート（５２）を形成する前に行われるソース及びドレインコンタクト領域（３４，３６）のシリサイド化を備える。第１のゲート（１２）はソース及びドレインコンタクト領域がシリコンチャネル（１８）に位置合わせされることを保証するマスクの働きをする。さらに、製造の早い段階でシリサイド化を行うことにより、第２のゲートの材料の選択が高温処理により制限されない。シリサイド化によるシリコン体の第２の表面での材料特性の違いがシリサイドのソースコンタクト領域とドレインコンタクト領域との間に前記第２のゲートを横方向に位置合わせされることを可能にすることが有利である。
（もっと読む）

【課題】大量の商業マイクロエレクトロニクスメーカーがアクセスし易い最先端の基礎設備を使用して、高性能且つ費用対効果に優れた耐放射線性集積回路（ＲＨＩＣｓ）を提供する。
【解決手段】様々な形式の放射線エネルギーによって引き起こされる有害な影響を減少し、又は排除するために、従来の設計及びプロセスを使用する一方で特殊構造を含んで半導体デバイスを作成する。このような半導体デバイスは本願で開示された１台以上の寄生的な分離デバイス、及び／又は、埋め込みガードリング構造を含む。これら新規な構造に対応する設計、及び／又は、工程ステップの導入には、従来のＣＭＯＳ製作工程との互換性がある。したがって、比較的低い費用で比較的簡単に実施することができる。 （もっと読む）

本発明は、均一な臨界寸法のアクティブパターンで構成されたマルチゲートトランジスタの製造方法を提供する。本発明はまた、均一な臨界寸法のアクティブパターンを具備するマルチゲートトランジスタを提供する。マルチゲートトランジスタの製造方法は先に少なくとも一つのアクティブパターンを形成する。以後、前記アクティブパターンの露出した領域から少なくとも一つのエピタキシ構造を成長させる。続いて、前記アクティブパターンの少なくとも２個の面にチャネル領域を形成する。
（もっと読む）

【課題】 半導体デバイスおよび半導体デバイスを製造する方法を提供することにある。
【解決手段】 この半導体デバイスは、ｐＦＥＴおよびｎＦＥＴ用のチャネルを含む。ｎＦＥＴチャネルのチャネル内にはＳｉＧｅ層を成長させ、ｐＦＥＴチャネル内には炭化シリコン層を成長させる。ＳｉＧｅ層および炭化シリコン層は、上に重なって成長させたエピタキシャル層内に応力成分を発生させるために、下にあるＳｉ層の格子回路網と整合する。一実現例では、これにより、ｐＦＥＴチャネル内に圧縮成分が発生し、ｎＦＥＴチャネル内に引張成分が発生する。他の一実現例では、ｎＦＥＴチャネルとｐＦＥＴチャネルの両方にＳｉＧｅ層を成長させる。この実現例では、ｐＦＥＴチャネル内の応力レベルは約３ＧＰａを上回るものでなければならない。 （もっと読む）

ソース／ドレイン領域の少なくともその幅が最も大きい部分では半導体領域の幅よりも大きく、かつソース／ドレイン領域の最上部側から基体側に向かって連続的に幅が大きくなっている傾斜部を有し、該傾斜部表面にシリサイド膜が形成されていることを特徴とする半導体装置とする。
（もっと読む）

ｎ型電界効果トランジスタおよびｐ型電界効果トランジスタとを含む半導体装置であって、ｎ型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上｛１００｝面であり、その側面が実質上前記｛１００｝面と直交する｛１００｝面であり、ｐ型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上｛１００｝面であり、その側面が実質上前記｛１００｝面と直交する｛１１０｝面である、という条件を満足する半導体装置とする。 （もっと読む）

基体平面に対して突出した半導体凸部と、この半導体凸部を跨ぐようにその上面から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体凸部の間に介在する絶縁膜と、ソース／ドレイン領域とを有するＭＩＳ型電界効果トランジスタを備えた半導体装置であって、１つのチップ内に、前記ＭＩＳ型電界効果トランジスタとして、ゲート電極下の前記半導体凸部における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが互いに異なる複数種のトランジスタを有する半導体装置。 （もっと読む）

ドレイン領域及びソース領域（２０８）を規定する前に、注入マスク（２２０）を形成することにより、ゲートドーパント密度をドレインドーパント密度及びゲートドーパント密度から効果的に分離する。さらに、注入マスク（２２０）を除去した後に、ゲート電極（２０５）の横方向寸法は、十分に確立された側壁スペーサ（２０７）技術によって規定される。その結果、フォトリソグラフィ及び異方性エッチングに基づく従来の方法に対してデバイスの縮小に関する優位性を提供する。
（もっと読む）

【課題】ソース／ドレイン拡張とフロントゲート（front gate）に自己整合させたバックゲートを含む、ＦＤ型ＳＯＩ−ＣＭＯＳデバイスの製造方法に関する。
【解決手段】
ＳＯＩ−ＣＭＯＳ技術は、ポリシリコン、即ちポリＳｉバックゲートは、フロントゲート・デバイスの閾値電圧を制御するために使用され、ｎＭＯＳ及びｐＭＯＳバックゲートは、互いに独立に、及びフロントゲートと独立に、スイッチされる。
特に、バックゲートが、デバイスのフロントゲート及びソース／ドレイン拡張に自己整合されたバックゲートＦＤ型ＣＭＯＳデバイスの製造方法を提供する。バックゲートＦＤ型ＣＭＯＳデバイスは、ＳＩＭＯＸ又は結合ＳＯＩ−ウエハ、ウエハボンディングと薄膜化、ポリＳｉエッチング、ＬＰ−ＣＶＤ、機械化学研磨（ＣＭＰ）を用いて製造される。 （もっと読む）

【課題】 バックゲート電極を有するＳＯＩ基板を貼り合わせ法により形成する場合に、段差平坦化用polyＳｉ層の形成を不要とし、また、貼り合わせの歩留まりを向上させ、製造コストを低下させる。
【解決手段】基板貼り合わせ法によるＳＯＩ基板の作製方法において、第１の半導体基板１に段差を形成し、段差の形成面上に、所定の深さの開孔部８を有する研磨ストッパー用絶縁膜３を形成し、研磨ストッパー用絶縁膜３上にpolyＳｉを堆積して開孔部８にpolyＳｉを充填し、さらにディッシング防止用酸化膜９を形成し、これを平坦化することによりバックゲート電極ＢＧを形成し、この平坦化面上に第２の半導体基板７を貼り合わせ用酸化膜１０を介して貼り合わせることにより、バックゲート電極ＢＧを有するＳＯＩ基１００Ａを作製する。 （もっと読む）