【課題】高周波電力増幅用電界効果型半導体装置において、耐圧を確保しながらの小型化と高効率化の両立が困難になる。
【解決手段】高周波電力増幅用出力段LDMOSに、歪Siチャネルを用いることで更なる効率向上を実現する。更に、チャネル領域を有する歪Si層の膜厚、欠陥の不活性化、或いはフィールドプレート構造の最適化などによってリーク電流を低減しつつ最大限に効率を高める。 （もっと読む）

スピン塗布によりレジストの被膜を形成する場合、無駄となってしまうレジスト材料が存在し、さらに、必要に応じて端面洗浄の工程が増えてしまう。また、真空装置を用いて、基板上に薄膜を成膜する際には、チャンバー内を真空にする特別な装置や設備が必要で、製造コストが高くなってしまう。本発明は、絶縁表面を有する基板上に、ＣＶＤ法、蒸着法又はスパッタ法により選択的に導電層を形成するステップと、前記導電層に接するように、組成物を吐出してレジストマスクを形成するステップと、前記レジストマスクを用いて、大気圧又は大気圧近傍下で、プラズマ発生手段により前記導電層をエッチングするステップと、大気圧又は大気圧近傍下で、前記プラズマ発生手段により前記レジストマスクをアッシングするステップを有することを特徴とする。上記特徴により、材料の利用効率を向上させて、製造コストの低減を実現する。
（もっと読む）

【課題】 同一基板上に形成されるｎ型薄膜トランジスタとｐ型薄膜トランジスタにおいて、水素化の際に半導体層に注入される水素量をｎ型薄膜トランジスタとｐ型薄膜トランジスタとで独立に制御可能とし、両薄膜トランジスタの特性を同時に高める。
【解決手段】 ｎチャネル型薄膜トランジスタ１１ａのソース・ドレイン領域１６ａとｐチャネル型薄膜トランジスタ１１ｂのソース・ドレイン領域１６ｂとが隣接して形成される共に、ソース・ドレイン領域１６ａ，１６ｂに重なるように形成されたコンタクトホール１９ｂによりｎチャネル型薄膜トランジスタ１１ａとｐチャネル型薄膜トランジスタ１１ｂとでコンタクトホール１９ｂを共通化した薄膜トランジスタ基板１において、隣接して形成された前記ソース・ドレイン領域１６ａ，１６ｂ上の前記ゲート絶縁層１４の膜厚が、前記ｎチャネル型薄膜トランジスタ１１ａと前記ｐチャネル型薄膜トランジスタ１１ｂとで異なる。 （もっと読む）

【課題】本発明は、微細な形状を有する半導体領域の形成方法を提供する。バラツキの少ない半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、半導体膜の一部にレーザ光を照射し、絶縁層を形成した後、該絶縁層をマスクとして半導体膜をエッチングして、所望の形状を有する半導体領域を形成した後、該半導体領域を用いる半導体装置を作製する。本発明では、公知のレジストを用いたフォトリソグラフィー工程を用いずとも、所定の場所に微細な形状を有する半導体領域を形成することが可能である。 （もっと読む）

【課題】半導体装置の基体層に対し、剥離層を確実に形成すると共に、水素のイオン注入を容易に制御できるようにする。
【解決手段】半導体装置Ｓの製造方法は、活性領域３０が形成された複数の第１領域Ｒ１と、各第１領域Ｒ１同士の間に設けられた第２領域Ｒ２とを有する基体層１を備えた半導体装置Ｓの製造方法であって、活性領域３０を覆うゲート酸化膜７の表面と高さが同じようになるように第２領域Ｒ２に素子分離用絶縁膜５を形成する素子分離用絶縁膜形成工程と、素子分離用絶縁膜形成工程の後に、基体層１に水素をイオン注入して剥離層を形成する剥離層形成工程と、剥離層に沿って基体層１の一部を分離する分離工程とを備えている。 （もっと読む）

【課題】 従来のパルス発振のレーザー光による照射を半導体膜に行った場合、半導体表面にリッジと呼ばれる凹凸が形成され、トップゲート型ＴＦＴの場合には、素子特性がリッジにより大きく左右されていた。特に、電気的に並列に接続する複数の薄膜トランジスタ間でのバラツキが問題となっている。
【解決手段】 本発明は、複数の薄膜トランジスタからなる回路の作製において、連続発振レーザを用いて半導体膜にレーザ光を照射して溶融する領域の幅ＬＰ（微結晶領域を含まない）を大きくし、一つの領域に複数の薄膜トランジスタ（電気的に並列に連結された薄膜トランジスタ）の活性層を配置することを特徴の一つとする。 （もっと読む）

【課題】電気光学装置において、画素電極及びデータ線間に生じる容量カップリングの影響を極力排除するとともに、ＴＦＴの長期寿命化を図り、更には、積層構造を構成する各要素間の電気的接続を良好に実現することによって、より高品質な画像を表示する。
【解決手段】基板上に、データ線（６a）、走査線（３a）、画素電極（９a）及びＴＦＴ（３０）が積層構造の一部をなして備えられている。この基板上には更に、ＴＦＴ及び画素電極に電気的に接続された蓄積容量（７０）と、データ線及び画素電極間に配置されたシールド層（４００）と、前記画素電極の下地として配置された層間絶縁膜（４３）とが、前記積層構造の一部をなして備えられている。このうちシールド層は略三角形の部分が設けられ、前記略三角形の部分も含めて窒化膜を含む。 （もっと読む）

【課題】 高い開口率を得ながら十分な保持容量（Ｃｓ）を確保し、また同時に容量配線の負荷(画素書き込み電流)を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供する。
【解決手段】 ゲート電極１０６と異なる層に走査線１０２を形成し、容量配線１０７が信号線１０９と平行になるよう配置する。各画素はそれぞれ独立した容量配線１０７に誘電体を介して接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。 （もっと読む）

【課題】剥離用物質を注入して半導体層を薄膜化すると共に、半導体デバイス部に対する剥離用物質による悪影響を排除する。
【解決手段】半導体装置Ｓの製造方法は、半導体層２０の表面に絶縁層であるゲート酸化膜４を形成する絶縁層形成工程と、半導体層２０に対し、半導体層における上記剥離用物質の移動を抑止するためのホウ素イオンを注入し、該半導体層２０に拡散抑止層３５を形成する拡散抑止層形成工程と、拡散抑止層３５のホウ素を加熱して活性化させる活性化工程と、半導体層２０に水素イオンを注入し、半導体層２０の領域のうち拡散抑止層３５を介してゲート酸化膜４と反対側の領域に剥離層３６を形成する剥離層形成工程と、半導体層２０のゲート酸化膜４側にガラス基板１８を貼り合わせる貼り合わせ工程と、半導体層２０を熱処理することにより、半導体層２０を剥離層３６に沿って分割する分割工程とを備えている。 （もっと読む）

【課題】 高いビット数のデジタル信号に対応し、線形性が良く、占有面積の小さいＤ／Ａ変換回路を提供する。
【解決手段】 複数の容量を有するＤ／Ａ変換回路であって、複数の容量は、第１電極と、第１電極に接している第１誘電体と、第１誘電体に接している第２電極と、第２電極に接している第２誘電体と、第２誘電体に接している第３電極とをそれぞれ有しており、第２電極は、第１電極及び第３電極と重なっており、第２電極は、第１電極及び第３電極と重なっている部分において開口部を有しており、第２電極が有する開口部において、第１誘電体及び第２誘電体にコンタクトホールが形成されており、コンタクトホールを介して第１電極と第３電極が接続されていることを特徴とするＤ／Ａ変換回路。 （もっと読む）