【課題】所望のエッチング形状を形成してデバイスに最適な応力を印加することを可能にする半導体装置の製造方法を得ることを目的とする。
【解決手段】本発明の一実施形態における半導体装置の製造方法は、はじめに上面上にゲート絶縁膜２、ゲート電極３およびサイドウォール５が形成された半導体基板１を準備する。次に、ゲート電極３およびサイドウォール５をマスクとして、半導体基板１に異方性エッチングを行い第１の溝９を形成する。次に、ゲート電極３およびサイドウォール５をマスクとして、半導体基板１の第１の溝９が形成された領域に等方性エッチングを行い第２の溝１０を形成する。その後、第２の溝１０に半導体基板１と格子定数の異なる半導体材料を埋め込みソース・ドレイン領域６ａを形成する。 （もっと読む）

【課題】本発明は、効果的な高速動作が可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明の一実施形態による半導体装置は、ｎ型Ｓｉ基板２に埋め込まれ、チャネルを挟んで離間して形成されたソースおよびドレインと、チャネル上に形成されたゲートとを備え、ソースおよびドレインは、ＳｉＣ３と、ＳｉＣ３の全面上に形成され、チャネルに応力を与えることが可能な半導体材料よりなるｐ型ＳｉＧｅとの積層からなることを特徴とする。 （もっと読む）

【課題】「ひずみシリコン」技術を用いて形成された半導体装置において、ＮＭＯＳトランジスタの電流駆動能力の向上を達成できるとともに、ＰＭＯＳトランジスタの電流駆動能力の低下を抑制した半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１の全面に、例えばＰＥＣＶＤ法（プラズマ化学気相成長法）を用いて、厚さ２０〜８０ｎｍのシリコン窒化膜を形成してライナー膜１８とする。なお、ライナー膜１８の成膜条件としては、成膜温度４００℃以下で、Tensileストレスが０〜８００ＭＰａとなるように条件を設定する。そして、紫外線照射およびまたは３００〜５００℃の熱処理を行うことにより膜収縮させ、ＰＭＯＳ領域におけるライナー膜１８では、ゲート電極４のサイドウォール窒化膜１４の側面外方において、サイドウォール窒化膜１４に沿って連続的、あるいは断続的にクラックＣＲを発生させる。 （もっと読む）

【課題】バルク基板上に形成されたＦｉｎトランジスタにおいて、チャネル部の不純物濃度を上昇させることなく、駆動能力を向上させる。
【解決手段】Ｆｉｎ形状の活性領域１６の側面に側壁２８を形成した後、素子分離溝２９に囲まれ、活性領域１６よりチャネル長方向およびチャネル幅方向の幅が広い基板領域４０を形成する。次に、側壁２８を除去し、素子分離溝２９間、および活性領域１６間を絶縁膜１４で埋め、基板領域４０上面が露出するまでエッチングする。次に、この基板領域４０の上部に不純物注入を行い、パンチスルーストッパー拡散層３０を形成することで、Ｆｉｎトランジスタを作製する。 （もっと読む）

【課題】 厚いＣＥＳＬ膜を用いてもＣＥＳＬ膜やその上の層間絶縁膜に生じるボイドを回避し、高い駆動電流と高い信頼性を実現する。
【解決手段】 半導体基板１０上にゲート絶縁膜１２を介してゲート電極１３を形成し、ゲート電極１３を挟んで基板の表面部にソース／ドレイン領域１８を形成してなるＭＯＳＦＥＴを有する半導体装置であって、ゲート部のゲート長方向の側部に形成された側壁絶縁膜１７と、ソース／ドレイン領域１８上に形成された合金層１９と、側壁絶縁膜１７の側部に設けられ、ゲート長方向の断面で見た基板表面と成すテーパ角度が側壁絶縁膜１７よりも小さいテーパ調整用絶縁膜２１と、ゲート部、側壁絶縁膜１７及びテーパ調整用絶縁膜２１を覆うように形成された、チャネルに歪みを与えるための応力付与用絶縁膜２２と、応力付与用絶縁膜２２上に形成された層間絶縁膜２５とを備えた。 （もっと読む）

【課題】短チャネル特性の劣化無しに十分なゲートオーバーラップを確保し、かつ電気抵抗の低いＳ／Ｄ−Ｅｘｔ．層を有する半導体装置およびその製造方法を得ることを目的とする。
【解決手段】半導体基板の浅い表層であって、ゲート電極４の下部の両端部から内方にかけて一部の領域に一対の第１の拡散層５ａが形成されている。また、半導体基板の第１の拡散層５ａよりも深い表層であって、第１の拡散層５ａと外方で隣り合うサイドウォール７の下部の領域に一対の第２の拡散層５ｂが形成されている。また、半導体基板の第２の拡散層５ｂよりも深い表層であって、第２の拡散層５ｂと外方で隣り合う領域に一対の第３の拡散層６が形成されている。 （もっと読む）

【課題】トランジスタのチャネルに応力を与えるストレスライナーとして機能するシリコン窒化膜を形成した場合に、クラックの発生を抑えることができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体基板１に形成されたｎチャネル型トランジスタ２０を覆い、ｎチャネル型トランジスタ２０のチャネルに対してチャネル長方向の引張応力を作用させるシリコン窒化膜１１、１２を形成する半導体装置の製造方法であって、ｎチャネル型トランジスタ２０の上に一層目のシリコン窒化膜１１を形成する工程と、一層目のシリコン窒化膜１１に紫外線を照射する工程と、紫外線照射の後、一層目のシリコン窒化膜１１の上に一層目のシリコン窒化膜１１よりも薄いシリコン窒化膜１２を少なくとも一層以上形成する工程とを備え、引張応力を作用させるシリコン窒化膜を複数段階に分けて形成する。 （もっと読む）

【課題】基板酸化が少なく，かつＰＭＯＳの駆動力低下を起こさない、保護絶縁膜を備えた半導体装置および半導体装置の製造方法を提供する。
【解決手段】ＣＭＯＳにおいて、Ｎ型のソース・ドレイン領域の表面と第１のゲート電極周辺を覆う第１の保護絶縁膜５とを有するＮＭＩＳＦＥＴと、第２のゲート電極の両側に形成されたＰ型のソース・ドレイン領域８と第２のゲート電極周辺を覆う第２の保護絶縁膜６とを有するＰＭＩＳＦＥＴとを含み、前記第１の保護絶縁膜５が一層以上からなり、一層は窒化シリコン膜または酸窒化シリコン膜であり、前記第２の保護絶縁膜６のうち半導体基板に接している部分が酸化シリコン膜であり、前記第１の保護絶縁膜５下の前記シリコン基板から窒化シリコン膜または酸窒化シリコン膜までの距離よりも前記第２の保護絶縁膜６下の前記シリコン基板から窒化シリコン膜または酸窒化シリコン膜までの距離が長いことを特徴とする。 （もっと読む）

【課題】トランジスタのチャネルにおけるキャリアの移動度を向上させつつ、工程数の増加、品質の劣化およびチップサイズの増大を防ぐことができる半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上に、ＰＭＯＳトランジスタ２のチャネルに対し圧縮応力を導入する圧縮窒化膜１３を形成する。次に、フッ素系ガスとＯ_２ガスを混合した第１の混合ガスを用いて、ＮＭＯＳ領域５に形成された圧縮窒化膜１３をエッチングする。次に、ＰＭＯＳ領域４では圧縮窒化膜１３上に、ＮＭＯＳ領域５ではＳｉ基板１上に、ＮＭＯＳトランジスタ３のチャネルに対し引張り応力を導入する引張り窒化膜１５を形成する。フッ素系ガスとＯ_２ガスを混合した第２の混合ガスを用いて、ＰＭＯＳ領域４に形成された引張り窒化膜１５を圧縮窒化膜１３に対して選択的にエッチングする。この際に、第２の混合ガスのＯ_２分圧を第１のガスのＯ_２分圧よりも低くする。 （もっと読む）

【課題】ＭＩＳトランジスタを備える半導体装置の性能を向上させる。
【解決手段】シリコン基板１の主面ｓ１上のうち、ｎＭＩＳ領域ＲｎにｎＭＩＳ用ゲート電極ＧＥｎを形成し、ｐＭＩＳ領域ＲｐにｐＭＩＳ用ゲート電極ＧＥｐを形成し、それらの側方下部に、それぞれ、ｎ型ソース・ドレイン領域ｓｄｎおよびｐ型ソース・ドレイン領域ｓｄｐを形成する。続いて、シリコン基板１の主面ｓ１と両ゲート電極ＧＥｎ，ＧＥｐとを覆うようにして、引張応力を持つ第１応力膜Ｎ１ａを形成する。その後、ｐＭＩＳ領域Ｒｐの第１応力膜Ｎ１ａにイオン注入３００を施すことで応力を緩和させる。その後、熱処理を施すことで両ゲート電極ＧＥｎ，ＧＥｐを結晶化してから、第１応力膜Ｎ１ａを除去する。両ゲート電極ＧＥｎ，ＧＥｐを結晶化する工程では、第１応力膜Ｎ１ａの引張応力をｎＭＩＳ用ゲート電極ＧＥｎに記憶させる。 （もっと読む）

【課題】微細化に伴うエクステンション拡散層の浅接合化と低抵抗化とを実現し、高駆動力を有する微細デバイスを実現できるようにする。
【解決手段】半導体装置は、半導体基板１００の上に、ゲート絶縁膜１０１を介在させて形成されたゲート電極１０２と、半導体領域１００におけるゲート電極１０２の両側方に形成され、ボロンイオンがそれぞれ拡散してなるＰ型エクステンション高濃度拡散層１０６と、半導体基板１００における各Ｐ型エクステンション高濃度拡散層１０６の外側で且つ接合深さが各Ｐ型エクステンション高濃度拡散層よりも深いＰ型ソース・ドレイン拡散層１１３とを有している。Ｐ型エクステンション高濃度拡散層１０６は、ゲート電極１０２の両側方のうちの少なくとも一方に炭素を含む。 （もっと読む）

【課題】高い反転層キャリア移動度を有するシングルメタルＣＭＩＳＦＥＴを提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成されたｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタとを具備し、ｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタは、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極層を夫々備え、ｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタのゲート電極における、少なくともゲート絶縁膜と接する最下層は、ＴａとＣを含む同一組成を有し、ＣとＴａとの合計に対するＴａのモル比（Ｔａ／（Ｔａ＋Ｃ））が０．５より大であり、最下層は同一配向性を有することを特徴とする。 （もっと読む）

【課題】メタルをゲート電極材料に用いたＣＭＩＳ素子の閾値を低減する。
【解決手段】ｐ型ＭＩＳトランジスタＱｐのゲート絶縁膜５上に設けられたｐ型ゲート電極７は、順に、カチオン比でＡｌが１０％以上５０％以下のＴｉＡｌＮから構成される第１金属膜３０と、ＴｉＮから構成され、膜厚が５ｎｍ以下の第２金属膜３１と、Ｓｉを主成分として含有する導電体膜３２とが積層された構造を有している。また、ｎ型ＭＩＳトランジスタＱｎのゲート絶縁膜５上に設けられたｎ型ゲート電極６は、順に、第２金属膜３１と、導電体膜３２とが積層された構造を有している。 （もっと読む）

【課題】フィン内に形成されるチャネル領域に効果的に歪みを発生させて、チャネル領域内の電荷移動度を向上させたフィン型トランジスタを有する半導体装置、およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板上に、フィンおよび前記フィンの上と下の少なくともいずれかに位置する所定の膜を形成する工程と、ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、前記所定の膜を膨張または収縮させ、前記フィンの前記ゲート電極に挟まれた領域に位置するチャネル領域に前記フィンの高さ方向の歪みを与える工程と、を含む。 （もっと読む）

【課題】性能や信頼性の向上が図られたＭＩＳＦＥＴを備える半導体装置を提供する。
【解決手段】半導体装置２１は、半導体基板１上に積層されたゲート絶縁膜３およびゲート電極４と、電極４および絶縁膜３の側面を覆う下層ゲート側壁６と、側壁６、電極４、絶縁膜３を間に挟み、側壁６から離間されて基板１の表層部に埋め込まれ、上部が基板１の表面よりも高い位置に形成され、かつ基板１から露出された領域の表層部にシリサイド層１６が形成されたＳｉＧｅ膜１０等を具備する。ＳｉＧｅ膜１０の電極４と対向する側の下端部は基板１の表面に対して垂直な方向に沿っているとともに、下端部から上側の部分は基板１の表面から離れるに連れてゲート電極４から遠ざかるように傾斜している。少なくともＳｉＧｅ膜１０のゲート電極４と対向する側のシリサイド層１６の表面はチャネル領域２３よりも高い位置に形成されている。 （もっと読む）

【課題】高移動度と高耐圧とを両立したノーマリオフ型の電界効果トランジスタを提供すること。
【解決手段】ＩＩＩ族窒化物半導体からなる電界効果トランジスタであって、基板上に形成されたＧａＮからなる電子走行層と、前記電子走行層上に形成され、該電子走行層とはバンドギャップエネルギーが異なるＡｌ_ｘＧａ_１−ｘＮ（０．０１≦ｘ≦０．４）からなり、該電子走行層に到る深さまで形成されたリセス部によって分離した電子供給層と、前記分離した各電子供給層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記各電子供給層上にわたって前記リセス部内における前記電子走行層の表面を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備え、前記電子供給層の層厚は、５．５ｎｍ以上４０ｎｍ以下である。 （もっと読む）

【課題】耐圧特性と電流増幅特性とに優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】電界緩和領域として機能するＲＥＳＵＲＦ領域１１０を備えたＲＥＳＵＲＦ−ＭＯＳＦＥＴ１００において、ＲＥＳＵＲＦ領域１１０と、ソース用コンタクトとして機能するｎ^＋型コンタクト領域１０４ｓと、ドレイン用コンタクトとして機能するｎ^＋型コンタクト領域１０４ｄとのうち少なくとも１つに、ｎ型の導電性を有する原子と窒素原子とを不純物として含ませる。 （もっと読む）

【課題】ゲート絶縁膜や層間絶縁膜を熱的に安定な高誘電率絶縁膜から構成し、半導体装置を製造する際の熱処理を経ても、前記高誘電率絶縁膜の、他の構成部材との反応を抑制し、前記半導体装置の特性変動を抑制する。
【解決手段】側壁をSiO₂、SiN及びSiONの少なくとも一つから構成し、上部絶縁膜又はゲート絶縁膜を、希土類金属、Y、Zr、及びHfからなる群より選ばれる少なくとも一つの金属M、Al及びSiの酸化物から構成し、金属Mに対するSiの個数比Si/Mを、金属MとAlとの複合酸化物中のSiO₂固溶限における比率以上であるとともに、前記上部絶縁膜又は前記ゲート絶縁膜の誘電率をAl₂O₃と一致する比率以下とし、金属Mに対するAlの個数比Al/Mを、Alの作用で金属Mの酸化物の結晶化を抑制する比率以上であるとともに、金属Mの作用でAl₂O₃の結晶化を抑制する比率以下として、半導体装置を構成する。 （もっと読む）

【課題】側面方位とキャリア極性に応じて歪み方向が最適化されたＦｉｎＦＥＴおよびナノワイヤトランジスタと、これを実現するＳＭＴを導入した製造方法を提供する。
【解決手段】半導体基板１４と、半導体基板１４の上部に形成され、半導体基板１４主面に平行な上面と、半導体基板１４主面に垂直な（１００）面の側面を有する直方体状半導体層４０と、直方体状半導体層４０内に形成されるチャネル領域１８と、チャネル領域１８の少なくとも側面上に形成されるゲート絶縁膜２０と、ゲート絶縁膜２０上のゲート電極３０と、直方体状半導体層４０内に、チャネル領域１８を挟み込むよう形成されるソース／ドレイン領域とを備え、チャネル領域１８に、半導体基板１４主面に対して垂直方向の圧縮歪みが印加されているｐＭＩＳＦＥＴを有することを特徴とする半導体装置およびその製造方法。 （もっと読む）

【課題】（０００１）面や（１１−２０）面よりも優れた（０００−１）面の炭化珪素基板を用いた半導体装置において、ゲート酸化後の熱処理方法を最適化することにより、高耐圧で高チャネル移動度を有するＳｉＣ半導体装置を提供する。
【解決手段】（０００−１）面の炭化珪素からなる半導体領域にゲート絶縁膜と、そのゲート絶縁膜上にゲート電極と、上記半導体領域に電極を有する半導体装置において、ゲート絶縁膜中に１Ｅ１９／cm³から１Ｅ２０／cm³の範囲の水素あるいは水酸基（ＯＨ）を含む。或いは、ゲート絶縁膜と半導体領域の界面に１Ｅ２０／cm³から１Ｅ２２／cm³の範囲の水素あるいは水酸基（ＯＨ）が存在する。 （もっと読む）