【課題】レジストパターンの下地層への悪影響を及ぼすことなくスカムを最適に除去する半導体装置の製造方法を提供する。
【解決手段】半導体基板１の上に酸化膜５ｃを形成し、前記酸化膜５ｃ上にフォトレジスト８を塗布し、前記フォトレジスト８を露光し、露光された前記フォトレジスト８を現像することにより前記フォトレジス８トに開口部８ａを形成し、前記フォトレジスト８をマスクとして、前記酸化膜５ｃを酸素プラズマ処理し、前記酸素プラズマ処理の後、前記酸化膜５ｃと前記フォトレジスト８に希釈フッ酸を供給し、前記希釈フッ酸を供給する工程の後、前記フォトレジスト８をマスクとして前記酸化膜５ｃを通して記半導体基板１に一導電型不純物をイオン注入する工程を含む。 （もっと読む）

【課題】従来のようにトランジスタゲート面積を大きくすることなく、より簡単な製造工程で、トランジスタのソース側ゲート端のイオン注入ダメージにより発生するソース側ゲート端付近の欠陥を低減することにより、ランダムノイズを効果的に低減する。
【解決手段】ドレイン側のＬＤＤ領域のＮ型拡散層１１だけがゲート電極６の他方端の下に潜り込んで、ドレイン側のＬＤＤ領域のＮ型拡散層１１がゲート電極６と平面視でオーバラップし、ソース側のＬＤＤ領域のＮ型拡散層１２はゲート電極６の一方端の下に潜り込まず、ソース側のＬＤＤ領域のＮ型拡散層１２がゲート電極６と平面視でオーバラップしておらず、ソース側のＬＤＤ領域のＮ型拡散層１２がゲート電極６の一方端と離間して形成されている。 （もっと読む）

【課題】歪み技術を利用した性能のよい半導体装置を低コストで製造する。
【解決手段】シリコン基板１０上のｎＭＯＳ形成領域１２ａ及びｐＭＯＳ形成領域１２ｂにそれぞれゲート電極１５ａ，１５ｂを形成し、ｐＭＯＳ形成領域１２ｂを覆い、フォトレジストマスク１８を形成して、イオン注入によりｎＭＯＳのソース／ドレイン領域１７ａを形成するとともに、ゲート電極１５ａをアモルファス化し、フォトレジストマスク１８を除去した後に、シリコン基板１０上に、ゲート電極１５ａ，１５ｂを覆うように、引っ張り歪みを有するキャップ膜１９を形成し、ｎＭＯＳ形成領域１２ａを覆うようにフォトレジストマスク２０を形成し、ｐＭＯＳ形成領域１２ｂのキャップ膜１９に不純物をイオン注入し、フォトレジストマスク２０を除去した後に、アニール処理を行い、ｎＭＯＳのゲート電極１５ａ下のチャネルに対し、チャネル深さ方向の圧縮歪みを加える。 （もっと読む）

【課題】半導体基板に形成された電界効果トランジスタのソース領域やドレイン領域に生じる欠陥を抑制する。
【解決手段】半導基板１の主面上にゲート電極７Ｇを形成した後、ゲート電極７Ｇをマスクとして不純物を半導体基板１に導入することにより半導体基板１の主面に低濃度層１１を形成する。続いて、ゲート電極７Ｇの側面に第１サイドウォール１２および第２サイドウォール１３を形成した後、第１サイドウォール１２、第２サイドウォールおよびゲート電極７Ｇをマスクとして半導体基板１に窒素等をイオン打ち込みすることにより、半導体基板１の主面に結晶化抑制領域ＣＣＲを形成する。その後、第２サイドウォール１３を除去した後、半導体基板１の主面に、ソースおよびドレイン用の高濃度層を形成する。 （もっと読む）

【目的】トレンチ横型パワーＭＯＳＦＥＴにおいて、信頼性を高めること。また、デバイスピッチを小さくすること。
【構成】半導体基板にｎ型ウェル領域２、ｐ型オフセット領域４を形成し、トレンチ５を平面形状が環状になるように形成する。トレンチ５の第１の側壁に沿ってゲート酸化膜１３を形成し、トレンチ５の第２の側壁に沿ってフィールドプレート酸化膜１４を形成し、半導体基板表面上およびトレンチ内面にポリシリコンを堆積する。その後、半導体基板表面およびトレンチ底面のポリシリコンを除去するために異方性エッチングを行う。その後、ｎ型ソース領域７を形成するとともに、ｎ型ドレイン領域６を形成する。層間絶縁膜でトレンチ５の内部を埋めるとともに、ｎ型ソース領域７およびｎ型ドレイン領域６の表面を覆い、その層間絶縁膜にコンタクトホールを開口する。そして、ソース電極１０とドレイン電極９を形成する。 （もっと読む）

【課題】イオン注入を行うことに起因する電気的特性の低下およびしきい値電圧の変動を抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、シリコン基板１にチャネル領域３を挟むように形成された一対のソース／ドレイン領域４と、チャネル領域３上にゲート絶縁膜５を介して形成されたゲート電極６とを備えている。そして、ゲート電極６は、金属含有層７と、金属含有層７上に形成された金属含有層９と、金属含有層７と金属含有層９との間に形成されたポリシリコン層８とを含む。 （もっと読む）

【課題】イオン注入マスク膜として用いられるフォトレジスト膜パターンを残留物なしに除去し、自然酸化膜除去のための洗浄工程で発生するウォーターマークを防止する半導体素子のデュアルゲート形成方法を提供する。
【解決手段】半導体基板３００の第１領域１００及び第２領域２００上にそれぞれｐ型及びｎ型にドーピングされた第１及び第２ポリシリコン膜１１０，２１０を形成する段階と、前記第１及び第２ポリシリコン膜１１０，２１０の表面上に第１湿式洗浄、第２湿式洗浄及び乾式洗浄を順次行う段階と、を含んで半導体素子のデュアルゲート形成方法を構成する。 （もっと読む）

【課題】トランジスタ特性のばらつきが抑えられた半導体装置の製造方法を提供する。
【解決手段】Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴを有する半導体装置の製造方法であって、半導体基板上にゲート絶縁膜、ノンドープポリシリコン膜、金属シリサイド膜、金属ナイトライド膜、金属膜を形成する工程と、金属シリサイド膜の、Ｐ型ＭＯＳＦＥＴのゲート電極を構成する部分とＮ型ＭＯＳＦＥＴのゲート電極を構成する部分とが互いに分離するように、金属膜、金属ナイトライド膜および金属シリサイド膜を少なくとも加工してゲート形状にパターニングする工程と、Ｐ型およびＮ型のＭＯＳＦＥＴ形成領域内のノンドープポリシリコン膜にそれぞれＰ型およびＮ型不純物を導入する工程と、不純物を拡散させるための熱処理を行う工程と、不純物導入後のポリシリコン膜をゲート形状にパターニングする工程を有する半導体装置の製造方法。 （もっと読む）

【課題】ダメージを抑制して熱処理することが可能な熱処理装置を提供する。
【解決手段】半導体基板１０を載置する基板ステージ３２と、半導体基板１０の表面を区分する複数の区域のそれぞれを、基板ステージ３２を通して選択的に予備加熱する複数の加熱部を有する加熱源４３と、基板ステージ３２に対向して配置され、半導体基板１０の表面全体に０．１ｍ秒〜１００ｍ秒のパルス幅の光を照射する光源４０とを備える。 （もっと読む）

【課題】本発明は、半導体素子の製造に関するものである。
【解決手段】半導体素子の活性領域内における高いキャリア移動度を達成するために、ゲルマニウム原子を半導体基板の表面に打ち込み、半導体基板の内部にゲルマニウムを含む層を形成する。そして、上記ゲルマニウムを含む層の上部を含み、当該半導体基板の表面から上記ゲルマニウムを含む層の上部までを酸化し、打ち込まれたゲルマニウム原子を表面から上記半導体基板内に押し込む。これにより、酸化された上部を除くゲルマニウムを含む層の内部でゲルマニウム濃度が上昇し、ゲルマニウム濃度が高い層が半導体基板の内部に形成される。上記ゲルマニウム濃度が高い層内の少なくとも一部に、半導体素子の活性領域を配置することにより、上記半導体素子は製造される。 （もっと読む）

互いに重ねて堆積させたいくつかの金属層（８,９,１３；８,１２,１３）として形成したゲート電極（１５,１６）を有するＭＯＳトランジスタを備える半導体デバイスの製造方法。この方法では、シリコン本体（１）に、ゲート誘電体層（７）を備えるシリコン活性領域（４,５）およびこれらの領域を互いに絶縁するフィールド分離領域（６）を形成する。次いで、第１の金属層（８）を堆積させ、活性領域（４）の一部の位置でその層中に局所的に窒素を導入する。次いで、第１の金属層上に第２の金属層（１３）を堆積させ、その後それらの金属層中にゲート電極をエッチングする。第１の金属層中に窒素を導入する前に、第１の金属層上に窒素透過性の第３の金属補助層（９）を堆積させる。したがって、その下にあるゲート電極に損傷を与える危険なく、第１の金属層を窒化することができる。金属の仕事関数を実質的に変えることが可能であるとともに、ＮＭＯＳおよびＰＭＯＳを備える半導体デバイスが実現される。
（もっと読む）

【課題】 ゲート電極と異物の衝突を抑えることができる半導体装置の製造方法を得る。
【解決手段】 本発明に係る半導体装置の製造方法は、ゲート電極を有する半導体装置が表面に形成されたウェハをディスクの周縁内側に並べて、ディスクを回転させながらウェハの表面にイオン注入する半導体装置の製造方法において、異物のゲート電極への衝突角度に応じた高さのダミーのフォトレジストをウェハ内の分離酸化膜、ウェハの周辺部、又はダイシング部の上に形成する。 （もっと読む）

【課題】 ＳｉＣ結晶中における結晶欠陥の増加を抑制しつつ、ＳｉＣ結晶上への絶縁膜形成速度を改善した絶縁膜形成方法と、この方法を用いて形成された絶縁膜を含むＳｉＣ半導体装置を提供する。
【解決手段】 ＳｉＣ結晶１上への絶縁膜の形成方法であって、ＳｉＣ結晶１上にＳｉ膜２を形成する工程と、Ｓｉ膜２を酸化または窒化することによりＳｉを含む絶縁膜を形成する工程と、を含む絶縁膜の形成方法である。また、この絶縁膜形成方法を用いた炭化珪素半導体装置の製造方法である。 （もっと読む）

【課題】接合リーク電流の増大、接合耐圧の劣化を抑制したシリサイドコンタクトを達成する半導体装置の製造方法を提供する。
【解決手段】ソース及びドレイン領域（Ｓ，Ｄ）形成のドーパントイオン打ち込み工程を、ウエル領域（３）との間にp/n接合を形成する１回のドーパントイオン打ち込みと、ソース・ドレイン領域（Ｓ，Ｄ）とウエル領域との間のp/n接合位置に影響を与えない打ち込み深さが浅く、かつ打ち込み量の多い１回のドーパントイオン打ち込みに分けて行う。そして、ドーパントの活性化熱処理を実施した後、ソース・ドレイン領域表面をシリサイド化（１２）することにより、ソース・ドレイン領域（Ｓ，Ｄ）の低抵抗化とともにp/n接合リークの低減を図ることができる。 （もっと読む）

【課題】エンハンスメント型のＭＯＳ構造を有する半導体装置において、大きなリーク電流を発生させないようにする。
【解決手段】エンハンスメント型トランジスタにおいて、ゲート電極１３下のチャネル領域に形成される高濃度Ｐ領域１７を、ソース領域１５ｂに接し、ドレイン領域１５ａに接しないようにする。このことによって、ドレイン領域１５ａと高濃度Ｐ領域１７間のＰＮ接合がなくなり、リーク電流を低減することができる。また、ドレイン領域１５ａと高濃度Ｐ領域１７との距離は、ドレイン領域１５ａに動作電圧が印可されたときに拡がる空乏層が、高濃度Ｐ領域１７の内部に拡がったとしても、空乏層内部の電界がアバランシェ降伏あるいはツェナー降伏を発生させる臨界電界に達しないような距離とする。これによりアバランシェ降伏あるいはツェナー降伏によるリーク電流の増大を抑制することができる。 （もっと読む）

【課題】 結晶の乱れ及び結晶表面の荒れを低減させたイオン注入層を提供する。
【解決手段】 本発明に係るＳｉＣ半導体１のイオン注入層２は、４Ｈ型ＳｉＣの｛０３−３８｝面から１０°以内の角度αのオフ角を有する面方位の面に広がっている。 （もっと読む）