【課題】 酸化種の拡散による応力の発生を抑制してリーク電流の更なる低減を図る。
【解決手段】 半導体基板上に、隣接する素子を電気的に分離するための素子分離領域１０４としてトレンチ形状の埋め込み絶縁領域を形成した後、全面にシリコン酸化膜１０９を形成する。さらに、シリコン酸化膜１０９上にシリコン窒化膜１１０を形成し、そのシリコン窒化膜１１０全体を酸化することでシリコン酸化膜を得る。 （もっと読む）

【課題】ＧａＮ系化合物半導体等のワイドバンドギャップ半導体を用いたＭＩＳ型のパワー半導体装置において、高耐圧で高速スイッチングを可能とすること。
【解決手段】ｐ−Ｓｉ層２の一部をＭＩＳ領域とし、そこに通常のシリコンプロセスによりＭＯＳＦＥＴを作製する。また、ｐ−Ｓｉ層２の他の一部の上に絶縁層９を積層し、その表面にｎ−ＧａＮ層１０とｐ−ＧａＮ層１１を順次、成長させてＧａＮのｐｎダイオードを作製し、そこをバルク領域とする。そして、ＭＩＳ領域のＭＯＳＦＥＴのドレインとなるｎ⁺拡散領域７と、バルク領域のｐｎダイオードのｐ−ＧａＮ層１１を、短絡電極８を介して電気的に接続する。ｎ−ＧａＮ層１０にドレイン電極１３を接続する。 （もっと読む）

【課題】ショットキー障壁金属酸化物半導体の電界効果トランジスタの両極伝導性を利用した素子及び素子動作方法を提供する。
【解決手段】シリコンチャンネル領域、チャンネル領域の両端に接触するように金属層を備えて形成されたソース及びドレイン、及びチャンネル領域上にゲート誘電層を界面に伴って重畳されるゲートを備えるショットキー障壁金属酸化物半導体の電界効果トランジスタ構造で、ゲートに正、０または負のゲート電圧を選択的に印加して素子を動作させることにより、正孔電流及び電子電流の二種のドレイン電流状態と電流が流れない電流状態の三種の状態を１つのショットキー障壁金属酸化物半導体の電界効果トランジスタで具現できる。これにより、かかるショットキー障壁金属酸化物半導体の電界効果トランジスタを多ビットメモリ素子または／及び論理素子のような素子として利用可能である。 （もっと読む）

【課題】単一のデバイスで双方向に流れる電流を制御できる双方向型電界効果トランジスタおよびこれを用いたマトリクスコンバータを提供する。
【解決手段】双方向型電界効果トランジスタは、半導体基板１と、半導体基板１上に設けられ、該基板１の主面に平行なチャネルと該チャネルのコンダクタンスを制御するためのゲート電極１３ａとを含むゲート領域と、チャネルの第１端側に設けられた第１領域と、チャネルの第２端側に設けられた第２領域とを備え、第１領域の第１電極１１ａからチャネルを介して第２領域の第２電極１２ａへ流れる順方向電流および第２電極１２ａからチャネルを介して第１電極１１ａへ流れる逆方向電流が、ゲート電極１３ａに印加されるゲート電圧によって制御される。 （もっと読む）

【課題】 本発明は、微小共振器を用いて、高周波化で、高ＳＮ比化、高いパワー化を可能にした共振トランジスタ、より具体的にはビーム型共振バルクトランジスタ及びビーム型共振薄膜トランジスタを提供するものである。
【解決手段】 本発明の共振トランジスタ１は、ドレイン領域４とソース領域２とチャネル領域３を有すると共に、前記チャネル領域３上に空間１６を介して対向するゲート振動子５を有し、前記ゲート振動子５の共振によって前記ドレイン領域４に流れるドレイン電流が交流変化することを特徴とする。 （もっと読む）

【課題】本発明の目的は、ゲートの動きをより精細に検出できる変形可能なゲートをもつＭＯＳトランジスタを提供することである。
【解決手段】半導体基板に形成された変形可能なゲートをもつＭＯＳトランジスタは、ソースからドレインへの第一の方向及びその第一の方向に対して垂直な第二の方向へ向かって伸びるチャネルエリアにより分けられたソース及びドレインエリアと、チャネルエリアの両側の基板の上に設けられたベアリングポイントの間で第二の方向へ向かって伸びるチャネルエリアの少なくとも上部に設けられた導電ゲートの梁とを含み、そのチャネルエリアでは、チャネルエリアの表面がくぼんでおり、前記梁がチャネルエリアに対して最大のたわみを有するとき、ゲートの梁の形と同様の形をチャネルエリアの表面が有する。 （もっと読む）

【課題】相補型（ＣＭＯＳ）集積回路におけるプルアップデバイスとしてＰＭＯＳＦＥＴの代替品となる新たな種類のｎチャネルＭＯＳＦＥＴを提供する。
【解決手段】切換可能な負性微分抵抗（ＳＮＤＲ）特性を有するｎチャネルＦＥＴを開示している。このＳＮＤＲＦＥＴをデプリーションモードデバイスとして構成し、実質的にｐチャネルデバイスとして動作するようにバイアスをかける。このデバイスはｎチャネルデバイスであるから、動作速度は高く、一方、大規模回路として設計製造する際のプロセス技術の複雑性は緩和される。このデバイスはＣＭＯＳに匹敵する性能を達成するので論理ゲート（インバータに含まれるものなど）におけるｐチャネルプルアップデバイスの代替品として好適である。 （もっと読む）

【課題】 ＭＯＳトランジスターのきめ細かなマルチＶｔｈ化により、複雑な信号処理が可能であるアナログ半導体集積回路装置の製造方法を提供する。
【問題解決手段】 ＭＯＳトランジスターのソ−スとゲート電極にオーバラップするように選択的に窒化膜を配する製造方法により、かつそのチャネル幅方向の窒化膜のゲート電極へのオーバラップ量をパターン設計値で可変することによりきめ細かなマルチＶｔｈ化を実現する。 （もっと読む）

【課題】 ＭＩＳ構造のトランジスタの微細化と、ドレイン出力アナログ信号のソースへのリークの低減とを両立できるようにした半導体装置及びその製造方法を提供する。
【解決手段】 ＭＯＳトランジスタ１００を微細化しても寄生抵抗増大の副作用を伴わせないようにするために、ＬＤＤ構造のソース６０及びドレイン７０を非対称構造にする。つまり、Ｎ⁻⁻層７３の不純物濃度は、Ｅｓａｔの低減を目的に低くしておく。また、Ｎ⁻層６３の不純物濃度は、寄生抵抗低減を目的にＮ⁻⁻層７３よりも高くする。さらに、シリコン基板１のソース６０側だけにポケットインプラを行って、Ｐ⁻層８０を形成する。これにより、アナログＣＭＯＳとしては短チャネルに部類される０．３５［μｍ］ゲート長トランジスタにおいて、ドレイン電圧誘起Ｖｔｈ低下現象（ＤＩＢＬ）と、ピンチオフ点でのチャネル変調効果（ＣＬＭ）とを同時に低減可能である。 （もっと読む）