【課題】所望の形状を有するゲート電極を形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の実施の形態に係る半導体装置の製造方法は、半導体基板上に形成された半導体膜を加工してゲート電極を形成する工程と、ＨＢｒ、Ｃｌ_２、ＣＦ_４、ＳＦ_６若しくはＮＦ_３のうち少なくとも１つおよびＯ_２を含み、Ｏ_２の流量が全体の流量の合計の８０％よりも大きいガス、または、ＨＢｒ、Ｃｌ_２、ＣＦ_４、ＳＦ_６若しくはＮＦ_３のうち少なくとも１つ、Ｏ_２およびＮ_２を含み、Ｏ_２およびＮ_２の流量の合計が全体の合計の８０％よりも大きいガスのプラズマ放電により、前記ゲート電極の側面に保護膜を形成する工程と、前記保護膜を形成した後、前記半導体基板上の前記半導体膜の残渣を除去する工程と、を含む。 （もっと読む）

【課題】ＬＤＤ領域を形成するときにゲート電極が倒れることを抑制できる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、ゲート絶縁膜上にゲート電極４を形成する工程と、ゲート電極４の側壁に第１のサイドウォール１０ａを形成する工程と、半導体基板１をディスク７０に保持させ、該ディスク７０を回転させつつ、ゲート電極４及び第１のサイドウォール１０ａをマスクとして半導体基板１に不純物を導入することにより、半導体基板１にＬＤＤ領域６ａを形成する工程とを具備する。 （もっと読む）

【課題】短チャネル効果の発生を防止しつつ、かつシリサイド層端部でのリーク電流の発生を防止した半導体装置を提供する。
【解決手段】シリコン基板上に、ゲート金属、ハードマスク、および第１スペーサを形成する工程と、第１スペーサの両側のシリコン基板に拡散層を形成する工程と、シリコン基板の温度を５００℃以下に保持しながら、シリコン基板を窒化シリコン層で覆う工程と、窒化シリコン層に窒素プラズマを照射し窒素濃度を高くする工程と、窒化シリコン層をエッチングして、第１スペーサを覆う第２スペーサを形成する工程と、第２スペーサの両側のシリコン基板にソース／ドレイン領域を形成する工程と、フッ化水素酸を用いてシリコン基板の表面をエッチングする工程と、シリコン基板上に金属層を形成し、熱処理によりソース／ドレイン領域中に金属シリサイド層を形成する工程とを含む。 （もっと読む）

【課題】半導体素子の製造方法を提供する。
【解決手段】基板上に導電膜パターンを形成する。前記基板表面及び前記導電膜パターンの表面上に酸化膜を形成する。不純物の拡散に要求されるエネルギーが上昇するように前記酸化膜を表面処理して拡散防止膜を形成する。その後、前記拡散防止膜を通じて前記導電膜パターン両側の基板及び前記導電膜パターンに前記不純物を注入して、前記基板に不純物領域を形成する。前記方法によって形成される半導体素子は、導電膜パターン及び基板にドープされている不純物の拡散が減少して高性能を有する。 （もっと読む）

【課題】低誘電率化を実現しながら、酸性薬液耐性とアルカリ薬液耐性を両立できる積層絶縁膜とこれを用いた半導体装置並びにこれらの製造方法を提供する。
【解決手段】チャネル形成領域を有する半導体基板２０のチャネル形成領域上にゲート絶縁膜２１とゲート電極２２が形成され、ゲート電極２２の両側部における半導体基板２０中にソース・ドレイン領域（２３，２４）が形成され、ゲート電極２２の両側部にサイドウォール１０ａが形成され、サイドウォール１０ａは、少なくとも１層の第１窒化シリコン膜１１と、第１窒化シリコン膜と積層され、窒化シリコンのエッチング耐性を改質させる元素をドープされた少なくとも１層の第２窒化シリコン膜１２とを有する構成とする。 （もっと読む）

【課題】半導体装置の製造方法に関し、ゲート電極のトリミングを良好に実施できるように、また、レジストトリミングを行ってもレジスト倒れやレジスト変形が発生しないように、更に、従来のトリミングがプラズマエッチングで実施されていることに起因する問題を解消し、更にまた、ゲート電極のトリミングに関連してサイドウォールの形成時にＳＴＩ部が過剰に損傷されないようにしようとする。
【解決手段】金属を含む材料である金属シリサイド或いは金属単体から成るゲート電極をもつ半導体装置を作製する工程に於いて、ゲート電極１４Ｇのエッチング後にゲート部の表面を酸化させ、ゲート部を有機酸を含むガス状物質に曝露すると共に加熱して金属と有機酸との反応生成物を揮発させてゲート電極１４Ｇのトリミングを行う。 （もっと読む）

【課題】微細化してもリーク電流の少ない、信頼性に優れたフルシリサイド化ゲート電極を備えたＭＩＳ型半導体装置の製造方法を提供することにある。
【解決手段】シリコン基板１上に、ゲート絶縁膜４及び多結晶シリコン膜５からなるゲート領域を形成した後、プラズマ窒化処理を行って、多結晶シリコン膜５の側面に窒素を導入する。その後、ゲート領域をマスクに、シリコン基板表面にソース、ドレイン領域１０、１１を形成した後、多結晶シリコン膜５上に金属膜１４、１７を形成し、然る後、多結晶シリコン膜５と金属膜１４、１７とをシリサイド化反応させて、多結晶シリコン膜５の全領域がフルシリサイド化されてなるゲート電極１５、１８を形成する。 （もっと読む）

【課題】窒化膜の低温成膜において、成膜中に水素の除去工程を導入して、水素含有量を低減した窒化膜の提供を可能とする。
【解決手段】原子層蒸着法により被成膜面１１に窒化シリコン膜を形成する工程を備えた半導体装置の製造方法であって、前記窒化シリコン膜の形成工程は、前記被成膜面１１にシリコン原子Ｓｉを吸着させる工程と、前記被成膜面１１に活性化した水素Ｈ^*を供給し、前記シリコン原子Ｓｉとともに吸着した水素原子Ｈに結合させて、前記被成膜面より前記水素を解離させる工程と、前記被成膜面１１に窒素原子Ｎを供給して前記シリコン原子Ｓｉと結合させて窒化シリコン膜を形成する工程とを備えたことを特徴とする。 （もっと読む）

【課題】研磨工程などを削減するとともに素子分離領域の上に微細なゲートスペースパターンを有する。
【解決手段】半導体装置は、半導体基板１００と、素子分離絶縁膜１０１と、第１および第２電極１０７ａ，１０７ｂと、ゲート絶縁膜パターン１０４と、側壁絶縁膜１０８とを備えている。素子分離絶縁膜１０１は半導体基板１００の上に設けられており、第１および第２電極１０７ａ，１０７ｂはゲート絶縁膜パターン１０４を挟むようにして素子分離絶縁膜１０１の上に設けられている。側壁絶縁膜１０８は、第１および第２電極１０７ａ，１０７ｂの側面のうちゲート絶縁膜パターン１０４に接している部分以外の部分に設けられている。 （もっと読む）

【課題】特性のばらつきや劣化を低減できる半導体装置の製造方法を提供する。
【解決手段】オフセットスペーサ用材料として、ＨｆＳｉＯを堆積した後に、表面を窒化させることで、シリコン基板１０およびゲート構造を覆うようなＨｆＳｉＯＮ膜１５を形成する。次に、ＨｆＳｉＯＮ膜１５に、異方性ドライエッチングを行うことにより、シリコン基板１０およびゲート電極層１４の上面に沿った領域のみにダメージを大きく与える。次に、濃度が５％程度のフッ酸水溶液で９０秒程度の洗浄を行うことにより、ＨｆＳｉＯＮ膜１５のうちダメージが大きく与えられた領域のみが選択的にウェットエッチング除去される。 （もっと読む）

【課題】ＭＯＳ固体撮像装置における画素のノイズを低減する。白点の発生、１／ｆノイズの低減を図る。さらに読出し特性の改善を図る。
【解決手段】ＭＯＳ固体撮像装置における所要の画素トランジスタにおいて、ゲート電極に所要導電型のサイドウォールを形成する。読み出しトランジスタでは、例えばゲート電極６３の光電変換素子４３側を第１導電型領域６３Ｐとし、フローティングディフージョン部４６側を第２導電型領域６３Ｎとして構成とする。好ましくは、ゲート電極６３の光電変換素子４３側に絶縁膜５６を介して第１導電型の半導体材料部６４Ｐを形成する。例えば増幅トランジスタでは、ゲート電極下に埋め込みチャネルを形成し、第１導電型または第２導電型の半導体材料部を形成する。リセットトランジスタでは、ゲート電極のフローティングディフージョン部と電気的に接続される領域側に、所要導電型の半導体材料部を形成する。 （もっと読む）

【課題】微細化が進展しても、データ書き込み時には閾値が低く、“１”データ保持時には閾値が高くすることができ、良好なデータ書き込み特性および良好なデータ保持特性の両立を図ることが可能な半導体記憶装置を提供する。
【解決手段】ゲート電極Ｇ１の側壁には側壁絶縁膜３５が形成される。ｎ型拡散層３６の表面にはビット線コンタクト５１が形成され、ｎ型拡散層２７は、埋め込みストラップ４１、及びポリシリコン電極２２Ａを介してストレージノード電極２２に接続されている。側壁絶縁膜３５は、トレンチキャパシタ側、即ちストレージノード電極２２側の厚さが、ビット線コンタクト５１側の厚さよりも大きくされている。 （もっと読む）

【課題】 ポケット領域を有するＭＯＳトランジスタにおいて、ポケット不純物の濃度ゆらぎを低減し、ＭＯＳトランジスタの特性を改善する。またＭＯＳトランジスタのチャネル領域に応力を加え、結晶格子を歪ませることによりＭＯＳトランジスタの特性を向上させる。
【解決手段】 シリコン基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にアモルファスシリコン層を堆積する工程と、アモルファスシリコン層をＭＯＳトランジスタのゲート電極形状に加工する工程と、ゲート電極形状に加工されたアモルファスシリコン層をマスクとしてシリコン基板表面に対して斜め方向からポケット不純物の注入を行なう工程とからなる。 （もっと読む）

【課題】高電圧駆動を実現可能にする。
【解決手段】Ｐ型シリコン基板１０上にゲート酸化膜１４を形成し、ゲート酸化膜上にゲート電極１６を形成し、Ｐ型シリコン基板表面に、ゲート電極と対向する一対の低濃度Ｎ型拡散層１８を形成し、Ｐ型シリコン基板全面に第２のポリシリコン層を形成し、ゲート電極上の第２のポリシリコン層の側壁に第１サイドウォールを形成し、第２のポリシリコン層をエッチングして、ゲート電極の側壁に第２サイドウォール２４を形成すると同時に第１サイドウォールを除去し、第２サイドウォールの側壁に第３サイドウォール３０を形成し、ゲート電極、第２サイドウォール、及び第３サイドウォールをマスクとして、Ｐ型シリコン基板表面に、ゲート電極と対向する一対の高濃度Ｎ型拡散層２８を形成する。 （もっと読む）

【課題】本発明は、静電気放電保護素子に関し、静電気放電保護素子を大型化することなく、静電気放電特性を向上させることを課題とする。
【解決手段】半導体基板１１に形成されたＰウェル領域１２に、ドレイン領域２１と同じ導電型の不純物よりなり、ドレイン領域２１よりも不純物濃度が低い低濃度不純物領域３０をドレイン領域２１及びＬＤＤ領域１７−２と接触するように複数設けた。 （もっと読む）

【課題】 ストッパー窒化膜肩部の形状が垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる窒化膜サイドウォール付きゲートの形成方法を提供する。
【解決手段】 自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートの形成方法において、ゲートを形成する前にシリコン基板３０上にゲート材３１を形成し、このゲート材３１上に後述するＣＭＰ処理での膜減りを考慮して厚めのオフセット窒化膜３２を生成し、その後、前記ゲート材３１のゲートエッチングを行ってオフセット窒化膜付きゲートを形成し、このオフセット窒化膜付きゲート上にストッパー窒化膜を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール３３を形成し、その上に絶縁膜３４を堆積し、その後、ＣＭＰ処理を行い、垂直化したストッパー窒化膜を有するゲートを形成した後、層間絶縁膜３６を形成し、さらに、レジストを塗布して、コンタクトホールを形成するためのレジストパターン３７を形成する。 （もっと読む）

【課題】半導体装置の製造歩留まりを向上させる。
【解決手段】ゲート電極の側壁絶縁膜形成用の絶縁膜１１を半導体ウエハ１の主面上に堆積した後、絶縁膜１１の膜厚分布を均一化する処理を行う。この処理では、エッチング装置３１の回転ステージ３２に固定されて回転する半導体ウエハ１の上方でエッチング液用ノズル３６を半導体ウエハ１の主面の外周部側から中心部側に移動させながら、エッチング液用ノズル３６からエッチング液３７を半導体ウエハ１の主面に供給する。エッチング液用ノズル３６の移動速度は、半導体ウエハ１における絶縁膜１１の膜厚分布に応じて制御し、半導体ウエハ１の半径方向における絶縁膜１１の膜厚の変化率が大きい領域では、変化率が小さい領域よりも、エッチング液用ノズル３６の移動速度を遅くする。 （もっと読む）

【課題】工程が単純で、且つ低コストの方法でＰＭＯＳ素子に変形されたチャネル層を形成すること。
【解決手段】ＰＭＯＳ素子の変形されたチャネル層形成方法及びこの方法により形成されたＰＭＯＳ素子が開示される。本方法は、（ａ）ゲート酸化膜とゲート電極が形成されたシリコン半導体基板上にバッファ酸化膜を形成する段階と、（ｂ）バッファ酸化膜上にシリコン窒化膜を形成する段階と、（ｃ）シリコン窒化膜に不純物をイオン注入する段階と、（ｄ）不純物が注入されたシリコン窒化膜とバッファ酸化膜をパターニングすることによって、ゲート電極の両側壁にゲートスペーサを形成する段階と、を含む。 （もっと読む）

【課題】 本発明は、サイドウォールスペーサの端部で接合リーク電流を増大させない半導体装置を提供することを目的とする。
【解決手段】 本発明は、シリコン基板１と、シリコン基板１の主面にゲート絶縁膜３を介して形成されたゲート電極４と、ゲート電極４の側面を覆うように形成され、最下層がシリコン酸化膜６で、シリコン酸化膜６上にシリコン窒化膜７が形成された少なくとも２層からなるサイドウォールスペーサ８と、ゲート電極４を挟むシリコン基板１の主面に形成されたソース領域及びドレイン領域と、シリコン窒化膜７の下層に延在することなく、ソース領域及びドレイン領域側のシリコン酸化膜６の端面を覆うプロテクション膜２０と、ゲート電極４に対してプロテクション膜２０よりも外側のソース領域及びドレイン領域に形成される金属シリサイド層１１とを備える。 （もっと読む）

【課題】 ストッパー窒化膜肩部の形状が垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる窒化膜サイドウォール付きゲートを有する半導体装置の製造方法を提供する。
【解決手段】 自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、オフセット窒化膜３２付きゲート３１を生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜３４を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート３１上に層間絶縁膜３６を生成し、この層間絶縁膜３６生成後のＣＭＰ処理を省くようにしたものである。 （もっと読む）