窒化膜サイドウォール付きゲートを有する半導体装置の製造方法
【課題】 ストッパー窒化膜肩部の形状が垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる窒化膜サイドウォール付きゲートを有する半導体装置の製造方法を提供する。
【解決手段】 自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、オフセット窒化膜３２付きゲート３１を生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜３４を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート３１上に層間絶縁膜３６を生成し、この層間絶縁膜３６生成後のＣＭＰ処理を省くようにしたものである。
【解決手段】 自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、オフセット窒化膜３２付きゲート３１を生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜３４を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート３１上に層間絶縁膜３６を生成し、この層間絶縁膜３６生成後のＣＭＰ処理を省くようにしたものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化膜サイドウォール付きゲートを有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
現在、半導体デバイス（半導体装置）の高集積化に伴ってデザインルールの微細化が進んでいる。その中でもコンタクトホールエッチングに対するホール径縮小化への要求は非常に高い。
【０００３】
現在開発されている０．２０μｍデバイスでのゲート間隔は０．２２μｍで設計されているが、ゲート間に形成されるコンタクトホール径に求められている寸法は、０．０６μｍ程度である。ホトリソグラフィのパターンニングの限界が超解像技術を用いても０．１８μｍ程度であり、ホトリソグラフィのみで０．１μｍ以下のホールを形成することは不可能である。
【０００４】
そこで、ポリシリコンのサイドウォールを用いたＰＳＣ（Ｐｏｌｙ−Ｓｉ・Ｓｈｒｕｎｋｅｎ Ｃｏｎｔａｃｔ）によって０．１μｍ以下のパターンニングを行っているが、さらに微細化が進んだ場合、ＰＳＣによるコンタクトホール形成は非常に難しくなる。それはホトリソグラフィの合わせ余裕が装置のアライメントのずれやマスク精度、短絡防止膜厚の確保などにより０．０７〜０．０８μｍを下回ることができないためである。
【０００５】
現在のステッパーやスキャナのような機械的な合わせ込みでは、合わせ精度を急速に向上させることは難しく、今後のデバイスで大いに必要となると予測される０．１μｍ以下のコンタクトホールを、安定にホトリソグラフィ技術のみでパターンニングすることはできない。
【０００６】
そこで、ホトリソグラフィの合わせ精度の限界から考え出されたのが、ＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）プロセスである。ＳＡＣプロセスはゲートを形成する際、ゲート上にオフセット窒化膜を、ゲート側壁に窒化膜サイドウォールを形成し、これらの窒化膜をストッパー膜とすることによってホトリソグラフィの合わせ精度の向上を行う技術である。
【０００７】
図６は従来のＳＡＣプロセスでのゲート構造の形成工程図である。
【０００８】
まず、図６（ａ）に示すように、シリコン基板１上にゲート酸化膜２、ポリシリコン膜３、ＷＳｉ膜４、オフセット窒化膜５を順次形成する。
【０００９】
次に、図６（ｂ）に示すように、ホトリソ、エッチングにより、オフセット窒化膜５、ＷＳｉ膜４、ポリシリコン膜３、ゲート酸化膜２を加工し、ゲート構造を得た後に、ストッパー窒化膜６を堆積する。
【００１０】
次いで、図６（ｃ）に示すように、ストッパー窒化膜６を用いて窒化膜サイドウォール７を形成する。
【００１１】
ここでは窒化膜がストッパーとしての役目を果たすようなプロセス条件、つまり、窒化膜／酸化膜の選択比が高い条件が要求される。高選択比はガス種を変化させ、フロロカーボン膜を保護膜として窒化膜上に堆積させることにより可能であるが、問題なのは入射イオンによるスパッタリングが起こるということである。
【００１２】
ゲート上に生成した窒化膜サイドウォール７は曲率を持っているので、入射イオンによって非常にスパッタリングされやすく、窒化膜／酸化膜の選択比は大きく低下する。スパッタリング率は曲率に大きく依存するので、このサイドウォール７の曲率を小さくすることがスパッタリングの抑制に大いに有用である。
【００１３】
また、更に微細化が進むと、ゲート間のスリット部においてエッチストップが起こることも考えられる。エッチストップの要因の一つとして、入射イオンのフラックスが小さいことが挙げられるが、フラックスを大きくしすぎるとスパッタリングが増大してしまう。このエッチストップとスパッタリングというトレードオフの関係をいかに解決するかが、微細ＳＡＣプロセスの鍵となる。
【特許文献１】なし
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記した窒化膜サイドウォールを利用したＳＡＣプロセスでは、サイドウォールの窒化膜肩部が必ず曲率を持った形状となるため、コンタクトホールエッチング時の入射イオンのスパッタリングによって肩部が後退し、図７に示すように、ゲート８とのショートが起こるという問題があった。なお、図７において、９Ａは層間絶縁膜、９Ｂはレジストパターンである。
【００１５】
このイオンスパッタによる後退量は形状が大きな曲率を持つ程多くなり、逆に垂直な程少なくなる。現在窒化膜上にフロロカーボン膜を保護膜として生成するようなプロセス条件によってＳＡＣ構造におけるコンタクトホールエッチングはなされているが、更に微細化が進みエッチストップが顕著に起こるレベルまでホール径が縮小された場合、ホールエッチングの抜け性を向上させるため入射イオンのフラックスを上げる必要性が生じる。
【００１６】
曲率の大きいサイドウォールではイオンのフラックスの増加によりスパッタリングが促進され、選択比が減少すると思われる。そこでスパッタリング率の小さい垂直なサイドウォール形状をＳＡＣプロセスに適用することができれば、イオンスパッタによる後退量を減少させることが可能となり、高選択性を実現することができる。
【００１７】
本発明は、上記問題点を除去し、ストッパー窒化膜肩部の形状が垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる窒化膜サイドウォール付きゲートを有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、上記目的を達成するために、
〔１〕自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、オフセット窒化膜付きゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート上に層間絶縁膜を生成し、この層間絶縁膜生成後のＣＭＰ処理を省くようにしたものである。
【００１９】
〔２〕自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、オフセット窒化膜上に犠牲膜の付いたゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート上に層間絶縁膜を生成し、この層間絶縁膜生成後のＣＭＰ処理を省くようにしたものである。
【発明の効果】
【００２０】
本発明によれば、次のような効果を奏することができる。
【００２１】
（Ａ）ストッパー窒化膜肩部の形状がほぼ垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる。これにより、コンタクトホールのエッチング時間のマージンを大きくすることができ、マイクロローディング効果の影響を受けやすい微細ＳＡＣ構造やプロセス条件でもエッチング時間を延ばすことによりエッチングが可能となる。さらに、窒化膜／酸化膜の選択比もあがるので窒化膜を薄膜化することができる。
【００２２】
（Ｂ）上記（Ａ）におけるＣＭＰ工程をサイドウォールエッチング前に行うのではなく、サイドウォールエッチング後に行うことで、コンタクトホールエッチングによる窒化膜肩部の後退を更に低減することができる。
【００２３】
また、サイドウォールエッチング後にＣＭＰ処理を行うため、オフセット窒化膜（ゲート上）の膜厚を考慮しつつ、窒化膜肩部の垂直化に必要なＣＭＰ研磨量を設定することができる。
【００２４】
（Ｃ）ＣＭＰ処理前にウエハ全面に絶縁膜を生成することにより、パターン密度による研磨量の不均一を抑制することができる。
【００２５】
また、従来のプロセスにおいて層間絶縁膜生成後に行われているＣＭＰ処理をサイドウォール垂直化時に行うことによって、総工程数を変えることなく、工程の順序を変えただけで窒化膜サイドウォール形状の垂直化と層間絶縁膜の平坦化を同時に行うことができる。
【００２６】
更に、これにより層間絶縁膜の厚さをＣＭＰ研磨率ではなく、層間絶縁膜の堆積率によって設定することができ、より緻密な膜厚の制御が可能となる。
【００２７】
（Ｄ）ゲート形成前にオフセット窒化膜上に犠牲膜を生成し、その後、ゲートエッチングを行いゲートを形成することにより、ＣＭＰ処理時の膜質による研磨量の均一性を上げることができる。ＣＭＰ処理では同時にサイドウォール窒化膜も研磨されるが、上記（Ｃ）に比べ、ウエハ内の研磨量の膜質による差は小さいものとなる。上記（Ｃ）同様、層間絶縁膜の平坦化と同時にＣＭＰ後に層間絶縁膜を生成することによって、層間絶縁膜厚の制御も絶縁膜の堆積率により可能となる。
【００２８】
（Ｅ）ＳＡＣ構造の欠点であるワードライン平行方向への合わせがストッパー窒化膜によって保証される。サイドウォールエッチング後に窒化膜を生成するので、ＣＭＰによりゲート上のストッパー窒化膜は研磨されるが、ゲートの側壁と下地上には残る。この下地上に残った窒化膜によりコンタクトホールエッチングの際にアクティブ領域や素子分離領域が削られることはない。
【発明を実施するための最良の形態】
【００２９】
本発明の自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法は、オフセット窒化膜付きゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化されたゲート上に層間絶縁膜を生成し、この層間絶縁膜生成後のＣＭＰ処理を省くようにしたものである。
【実施例】
【００３０】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００３１】
図１は本発明の第１実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００３２】
（１）まず、図１（ａ）に示すように、ゲートを形成する前にシリコン基板１０上にゲート（ゲート材）１１を、そのゲート１１上にオフセット窒化膜１２を生成する。その後、ゲートエッチングを行い、オフセット窒化膜１２付きのゲートを形成し、そのゲート上に窒化膜を堆積させる。オフセット窒化膜１２の膜厚はＣＭＰ処理での膜減りを考慮して従来よりも厚くする。
【００３３】
（２）次に、ストッパー窒化膜１３堆積後、図１（ｂ）に示すように、イオンスパッタされやすい曲率を持つ窒化膜肩部を垂直化するため、ここで、ＣＭＰ（化学的機械的研磨）処理を行う。
【００３４】
（３）その後、図１（ｃ）に示すように、サイドウォール窒化膜エッチングを行い、窒化膜サイドウォール１４を形成する。
【００３５】
このように第１実施例によれば、ストッパー窒化膜（サイドウォール）肩部の形状がほぼ垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる。これにより、コンタクトホールのエッチング時間のマージンを大きくすることができ、マイクロローディング効果の影響を受けやすい微細ＳＡＣ構造やプロセス条件でもエッチング時間を延ばすことによりエッチングが可能となる。さらに、窒化膜／酸化膜の選択比もあがるので窒化膜を薄膜化することができる。
【００３６】
次に、本発明の第２実施例について説明する。
【００３７】
図２は本発明の第２実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００３８】
（１）まず、図２（ａ）に示すように、ゲートを形成する前にシリコン基板２０上にゲート２１を、このゲート２１上にオフセット窒化膜２２を生成する。その後、ゲートエッチングを行い、オフセット窒化膜２２付きのゲートを形成し、そのゲート上にストッパー窒化膜２３を堆積させる。オフセット窒化膜２２の膜厚はＣＭＰ処理での膜減りを考慮して従来よりも厚くする。
【００３９】
（２）次いで、図２（ｂ）に示すように、ストッパー窒化膜を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール２４を形成する。
【００４０】
（３）次に、図２（ｃ）に示すように、ＣＭＰ処理をサイドウォールエッチング後に行なう。
【００４１】
このように第２実施例では、ＣＭＰ処理を窒化膜サイドウォールエッチング前でなく、窒化膜サイドウォールエッチング後に行う。第１実施例のように、窒化膜堆積後ＣＭＰ処理を行い、その後サイドウォールエッチングを行う方法では、ＣＭＰ処理で垂直化したストッパー窒化膜がサイドウォールエッチングによって再び曲率を持つ形状になることが考えられる。
【００４２】
したがって、第２実施例のように、ＣＭＰ処理をサイドウォールエッチング後に行えば、その形状がストッパー窒化膜の最終形状、最終膜厚となるため、より垂直な窒化膜サイドウォールの形成が可能となる。
【００４３】
このように第２実施例によれば、ＣＭＰ工程をサイドウォールエッチング前に行うのではなく、サイドウォールエッチング後に行うことで、コンタクトホールエッチングによる窒化膜肩部の後退を更に低減することができる。
【００４４】
また、サイドウォールエッチング後にＣＭＰ処理を行うため、オフセット窒化膜（ゲート上）の膜厚を考慮しつつ、窒化膜肩部の垂直化に必要なＣＭＰ研磨量を設定することができる。
【００４５】
次に、本発明の第３実施例について説明する。
【００４６】
図３は本発明の第３実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００４７】
（１）まず、図３（ａ）に示すように、ゲートを形成する前にシリコン基板３０上にゲート３１を、このゲート３１上にオフセット窒化膜３２を生成する。その後、ゲートエッチングを行い、オフセット窒化膜３２付きのゲート３１を形成し、そのゲート３１上に窒化膜を堆積させる。オフセット窒化膜３２の膜厚はＣＭＰ処理での膜減りを考慮して従来よりも厚くする。次に、ストッパー窒化膜（図示なし）を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール３３を形成する。そして、その上に絶縁膜３４を堆積する。
【００４８】
（２）次いで、図３（ｂ）に示すように、ＣＭＰ処理を行い、窒化膜サイドウォール３３を有するゲートを形成する。
【００４９】
（３）次に、図３（ｃ）に示すように、層間絶縁膜３６を形成し、その後、レジストを塗布して、コンタクトホールを形成するためのレジストパターン３７を形成する。
【００５０】
前記第２実施例におけるＣＭＰ処理において、パターン密度により研磨量のウエハ内不均一が生じることが考えられる。そこで、第３実施例ではこの問題を防止するため、サイドウォールエッチング後、ＣＭＰ処理前にウエハ全面に絶縁膜３４を生成する。これによって、パターン密度による研磨量のウエハ内不均一性は減少する。また、ＣＭＰ処理後に層間絶縁膜３６を生成することによって層間絶縁膜３６生成後にＣＭＰ処理を行わなくても、平坦化を期待することができる。
【００５１】
このように第３実施例によれば、ＣＭＰ処理前にウエハ全面に絶縁膜を生成することにより、パターン密度による研磨量の不均一を抑制することができる。また、従来のプロセスにおいて層間絶縁膜生成後に行われているＣＭＰ処理をサイドウォール垂直化時に行うことによって、総工程数を変えることなく、工程の順序を変えただけで窒化膜サイドウォール形状の垂直化と層間絶縁膜の平坦化を同時に行うことができる。
【００５２】
更に、これにより層間絶縁膜の厚さをＣＭＰ研磨率ではなく、層間絶縁膜の堆積率によって設定することができ、より緻密な膜厚の制御が可能となる。
【００５３】
次に、本発明の第４実施例について説明する。
【００５４】
図４は本発明の第４実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００５５】
（１）まず、図４（ａ）に示すように、ゲートを形成する前にシリコン基板４０上のゲート４１上にオフセット窒化膜４２を生成し、その上に犠牲膜４３を形成する。その後、ゲートエッチングを行い、ストッパー窒化膜（図示なし）を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール４４を形成する。そして、その上に絶縁膜４５を堆積する。
【００５６】
（２）次いで、図４（ｂ）に示すように、ＣＭＰ処理を行い、窒化膜サイドウォール４４を有するゲートを形成する。
【００５７】
（３）次に、図４（ｃ）に示すように、層間絶縁膜４７を形成し、その後、レジストを塗布して、コンタクトホールを形成するためのレジストパターン４８を形成する。
【００５８】
前記第３実施例におけるＣＭＰ処理において、膜質により研磨量の不均一が生じることが懸念される。前記第２実施例のようにサイドウォールエッチング後にＣＭＰ処理を行う場合、オフセット窒化膜（ゲート上）の残膜厚をＣＭＰの研磨量によって設定することができるので、膜質による研磨量の差を減らすため、オフセット窒化膜を薄膜化し、ＣＭＰ処理前にウエハ全面に生成する絶縁膜と同様の犠牲膜をオフセット窒化膜上に生成する。ゲートエッチングを行いゲートを形成し、第３実施例と同様に、ストッパー窒化膜堆積、サイドウォール窒化膜エッチング、絶縁膜生成、ＣＭＰの工程を経て、平坦化された構造上に層間絶縁膜を生成する。
【００５９】
このように第４実施例によれば、ゲート形成前にオフセット窒化膜４２上に犠牲膜４３を生成し、その後、ゲートエッチングを行いゲートを形成することにより、ＣＭＰ処理時の膜質による研磨量の均一性を上げることができる。ＣＭＰ処理では同時に窒化膜サイドウォールも研磨されるが、第３実施例に比べ、ウエハ内の研磨量の膜質による差は小さいものとなる。第３実施例同様、層間絶縁膜の平坦化と同時にＣＭＰ後に層間絶縁膜を生成することによって、層間絶縁膜厚の制御も絶縁膜の堆積率により可能となる。
【００６０】
次に、本発明の第５実施例について説明する。
【００６１】
図５は本発明の第５実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００６２】
（１）まず、図５（ａ）に示すように、ゲートを形成する前にシリコン基板５０上のゲート５１上にオフセット窒化膜５２を生成する。その後、ゲートエッチングを行い、ストッパー窒化膜（図示なし）を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール５３を形成する。また、その上に薄膜化された窒化膜５４を形成する。
【００６３】
（２）次いで、図５（ｂ）に示すように、ＣＭＰ処理を行い、窒化膜サイドウォール５３を有するゲートを形成する。
【００６４】
これまで述べてきたＳＡＣ構造では、ワードラインに垂直方向に対するホトリソの合わせずれを吸収することはできるが、ワードラインの平行方向に対して構造的な利点はない。そこでサイドウォールエッチング後にストッパーとして窒化膜を薄く生成し、その後、ＣＭＰ処理を行いサイドウォールの垂直化を図る。ＣＭＰ後に窒化膜を生成しても良いが窒化膜肩部が曲率を持つことになるので、ストッパーとしての窒化膜５４を薄膜化することが重要となる。
【００６５】
このように第５実施例によれば、ＳＡＣ構造の欠点であるワードライン平行方向への合わせがストッパー窒化膜によって保証される。サイドウォールエッチング後に窒化膜を生成するので、ＣＭＰによりゲート上のストッパー窒化膜は研磨されるが、ゲートの側壁と下地上には残る。この下地上に残った窒化膜によりコンタクトホールエッチングの際にアクティブ領域や素子分離領域が削られることはない。
【００６６】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【００６７】
本発明の半導体装置の製造方法は、窒化膜サイドウォール付きゲートを有する半導体装置の製造方法として利用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図２】本発明の第２実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図３】本発明の第３実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図４】本発明の第４実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図５】本発明の第５実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図６】従来のＳＡＣプロセスでのゲート構造の形成工程図である。
【図７】従来技術の問題点説明図である。
【符号の説明】
【００６９】
１０，２０，３０，４０，５０ シリコン基板
１１，２１，３１，４１，５１ ゲート
１２，２２，３２，４２，５２ オフセット窒化膜
１３，２３ ストッパー窒化膜
１４，２４，３３，４４，５３ 窒化膜サイドウォール
３４，４５ 絶縁膜
３６，４７ 層間絶縁膜
３７，４８ レジストパターン
４３ 犠牲膜
５４ 薄膜化された窒化膜
【技術分野】
【０００１】
本発明は、窒化膜サイドウォール付きゲートを有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
現在、半導体デバイス（半導体装置）の高集積化に伴ってデザインルールの微細化が進んでいる。その中でもコンタクトホールエッチングに対するホール径縮小化への要求は非常に高い。
【０００３】
現在開発されている０．２０μｍデバイスでのゲート間隔は０．２２μｍで設計されているが、ゲート間に形成されるコンタクトホール径に求められている寸法は、０．０６μｍ程度である。ホトリソグラフィのパターンニングの限界が超解像技術を用いても０．１８μｍ程度であり、ホトリソグラフィのみで０．１μｍ以下のホールを形成することは不可能である。
【０００４】
そこで、ポリシリコンのサイドウォールを用いたＰＳＣ（Ｐｏｌｙ−Ｓｉ・Ｓｈｒｕｎｋｅｎ Ｃｏｎｔａｃｔ）によって０．１μｍ以下のパターンニングを行っているが、さらに微細化が進んだ場合、ＰＳＣによるコンタクトホール形成は非常に難しくなる。それはホトリソグラフィの合わせ余裕が装置のアライメントのずれやマスク精度、短絡防止膜厚の確保などにより０．０７〜０．０８μｍを下回ることができないためである。
【０００５】
現在のステッパーやスキャナのような機械的な合わせ込みでは、合わせ精度を急速に向上させることは難しく、今後のデバイスで大いに必要となると予測される０．１μｍ以下のコンタクトホールを、安定にホトリソグラフィ技術のみでパターンニングすることはできない。
【０００６】
そこで、ホトリソグラフィの合わせ精度の限界から考え出されたのが、ＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）プロセスである。ＳＡＣプロセスはゲートを形成する際、ゲート上にオフセット窒化膜を、ゲート側壁に窒化膜サイドウォールを形成し、これらの窒化膜をストッパー膜とすることによってホトリソグラフィの合わせ精度の向上を行う技術である。
【０００７】
図６は従来のＳＡＣプロセスでのゲート構造の形成工程図である。
【０００８】
まず、図６（ａ）に示すように、シリコン基板１上にゲート酸化膜２、ポリシリコン膜３、ＷＳｉ膜４、オフセット窒化膜５を順次形成する。
【０００９】
次に、図６（ｂ）に示すように、ホトリソ、エッチングにより、オフセット窒化膜５、ＷＳｉ膜４、ポリシリコン膜３、ゲート酸化膜２を加工し、ゲート構造を得た後に、ストッパー窒化膜６を堆積する。
【００１０】
次いで、図６（ｃ）に示すように、ストッパー窒化膜６を用いて窒化膜サイドウォール７を形成する。
【００１１】
ここでは窒化膜がストッパーとしての役目を果たすようなプロセス条件、つまり、窒化膜／酸化膜の選択比が高い条件が要求される。高選択比はガス種を変化させ、フロロカーボン膜を保護膜として窒化膜上に堆積させることにより可能であるが、問題なのは入射イオンによるスパッタリングが起こるということである。
【００１２】
ゲート上に生成した窒化膜サイドウォール７は曲率を持っているので、入射イオンによって非常にスパッタリングされやすく、窒化膜／酸化膜の選択比は大きく低下する。スパッタリング率は曲率に大きく依存するので、このサイドウォール７の曲率を小さくすることがスパッタリングの抑制に大いに有用である。
【００１３】
また、更に微細化が進むと、ゲート間のスリット部においてエッチストップが起こることも考えられる。エッチストップの要因の一つとして、入射イオンのフラックスが小さいことが挙げられるが、フラックスを大きくしすぎるとスパッタリングが増大してしまう。このエッチストップとスパッタリングというトレードオフの関係をいかに解決するかが、微細ＳＡＣプロセスの鍵となる。
【特許文献１】なし
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記した窒化膜サイドウォールを利用したＳＡＣプロセスでは、サイドウォールの窒化膜肩部が必ず曲率を持った形状となるため、コンタクトホールエッチング時の入射イオンのスパッタリングによって肩部が後退し、図７に示すように、ゲート８とのショートが起こるという問題があった。なお、図７において、９Ａは層間絶縁膜、９Ｂはレジストパターンである。
【００１５】
このイオンスパッタによる後退量は形状が大きな曲率を持つ程多くなり、逆に垂直な程少なくなる。現在窒化膜上にフロロカーボン膜を保護膜として生成するようなプロセス条件によってＳＡＣ構造におけるコンタクトホールエッチングはなされているが、更に微細化が進みエッチストップが顕著に起こるレベルまでホール径が縮小された場合、ホールエッチングの抜け性を向上させるため入射イオンのフラックスを上げる必要性が生じる。
【００１６】
曲率の大きいサイドウォールではイオンのフラックスの増加によりスパッタリングが促進され、選択比が減少すると思われる。そこでスパッタリング率の小さい垂直なサイドウォール形状をＳＡＣプロセスに適用することができれば、イオンスパッタによる後退量を減少させることが可能となり、高選択性を実現することができる。
【００１７】
本発明は、上記問題点を除去し、ストッパー窒化膜肩部の形状が垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる窒化膜サイドウォール付きゲートを有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、上記目的を達成するために、
〔１〕自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、オフセット窒化膜付きゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート上に層間絶縁膜を生成し、この層間絶縁膜生成後のＣＭＰ処理を省くようにしたものである。
【００１９】
〔２〕自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、オフセット窒化膜上に犠牲膜の付いたゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート上に層間絶縁膜を生成し、この層間絶縁膜生成後のＣＭＰ処理を省くようにしたものである。
【発明の効果】
【００２０】
本発明によれば、次のような効果を奏することができる。
【００２１】
（Ａ）ストッパー窒化膜肩部の形状がほぼ垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる。これにより、コンタクトホールのエッチング時間のマージンを大きくすることができ、マイクロローディング効果の影響を受けやすい微細ＳＡＣ構造やプロセス条件でもエッチング時間を延ばすことによりエッチングが可能となる。さらに、窒化膜／酸化膜の選択比もあがるので窒化膜を薄膜化することができる。
【００２２】
（Ｂ）上記（Ａ）におけるＣＭＰ工程をサイドウォールエッチング前に行うのではなく、サイドウォールエッチング後に行うことで、コンタクトホールエッチングによる窒化膜肩部の後退を更に低減することができる。
【００２３】
また、サイドウォールエッチング後にＣＭＰ処理を行うため、オフセット窒化膜（ゲート上）の膜厚を考慮しつつ、窒化膜肩部の垂直化に必要なＣＭＰ研磨量を設定することができる。
【００２４】
（Ｃ）ＣＭＰ処理前にウエハ全面に絶縁膜を生成することにより、パターン密度による研磨量の不均一を抑制することができる。
【００２５】
また、従来のプロセスにおいて層間絶縁膜生成後に行われているＣＭＰ処理をサイドウォール垂直化時に行うことによって、総工程数を変えることなく、工程の順序を変えただけで窒化膜サイドウォール形状の垂直化と層間絶縁膜の平坦化を同時に行うことができる。
【００２６】
更に、これにより層間絶縁膜の厚さをＣＭＰ研磨率ではなく、層間絶縁膜の堆積率によって設定することができ、より緻密な膜厚の制御が可能となる。
【００２７】
（Ｄ）ゲート形成前にオフセット窒化膜上に犠牲膜を生成し、その後、ゲートエッチングを行いゲートを形成することにより、ＣＭＰ処理時の膜質による研磨量の均一性を上げることができる。ＣＭＰ処理では同時にサイドウォール窒化膜も研磨されるが、上記（Ｃ）に比べ、ウエハ内の研磨量の膜質による差は小さいものとなる。上記（Ｃ）同様、層間絶縁膜の平坦化と同時にＣＭＰ後に層間絶縁膜を生成することによって、層間絶縁膜厚の制御も絶縁膜の堆積率により可能となる。
【００２８】
（Ｅ）ＳＡＣ構造の欠点であるワードライン平行方向への合わせがストッパー窒化膜によって保証される。サイドウォールエッチング後に窒化膜を生成するので、ＣＭＰによりゲート上のストッパー窒化膜は研磨されるが、ゲートの側壁と下地上には残る。この下地上に残った窒化膜によりコンタクトホールエッチングの際にアクティブ領域や素子分離領域が削られることはない。
【発明を実施するための最良の形態】
【００２９】
本発明の自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法は、オフセット窒化膜付きゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化されたゲート上に層間絶縁膜を生成し、この層間絶縁膜生成後のＣＭＰ処理を省くようにしたものである。
【実施例】
【００３０】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００３１】
図１は本発明の第１実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００３２】
（１）まず、図１（ａ）に示すように、ゲートを形成する前にシリコン基板１０上にゲート（ゲート材）１１を、そのゲート１１上にオフセット窒化膜１２を生成する。その後、ゲートエッチングを行い、オフセット窒化膜１２付きのゲートを形成し、そのゲート上に窒化膜を堆積させる。オフセット窒化膜１２の膜厚はＣＭＰ処理での膜減りを考慮して従来よりも厚くする。
【００３３】
（２）次に、ストッパー窒化膜１３堆積後、図１（ｂ）に示すように、イオンスパッタされやすい曲率を持つ窒化膜肩部を垂直化するため、ここで、ＣＭＰ（化学的機械的研磨）処理を行う。
【００３４】
（３）その後、図１（ｃ）に示すように、サイドウォール窒化膜エッチングを行い、窒化膜サイドウォール１４を形成する。
【００３５】
このように第１実施例によれば、ストッパー窒化膜（サイドウォール）肩部の形状がほぼ垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる。これにより、コンタクトホールのエッチング時間のマージンを大きくすることができ、マイクロローディング効果の影響を受けやすい微細ＳＡＣ構造やプロセス条件でもエッチング時間を延ばすことによりエッチングが可能となる。さらに、窒化膜／酸化膜の選択比もあがるので窒化膜を薄膜化することができる。
【００３６】
次に、本発明の第２実施例について説明する。
【００３７】
図２は本発明の第２実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００３８】
（１）まず、図２（ａ）に示すように、ゲートを形成する前にシリコン基板２０上にゲート２１を、このゲート２１上にオフセット窒化膜２２を生成する。その後、ゲートエッチングを行い、オフセット窒化膜２２付きのゲートを形成し、そのゲート上にストッパー窒化膜２３を堆積させる。オフセット窒化膜２２の膜厚はＣＭＰ処理での膜減りを考慮して従来よりも厚くする。
【００３９】
（２）次いで、図２（ｂ）に示すように、ストッパー窒化膜を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール２４を形成する。
【００４０】
（３）次に、図２（ｃ）に示すように、ＣＭＰ処理をサイドウォールエッチング後に行なう。
【００４１】
このように第２実施例では、ＣＭＰ処理を窒化膜サイドウォールエッチング前でなく、窒化膜サイドウォールエッチング後に行う。第１実施例のように、窒化膜堆積後ＣＭＰ処理を行い、その後サイドウォールエッチングを行う方法では、ＣＭＰ処理で垂直化したストッパー窒化膜がサイドウォールエッチングによって再び曲率を持つ形状になることが考えられる。
【００４２】
したがって、第２実施例のように、ＣＭＰ処理をサイドウォールエッチング後に行えば、その形状がストッパー窒化膜の最終形状、最終膜厚となるため、より垂直な窒化膜サイドウォールの形成が可能となる。
【００４３】
このように第２実施例によれば、ＣＭＰ工程をサイドウォールエッチング前に行うのではなく、サイドウォールエッチング後に行うことで、コンタクトホールエッチングによる窒化膜肩部の後退を更に低減することができる。
【００４４】
また、サイドウォールエッチング後にＣＭＰ処理を行うため、オフセット窒化膜（ゲート上）の膜厚を考慮しつつ、窒化膜肩部の垂直化に必要なＣＭＰ研磨量を設定することができる。
【００４５】
次に、本発明の第３実施例について説明する。
【００４６】
図３は本発明の第３実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００４７】
（１）まず、図３（ａ）に示すように、ゲートを形成する前にシリコン基板３０上にゲート３１を、このゲート３１上にオフセット窒化膜３２を生成する。その後、ゲートエッチングを行い、オフセット窒化膜３２付きのゲート３１を形成し、そのゲート３１上に窒化膜を堆積させる。オフセット窒化膜３２の膜厚はＣＭＰ処理での膜減りを考慮して従来よりも厚くする。次に、ストッパー窒化膜（図示なし）を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール３３を形成する。そして、その上に絶縁膜３４を堆積する。
【００４８】
（２）次いで、図３（ｂ）に示すように、ＣＭＰ処理を行い、窒化膜サイドウォール３３を有するゲートを形成する。
【００４９】
（３）次に、図３（ｃ）に示すように、層間絶縁膜３６を形成し、その後、レジストを塗布して、コンタクトホールを形成するためのレジストパターン３７を形成する。
【００５０】
前記第２実施例におけるＣＭＰ処理において、パターン密度により研磨量のウエハ内不均一が生じることが考えられる。そこで、第３実施例ではこの問題を防止するため、サイドウォールエッチング後、ＣＭＰ処理前にウエハ全面に絶縁膜３４を生成する。これによって、パターン密度による研磨量のウエハ内不均一性は減少する。また、ＣＭＰ処理後に層間絶縁膜３６を生成することによって層間絶縁膜３６生成後にＣＭＰ処理を行わなくても、平坦化を期待することができる。
【００５１】
このように第３実施例によれば、ＣＭＰ処理前にウエハ全面に絶縁膜を生成することにより、パターン密度による研磨量の不均一を抑制することができる。また、従来のプロセスにおいて層間絶縁膜生成後に行われているＣＭＰ処理をサイドウォール垂直化時に行うことによって、総工程数を変えることなく、工程の順序を変えただけで窒化膜サイドウォール形状の垂直化と層間絶縁膜の平坦化を同時に行うことができる。
【００５２】
更に、これにより層間絶縁膜の厚さをＣＭＰ研磨率ではなく、層間絶縁膜の堆積率によって設定することができ、より緻密な膜厚の制御が可能となる。
【００５３】
次に、本発明の第４実施例について説明する。
【００５４】
図４は本発明の第４実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００５５】
（１）まず、図４（ａ）に示すように、ゲートを形成する前にシリコン基板４０上のゲート４１上にオフセット窒化膜４２を生成し、その上に犠牲膜４３を形成する。その後、ゲートエッチングを行い、ストッパー窒化膜（図示なし）を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール４４を形成する。そして、その上に絶縁膜４５を堆積する。
【００５６】
（２）次いで、図４（ｂ）に示すように、ＣＭＰ処理を行い、窒化膜サイドウォール４４を有するゲートを形成する。
【００５７】
（３）次に、図４（ｃ）に示すように、層間絶縁膜４７を形成し、その後、レジストを塗布して、コンタクトホールを形成するためのレジストパターン４８を形成する。
【００５８】
前記第３実施例におけるＣＭＰ処理において、膜質により研磨量の不均一が生じることが懸念される。前記第２実施例のようにサイドウォールエッチング後にＣＭＰ処理を行う場合、オフセット窒化膜（ゲート上）の残膜厚をＣＭＰの研磨量によって設定することができるので、膜質による研磨量の差を減らすため、オフセット窒化膜を薄膜化し、ＣＭＰ処理前にウエハ全面に生成する絶縁膜と同様の犠牲膜をオフセット窒化膜上に生成する。ゲートエッチングを行いゲートを形成し、第３実施例と同様に、ストッパー窒化膜堆積、サイドウォール窒化膜エッチング、絶縁膜生成、ＣＭＰの工程を経て、平坦化された構造上に層間絶縁膜を生成する。
【００５９】
このように第４実施例によれば、ゲート形成前にオフセット窒化膜４２上に犠牲膜４３を生成し、その後、ゲートエッチングを行いゲートを形成することにより、ＣＭＰ処理時の膜質による研磨量の均一性を上げることができる。ＣＭＰ処理では同時に窒化膜サイドウォールも研磨されるが、第３実施例に比べ、ウエハ内の研磨量の膜質による差は小さいものとなる。第３実施例同様、層間絶縁膜の平坦化と同時にＣＭＰ後に層間絶縁膜を生成することによって、層間絶縁膜厚の制御も絶縁膜の堆積率により可能となる。
【００６０】
次に、本発明の第５実施例について説明する。
【００６１】
図５は本発明の第５実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【００６２】
（１）まず、図５（ａ）に示すように、ゲートを形成する前にシリコン基板５０上のゲート５１上にオフセット窒化膜５２を生成する。その後、ゲートエッチングを行い、ストッパー窒化膜（図示なし）を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール５３を形成する。また、その上に薄膜化された窒化膜５４を形成する。
【００６３】
（２）次いで、図５（ｂ）に示すように、ＣＭＰ処理を行い、窒化膜サイドウォール５３を有するゲートを形成する。
【００６４】
これまで述べてきたＳＡＣ構造では、ワードラインに垂直方向に対するホトリソの合わせずれを吸収することはできるが、ワードラインの平行方向に対して構造的な利点はない。そこでサイドウォールエッチング後にストッパーとして窒化膜を薄く生成し、その後、ＣＭＰ処理を行いサイドウォールの垂直化を図る。ＣＭＰ後に窒化膜を生成しても良いが窒化膜肩部が曲率を持つことになるので、ストッパーとしての窒化膜５４を薄膜化することが重要となる。
【００６５】
このように第５実施例によれば、ＳＡＣ構造の欠点であるワードライン平行方向への合わせがストッパー窒化膜によって保証される。サイドウォールエッチング後に窒化膜を生成するので、ＣＭＰによりゲート上のストッパー窒化膜は研磨されるが、ゲートの側壁と下地上には残る。この下地上に残った窒化膜によりコンタクトホールエッチングの際にアクティブ領域や素子分離領域が削られることはない。
【００６６】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【００６７】
本発明の半導体装置の製造方法は、窒化膜サイドウォール付きゲートを有する半導体装置の製造方法として利用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図２】本発明の第２実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図３】本発明の第３実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図４】本発明の第４実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図５】本発明の第５実施例を示すＳＡＣプロセスでのゲート構造の形成工程図である。
【図６】従来のＳＡＣプロセスでのゲート構造の形成工程図である。
【図７】従来技術の問題点説明図である。
【符号の説明】
【００６９】
１０，２０，３０，４０，５０ シリコン基板
１１，２１，３１，４１，５１ ゲート
１２，２２，３２，４２，５２ オフセット窒化膜
１３，２３ ストッパー窒化膜
１４，２４，３３，４４，５３ 窒化膜サイドウォール
３４，４５ 絶縁膜
３６，４７ 層間絶縁膜
３７，４８ レジストパターン
４３ 犠牲膜
５４ 薄膜化された窒化膜
【特許請求の範囲】
【請求項１】
自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、
オフセット窒化膜付きゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート上に層間絶縁膜を生成し、該層間絶縁膜生成後のＣＭＰ処理を省くことを特徴とする半導体装置の製造方法。
【請求項２】
自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、
オフセット窒化膜上に犠牲膜の付いたゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート上に層間絶縁膜を生成し、該層間絶縁膜生成後のＣＭＰ処理を省くことを特徴とする半導体装置の製造方法。
【請求項１】
自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、
オフセット窒化膜付きゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート上に層間絶縁膜を生成し、該層間絶縁膜生成後のＣＭＰ処理を省くことを特徴とする半導体装置の製造方法。
【請求項２】
自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、
オフセット窒化膜上に犠牲膜の付いたゲートを生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート上に層間絶縁膜を生成し、該層間絶縁膜生成後のＣＭＰ処理を省くことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−１５８３７０（Ｐ２００７−１５８３７０Ａ）
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願番号】特願２００７−２０６５１（Ｐ２００７−２０６５１）
【出願日】平成１９年１月３１日（２００７．１．３１）
【分割の表示】特願平１０−２５４４５４の分割
【原出願日】平成１０年９月９日（１９９８．９．９）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願日】平成１９年１月３１日（２００７．１．３１）
【分割の表示】特願平１０−２５４４５４の分割
【原出願日】平成１０年９月９日（１９９８．９．９）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
[ Back to top ]