説明

Fターム[5F152BB02]の内容

再結晶化技術 (53,633) | 半導体素子等への用途 (2,062) | トランジスタ、ダイオード (1,748) | MOSFET、TFT (1,598)

Fターム[5F152BB02]の下位に属するFターム

Fターム[5F152BB02]に分類される特許

161 - 180 / 1,267


【課題】様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供する。
【解決手段】強磁性材料からなるシートを支持体とし、前記強磁性材料からなるシートに接する接着材と、該接着材に接する絶縁膜上に素子とを備える。上記構成において、前記素子は、薄膜トランジスタ、有機化合物を含む層を有する発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのPIN接合からなる光電変換素子、またはシリコン抵抗素子であってもよい。また、上記各構成において、前記強磁性材料からなるシートは、軟質磁性粉体と合成樹脂とを混合して形成され、着磁されたものであってもよい。 (もっと読む)


【課題】本発明の一態様は、酸化物半導体を用いたデバイスにおいて高い移動度を達成し、信頼性の高い表示装置を提供する。
【解決手段】表面と略垂直な方向にc軸が配向する結晶領域を有する酸化物半導体層を形成し、酸化物半導体層上に接する酸化物絶縁層を形成し、第3の加熱処理を行うことにより、酸化物半導体層に酸素を供給し、酸化物絶縁層上に、水素を含む窒化物絶縁層を形成し、第4の加熱処理を行うことにより、少なくとも酸化物半導体層と酸化物絶縁層の界面に水素を供給する。 (もっと読む)


【課題】半導体膜から粒径の大きな結晶相の半導体を得る工程において、以降の工程で、アライメントマークとして利用可能なマーク構造を、同一の露光工程において半導体膜に形成する。
【解決手段】この発明は、光を変調して結晶化のための光強度分布を形成する光強度変調構造SPと、光強度変調構造と一体にまたは独立に設けられ、光を変調して所定形状のパターンを含む光強度分布を形成するとともに結晶化領域の予め定められた位置を示すマーク形成構造MKと、を有することを特徴とする光変調素子3に関する。この光変調素子によれば、絶縁基板上に所定厚さに堆積された半導体膜の任意の位置に、結晶核を形成し、その結晶核から所定の方向に結晶を成長させるとともに、半導体膜の任意の位置にアライメントマークAMを、同一工程で形成できる。 (もっと読む)


【課題】量産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜を形成した後、酸化物半導体膜が露出した状態で第1の加熱処理を行う。次いで、酸化物半導体膜中の水分、または水素などの不純物をさらに低減するために、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜に酸素を添加した後、再び、酸化物半導体膜が露出した状態で第2の加熱処理を行う。 (もっと読む)


【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面上の結晶領域を有する酸化物半導体層と、前記酸化物半導体層と接するソース電極層およびドレイン電極層と、前記酸化物半導体層、前記ソース電極層、および前記ドレイン電極層を覆うゲート絶縁層と、前記ゲート絶縁層上の、前記結晶領域と重畳する領域のゲート電極層と、を有し、前記結晶領域は、前記酸化物半導体層の表面と略垂直な方向にc軸が配向する結晶を有する領域である半導体装置である。 (もっと読む)


【課題】量産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜を形成した後、酸化物半導体膜が露出した状態で第1の加熱処理を行う。次いで、酸化物半導体膜中の水分、または水素などの不純物をさらに低減するために、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜に酸素を添加した後、再び、酸化物半導体膜が露出した状態で第2の加熱処理を行う。 (もっと読む)


【課題】生産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。または、新たな半導体材料を用いた新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第1の結晶性を有する酸化物半導体膜及び第2の結晶性を有する酸化物半導体膜が積層された酸化物半導体積層体を有する縦型トランジスタ及び縦型ダイオードである。当該酸化物半導体積層体は、結晶成長の工程において、酸化物半導体積層体に含まれる電子供与体(ドナー)となる不純物が除去されるため、酸化物半導体積層体は、高純度化され、キャリア密度が低く、真性または実質的に真性な半導体であって、シリコン半導体よりもバンドギャップが大きい。 (もっと読む)


【課題】ベース基板(例えばガラス基板)と半導体基板(例えば単結晶シリコン基板)とを貼り合わせてSOI基板を作製する際の半導体層(例えば単結晶シリコン層)の表面の荒れを抑制することを目的の一とする。
【解決手段】溝部が設けられた半導体基板に、イオンを照射して半導体基板中に脆化領域を形成し、絶縁層を介して半導体基板とベース基板を貼り合わせると共に、半導体基板の溝部とベース基板とにより囲まれた空間を形成し、熱処理を施すことにより、脆化領域において半導体基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する。 (もっと読む)


【課題】導電層に均一な電界を形成し、良質の多結晶シリコン薄膜を形成することができる多結晶シリコン薄膜の製造装置及び製造方法を提供する。
【解決手段】本発明は、チャンバーと;前記チャンバー内の下部に設置され、導電層を含む基板が位置する基板ステージと;前記チャンバー内の上部に設置され、前記導電層に電源を印加する電極端子を含む電源印加部と;前記電極端子と前記導電層との間に位置する導電性パッドと;を含む多結晶シリコン薄膜の製造装置及び製造方法に関する。
したがって、本発明は、導電層に均一な電界を形成し、良質の多結晶シリコン薄膜を形成することができる。 (もっと読む)


【課題】新たな構造の酸化物半導体層を用いた新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上の、第1の酸化物半導体層の表面から内部に向かって成長させた結晶領域を有する第1の酸化物半導体層と、第1の酸化物半導体層上の第2の酸化物半導体層と、第2の酸化物半導体層と接するソース電極層およびドレイン電極層と、第2の酸化物半導体層、ソース電極層、およびドレイン電極層を覆うゲート絶縁層と、ゲート絶縁層上の、第2の酸化物半導体層と重畳する領域のゲート電極層と、を有し、第2の酸化物半導体層は、結晶領域から成長させた結晶を有する層である半導体装置である。 (もっと読む)


【課題】低温での固相エピタキシャル成長法を用いて、単結晶半導体層の膜厚の厚いSOI基板を提供することを課題の一とする。その際に、予めシード層となる単結晶半導体層の結晶欠陥を修復しなくとも、良好にエピタキシャル成長が進む方法を提供することを課題の一とする。また、シード層の結晶欠陥を修復する工程を別に設けなくとも、固相エピタキシャル成長によりシード層である単結晶半導体層の結晶性が回復したSOI基板を提供することを課題の一とする。
【解決手段】絶縁層を介して基板に設けられた第1単結晶半導体層上に、非晶質半導体層を形成する。非晶質半導体層は、成膜温度100℃以上275℃以下、シラン系ガスを希釈しないで用いるCVD法により形成する。熱処理を行って、非晶質半導体層を固相エピタキシャル成長させて、単結晶半導体層の膜厚の厚いSOI基板を作製する。 (もっと読む)


【課題】基板に堆積した非結晶シリコンの膜を低温ポリSi(LTPS)アニーリングすることにより製造される、概ね平面であるポリシリコン膜の表面から一般的には上向きに伸びている隆起または突起を、低減または本質的に排除すること。
【解決手段】pH12以上を有し、水、少なくとも1種の強塩基および少なくとも1種のエッチング速度制御剤を含む、水性の高い強塩基性の平坦化溶液を提供する。その使用方法は、概ね平面であるポリシリコン膜を有意にエッチングすることなく、概ね平面であるポリシリコン膜の表面を、該水性の高い強塩基性の溶液と、概ね平面であるポリシリコン膜の表面から隆起または突起を選択的にエッチングするのに十分な時間、接触させることを含む。 (もっと読む)


【課題】薄膜トランジスタ製造装置を提供する。
【解決手段】基板上に非晶質シリコンを蒸着する第1マルチチャンバと、前記基板上に電極を形成する第2マルチチャンバと、前記第1マルチチャンバと前記第2マルチチャンバとの間に位置するローディング/アンローディングチャンバと、を含み、前記ローディング/アンローディングチャンバは、基板ホルダ及び電源電圧印加部を含むことを特徴とする薄膜トランジスタ製造装置。 (もっと読む)


【課題】生産性を向上させた液晶表示装置及びその作製方法の提供する。
【解決手段】走査線とデータ線が絶縁層を介して交差する領域に、非晶質半導体又は有機半導体をチャネル部とする第1の薄膜トランジスタを有する第1の基板と、第2の基板と、第1の基板と第2の基板の間の液晶層と、結晶質半導体をチャネル部とする第2の薄膜トランジスタを有する第3の基板を有し、結晶質半導体は第2の薄膜トランジスタにおける電子又は正孔が流れる方向に沿って結晶粒界が延び、第1の基板と第2の基板は第1の基板が露出するように貼り合わされ、第3の基板は第1の基板上の露出した領域に貼り合わされ、第3の基板上には第2の薄膜トランジスタを形成する第1の領域と入出力端子を形成する第2の領域が設けられ、第3の基板の短辺は1乃至6mm、第1の領域の短辺は0.5乃至1mmである。 (もっと読む)


【課題】半導体膜の厚みを適当な範囲に制御することによって、大きいドレイン電流を有するとともに、所望の電気的特性を備える半導体装置の製造方法、を提供する。
【解決手段】半導体装置の製造方法は、50nmを超え150nm以下の厚みを有し、第1の層7mと第2の層7nとを有する半導体膜7を形成する工程を備える。半導体膜7を形成する工程時、第1の層7mに含まれる水素の割合は、第2の層7nに含まれる水素の割合よりも小さい。半導体装置の製造方法は、半導体膜7を熱処理することによって、半導体膜7に含まれる水素を低減する工程と、ゲート絶縁膜17およびゲート電極21を形成する工程と、半導体膜7にソース領域9およびドレイン領域13を形成する工程と、半導体膜7を水素雰囲気中で熱処理することによって、半導体膜7に含まれる水素を0.5原子%以上10原子%以下に設定する工程とを備える。 (もっと読む)


【課題】低温プロセスにおいて重複走査領域が発生する場合であっても、デバイス特性にばらつきの少ないTFTパネルを提供すること。
【解決手段】薄膜トランジスタが列状に配列され、かつ互いに平行な複数の制御領域が連続して並んだ基板と、前記基板上に配置された平坦化膜とを有するTFTパネルであって、前記制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有する薄膜トランジスタXが列状に配列された制御領域Xと、最大結晶粒径が小さい半導体層からなるチャネルを有する薄膜トランジスタYが列状に配列された制御領域Yと、が含まれ、前記制御領域X同士の中心間距離は、前記制御領域の短軸の3n[nは1以上の整数]倍である、カラーディスプレイ用TFTパネル。 (もっと読む)


【課題】被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することを可能とすることを目的する。また、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。
【解決手段】基板上に金属層11を設け、さらに前記金属層11に接して酸化物層12を設け、さらに被剥離層13を形成し、前記金属層11をレーザー光で照射することで酸化を行い、金属酸化物層16を形成させれば、物理的手段で金属酸化物層12の層内または金属酸化物層16と酸化物層12との界面において、きれいに分離することができる。 (もっと読む)


【課題】イオン注入を行わずに低コストで製造できる構造形態を備えた薄膜トランジスタを提供する。
【解決手段】基板10上(又は第1下地膜11乃至第2下地膜12上)に設けられたポリシリコン半導体膜13と、ポリシリコン半導体膜13上に離間して設けられたソース電極15s及びドレイン電極15dと、ポリシリコン半導体膜13上にゲート絶縁膜14を介して設けられたゲート電極15gとを少なくとも有する。ポリシリコン半導体膜13は、面内方向にソース電極接続領域13s、チャネル領域13c及びドレイン電極接続領域13dを有し、チャネル領域13cにはドーパントが含まれておらず、ソース電極接続領域13s及びドレイン電極接続領域13dは基板10側からソース電極側及びドレイン電極側に向かってドーパント一定濃度層21とドーパント減少傾斜層22’とを有する。 (もっと読む)


【課題】半導体基板の再生に適した方法を提供することを目的の一とする。
【解決手段】損傷半導体領域と絶縁層とを含む凸部が周縁部に存在する半導体基板に対し、絶縁層が除去されるエッチング処理と、半導体基板を構成する半導体材料を酸化する物質、酸化された半導体材料を溶解する物質、および、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して損傷半導体領域が選択的に除去されるエッチング処理と、損傷半導体領域が選択的に除去されるエッチング処理の後に、半導体基板の表面に研磨を行う半導体基板の再生方法である。 (もっと読む)


【課題】多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止することが可能な半導体デバイスおよびその製造方法を提供すること。
【解決手段】基板上に形成されたゲート電極およびゲート絶縁層上にソース電極及びドレイン電極並びに電極間を接続する半導体層を有し、ゲート絶縁層を挟んでゲート電極と反対側にソース電極、ドレイン電極とが配置された半導体素子において、多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止する。 (もっと読む)


161 - 180 / 1,267