カラーディスプレイ用ＴＦＴパネルおよびその製造方法
【課題】低温プロセスにおいて重複走査領域が発生する場合であっても、デバイス特性にばらつきの少ないＴＦＴパネルを提供すること。
【解決手段】薄膜トランジスタが列状に配列され、かつ互いに平行な複数の制御領域が連続して並んだ基板と、前記基板上に配置された平坦化膜とを有するＴＦＴパネルであって、前記制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有する薄膜トランジスタＸが列状に配列された制御領域Ｘと、最大結晶粒径が小さい半導体層からなるチャネルを有する薄膜トランジスタＹが列状に配列された制御領域Ｙと、が含まれ、前記制御領域Ｘ同士の中心間距離は、前記制御領域の短軸の３ｎ［ｎは１以上の整数］倍である、カラーディスプレイ用ＴＦＴパネル。
【解決手段】薄膜トランジスタが列状に配列され、かつ互いに平行な複数の制御領域が連続して並んだ基板と、前記基板上に配置された平坦化膜とを有するＴＦＴパネルであって、前記制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有する薄膜トランジスタＸが列状に配列された制御領域Ｘと、最大結晶粒径が小さい半導体層からなるチャネルを有する薄膜トランジスタＹが列状に配列された制御領域Ｙと、が含まれ、前記制御領域Ｘ同士の中心間距離は、前記制御領域の短軸の３ｎ［ｎは１以上の整数］倍である、カラーディスプレイ用ＴＦＴパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はカラーディスプレイ用ＴＦＴパネルおよびその製造方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型の有機ＥＬディスプレイ、液晶ディスプレイなどは、各副画素を制御するための薄膜トランジスタ（ＴＦＴ）が内蔵されたＴＦＴパネルと、ＴＦＴパネル上に配置された画素とを有する。
【０００３】
ＴＦＴパネルに内蔵されたＴＦＴは、ゲート電極と、ソース電極およびドレイン電極と、ソース電極およびドレイン電極を接続するチャネルとを有する。チャネルの材料の例には、キャリア移動度が高い、多結晶シリコン（ｐｏｌｙ−Ｓｉ）層が含まれる。
【０００４】
多結晶シリコンからなるチャネルの形成方法として、低温プロセスが知られている（例えば特許文献１および特許文献２参照）。低温プロセスとは、アモルファスシリコンが溶融し、再凝固する過程で微結晶化する性質を利用した方法である。より具体的には、低温プロセスは、通常、基板上にアモルファスシリコン層を形成するステップと、基板上に形成されたアモルファスシリコン層にレーザや熱プラズマジェットなどを照射するステップとを有する。レーザや熱プラズマジェットを照射されたアモルファスシリコン層は、瞬間的に溶融し、すぐに再凝固する。シリコンは再凝固する過程で、結晶化し、多結晶シリコンからなるチャネルが得られる。
【０００５】
このような、低温プロセスでは、プロセス中の最高温度が６００度以下と比較的低く、安価に多結晶シリコン層からなるチャネルを作製することができるというメリットを有する。
【０００６】
図１Ａは、特許文献１に開示された、熱プラズマジェットを用いた半導体層（アモルファスシリコン層）の微結晶化方法を説明するための模式図である。図１Ａに示されるように、特許文献１に開示された方法では、熱プラズマノズル１０から噴射した熱プラズマジェットを基板１０１に照射する。
【０００７】
熱プラズマノズル１０は、電極棒１１と、電極筒１２と、噴出口１３とを有する。電極筒１２内は、冷媒流路１４が配置されている。このような構成を有する熱プラズマノズル１０の電極棒１１と、電極筒１２との間に電圧を印加すると、両極間にアーク放電が発生する。アーク放電の発生中に、電極棒１１と、電極筒１２との間にアルゴンガス等の不活性ガスを流すことで、噴出口１３から熱プラズマジェット１５を噴出し、基板１０１上に形成された半導体層（アモルファスシリコン層）１０３ａを照射する。これにより、非結晶の半導体層１０３ａは微結晶化され、微結晶の半導体層１０３ｐが形成される。
【０００８】
一方、熱プラズマジェットで照射できる領域には限界がある。したがって、特許文献１に開示された低温プロセスで、大型ディスプレイ用のＴＦＴパネルを作製する場合は、図１Ｂに示されるように半導体層が形成された基板１０１を熱プラズマジェット１５で複数回走査し、基板上の半導体層１０３を微結晶化する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−５３６３２号公報
【特許文献２】特開２００９−７５５２３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１に開示されたように基板を複数回走査することで、半導体層を微結晶化する場合、非結晶の半導体層が残らないように、走査する領域を一部重複させる。このため、大型ディスプレイ用のＴＦＴパネルを製造する場合、２回走査される領域（以下「重複走査領域」とも称する）が発生してしまう。
【００１１】
重複走査領域の半導体層は、一度しか走査されない領域（以下「単走査領域」とも称する）の半導体層の結晶粒径は、半導体層の結晶粒径と異なり大きくばらつく。半導体層の結晶粒径は、半導体層からなるチャネルの閾値電圧や移動度に大きな影響を与える（図３参照）。
【００１２】
このため、重複走査領域における半導体層からなるチャネルを有するＴＦＴでは、閾値電圧や移動度などの特性がばらつく。このような、ＴＦＴの特性のばらつきはカラーディスプレイの輝度がばらつき（以下「輝度ムラ」とも称する）につながる。
【００１３】
本発明はかかる点に鑑みてなされたものであり、低温プロセスにおいて重複走査領域が発生する場合であっても、ＴＦＴパネルのデバイス特性のばらつきによるディスプレイの輝度ムラを抑えること目的とする。
【課題を解決するための手段】
【００１４】
本発明の第１は以下に示すＴＦＴパネルに関する。
［１］薄膜トランジスタが列状に配列され、かつ互いに平行な複数の制御領域が連続して並んだ基板と、前記基板上に配置された平坦化膜とを有するＴＦＴパネルであって、前記制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有する薄膜トランジスタＸが列状に配列された制御領域Ｘと、最大結晶粒径が小さい半導体層からなるチャネルを有する薄膜トランジスタＹが列状に配列された制御領域Ｙと、が含まれ、前記制御領域Ｘ同士の中心間距離は、前記制御領域の短軸の３ｎ［ｎは１以上の整数］倍である、カラーディスプレイ用ＴＦＴパネル。
［２］前記基板には、赤色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＢ制御領域とが交互に並べられ、全ての前記制御領域Ｘは、前記Ｒ制御領域、前記Ｇ制御領域または前記Ｂ制御領域である、［１］に記載のカラーディスプレイ用ＴＦＴパネル。
［３］全ての前記制御領域Ｘは、前記Ｇ制御領域である、［２］に記載のカラーディスプレイ用ＴＦＴパネル。
［４］前記薄膜トランジスタＸの半導体層の最大結晶粒径は、１００ｎｍ以上であり、前記トランジスタＹの半導体層の最大結晶粒径は、７０〜８０ｎｍである、［１］〜［３］のいずれかに記載のカラーディスプレイ用ＴＦＴパネル。
【００１５】
本発明の第２は以下に示す有機ＥＬディスプレイに関する。
［５］［２］または［３］に記載のＴＦＴパネルを有し、前記ＴＦＴパネルの平坦化膜上には、２以上の赤色に発光する副画素が列状に配列された発色領域Ｒと、２以上の緑色に発光する副画素が列状に配列された発色領域Ｇと、２以上の青色に発光する副画素が列状に配列された発色領域Ｂと、が交互に配置された、有機ＥＬディスプレイであって、前記Ｒ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｒのそれぞれの副画素の画素電極に接続し、前記Ｇ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｇのそれぞれの副画素の画素電極に接続し、前記Ｂ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｂのそれぞれの副画素の画素電極に接続する、有機ＥＬディスプレイ。
【００１６】
本発明の第３は以下に示すＴＦＴパネルの製造方法に関する。
［６］赤色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＢ制御領域とが交互に並んだ基板と；前記基板上に配置された平坦化膜と；を有するカラーディスプレイ用ＴＦＴパネルの製造方法であって、非結晶の半導体層が形成された基板を準備するステップと；前記非結晶の半導体層が形成された前記基板を、第１走査領域と第２走査領域とが走査方向に沿って一部重なり、かつ前記第２走査領域と第３走査領域とが走査方向に沿って一部重なるように、熱プラズマジェットで走査し、前記第１走査領域、前記第２走査領域および前記第３走査領域の半導体層を微結晶化するステップと；前記微結晶化された半導体層をパターニングし、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の薄膜トランジスタのチャネルを形成するステップであって、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の長軸は、前記走査方向と平行であり、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸は、前記第１走査領域と前記第２走査領域とが重なる重複走査領域Ａおよび前記第２走査領域と前記第３走査領域とが重なる重複走査領域Ｂの短軸よりも大きく、前記重複走査領域Ａと、前記重複走査領域Ｂとの中心間距離は、前記Ｒ制御領域の短軸、前記Ｇ制御領域の短軸および前記Ｂ制御領域の短軸の和のｎ［ｎは１以上の整数］倍であるステップと；を有するカラーディスプレイ用ＴＦＴパネルの製造方法。
【発明の効果】
【００１７】
本発明によれば重複走査領域および制御領域の位置およびサイズを調節することで、重複走査領域における半導体層からなるチャネルを有するＴＦＴを補正しやすくすることができる。このため、本発明によればＴＦＴパネルのデバイス特性のばらつきによるディスプレイの輝度ムラを抑えることができる。
【図面の簡単な説明】
【００１８】
【図１】特許文献１に開示された従来の半導体層の微結晶化する方法を示す模式図
【図２】本発明で用いる熱プラズマノズルの断面図
【図３】ＴＦＴにおけるゲート電極に印加する電圧と、ソース・ドレイン間を流れる電流との関係を示すグラフ
【図４】本発明の実施の形態１の第２ステップを示す図
【図５】本発明の実施の形態１の第２ステップを示す図
【図６】本発明の実施の形態１の第２ステップを示す図
【図７】本発明の実施の形態１の第３ステップ後の基板の平面図
【図８】本発明の実施の形態２の第２ステップを示す図
【図９】本発明の実施の形態３の有機ＥＬディスプレイを示す図
【図１０】本発明の実施の形態３の有機ＥＬディスプレイを示す図
【図１１】本発明の実施の形態３の有機ＥＬディスプレイに含まれるＴＦＴパネルの平面図
【発明を実施するための形態】
【００１９】
１．本発明のＴＦＴパネルの製造方法
本発明は低温プロセスによるカラーディスプレイ用ＴＦＴパネルの製造方法に関する。本発明の製造方法によって製造されるＴＦＴパネルは、基板と、薄膜トランジスタ（以下「ＴＦＴ」とも称する）と、平坦化膜とを有する。
【００２０】
基板の表面は、ライン状のＲ制御領域と、ライン状のＧ制御領域と、ライン状のＢ制御領域とが交互に並んでいる。Ｒ制御領域、Ｇ制御領域およびＢ制御領域のサイズは同一であることが好ましい。
【００２１】
Ｒ制御領域には、赤色に発光する副画素を制御するためのＴＦＴが列状に配列され；Ｇ制御領域には、緑色に発光する副画素を制御するためのＴＦＴが列状に配列され；Ｂ制御領域には、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列される。したがって、本発明のＴＦＴパネルから、ＴＦＴパネルの平坦化膜上に赤色の副画素が列状に配列された領域（発色領域Ｒ）と、緑色の副画素が列状に配列された領域（発色領域Ｇ）と、青色の副画素が列状に配列された領域（発色領域Ｂ）とが交互に並ぶカラーディスプレイパネルを得ることができる（図９参照）。
【００２２】
Ｒ制御領域、Ｇ制御領域およびＢ制御領域のサイズは、発色領域Ｒ、発色領域Ｇおよび発色領域Ｂのサイズと同じである。
【００２３】
「副画素を制御するＴＦＴ」には少なくとも駆動ＴＦＴが含まれる。また、「副画素を制御するＴＦＴ」はさらに、スイッチングＴＦＴや他のＴＦＴを含んでもよい。
【００２４】
各ＴＦＴは、ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体層からなるチャネルと、チャネルを制御するゲート電極と、ゲート電極をソース電極およびドレイン電極とから絶縁するゲート絶縁膜と、を有する。
【００２５】
本発明のＴＦＴパネルの製造方法は、
１）非結晶の半導体層が形成された基板を準備する第１ステップと
２）非結晶の半導体層が形成された基板を熱プラズマジェットまたはレーザで走査し、非結晶の半導体層を微結晶化する第２ステップと、
３）微結晶化された半導体層をパターニングし、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の各ＴＦＴのチャネルを形成する第３ステップと、
４）基板上に平坦化膜を形成する第４ステップと、を有する。以下それぞれのステップについて詳細に説明する。
【００２６】
１）第１ステップでは非結晶（アモルファス）の半導体層が形成された基板を準備する。
【００２７】
基板の材料の例には、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス、シリコン、ゲルマニウムウェーハーなどが含まれる。
【００２８】
基板と半導体層との間には、酸化硅素膜（ＳｉＯｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ３Ｎｘ０＜ｘ≦４）などが配置されていてもよい。基板の表面を酸化硅素膜や窒化硅素膜で覆うことで、半導体層に基板から不純物が混入することを防止することができる。
【００２９】
酸化硅素膜や窒化硅素膜などは、基板を純水やアルコールなどで洗浄した後、常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）などのＣＶＤ法またはスパッタ法などの成膜方法で基板の表面に形成すればよい。
【００３０】
半導体層は例えばシリコン層である。基板上に半導体層を形成する方法は特に限定されないが例えば、ＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法などのＣＶＤ法、またはスパッタ法や蒸着法などの物理気相堆積法（ＰＶＤ法）である。
【００３１】
２）第２ステップでは、非結晶の半導体層が形成された基板を熱プラズマジェットまたはレーザで走査し、非結晶の半導体層を微結晶化する。具体的には、第１走査領域を走査し、第１走査領域内の非結晶の半導体層を微結晶化し；第２走査領域を走査し、第２走査領域内の非結晶の半導体層を微結晶化し；第３走査領域を走査し、第３走査領域内の非結晶の半導体層を微結晶化する。
本発明では、基板は、第１走査領域と第２走査領域とが走査方向に沿って一部重なり；第２走査領域と第３走査領域とが走査方向に沿って一部重なるように、走査される（図４〜６参照）。
【００３２】
ここで「基板を熱プラズマジェットまたはレーザで走査する」とは、基板を熱プラズマジェットまたはレーザで照射しながら、熱プラズマジェットまたはレーザを基板に対して相対的に移動させることを意味する。熱プラズマジェットまたはレーザを基板に対して相対的に移動させるには、熱プラズマジェット源またはレーザ源を移動させてもよいし、基板を移動させてもよいし、両者を移動させてもよい。
【００３３】
また、「走査領域」とは、一つの熱プラズマジェットまたはレーザによって走査されることによって、半導体層が微結晶化される領域を意味する。より具体的には「走査領域」
とは、熱プラズマジェットまたはレーザによって照射される領域のうち６００〜１１００℃まで加熱される領域を意味する。アモルファスシリコンなどからなる半導体層は、通常６００〜１１００℃で加熱されることで微結晶化されるからである。また「微結晶化する」とは半導体層の結晶粒径を１０〜８０ｎｍにすることを意味する。
【００３４】
１つヘッドから噴出される熱プラズマジェットによる走査で処理できる領域の幅は１〜１００ｍｍであり、１つヘッドから照射されるレーザによる走査で処理できる領域の幅は、１〜２００ｍｍである。第１走査領域と第２走査領域と第３走査領域のサイズは同じであることが好ましいが、異なっていてもよい。
【００３５】
本発明では、第１走査領域、第２走査領域および第３走査領域を順に走査してもよいし（実施の形態１参照）、同時に走査してもよい（実施の形態２参照）。
【００３６】
第１走査領域、第２走査領域および第３走査領域を順に走査する場合、第１走査領域を走査した後、レーザ光源または熱プラズマ源を、第２走査領域の走査方向端部に移動させ、第２走査領域を走査する。そして第２走査領域を走査した後、レーザ光源または熱プラズマ源を、第３走査領域の走査方向端部に移動させ、第３走査領域を走査する（図４〜６参照）。
【００３７】
一方、第１走査領域、第２走査領域および第３走査領域を同時に走査する場合、少なくとも３つのレーザ光源または熱プラズマ源を用意し、それぞれ第１走査領域、第２走査領域および第３走査領域の走査方向端部に配置し、第１走査領域、第２走査領域および第３走査領域を同時に走査する（図８参照）。
【００３８】
上述のように、基板は、第１走査領域と第２走査領域とが走査方向に沿って一部重なり；第２走査領域と第３走査領域とが走査方向に沿って一部重なるように、走査される。第１走査領域と第２走査領域とが重なる領域は、重複走査領域Ａと称する。また、第２走査領域と第３走査領域とが重なる領域は、重複走査領域Ｂと称する。重複走査領域では、基板が熱プラズマジェットまたはレーザによって２回走査される。重複走査領域の短軸は通常、１００μｍ以下であり、１０〜１００μｍである。
【００３９】
このように２回走査されることによって微結晶化された半導体層の結晶粒径は、一度の走査のみで微結晶化された半導体層の結晶粒径と異なり、大きくばらつく。具体的には、一度しか走査されない走査領域（重複走査領域以外の走査領域；以下「単走査領域」とも称する）における半導体層の結晶粒径は、１０ｎｍ〜８０ｎｍの範囲内に収まるのに対し、重複走査領域における半導体層の結晶粒径は、１０ｎｍ〜１０００ｎｍ（１μｍ）と大きくばらつく。このように、重複走査領域では、半導体層の最大結晶粒径が大きくなる。また、重複走査領域における半導体層の平均結晶粒径は、単走査領域における半導体層の平均結晶粒径よりも、２０ｎｍ以上大きくなる。
【００４０】
基板は、レーザで走査してもよいし、熱プラズマジェットで走査してもよいが、熱プラズマジェットで走査することが好ましい。熱プラズマジェットで走査するほうが、大面積を高速に処理できるため、低コストで半導体層を結晶化することができる。さら、熱プラズマジェットで走査する場合、熱処理の時間がｍｓｅｃオーダーと短いことから、ＳＰＣ（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｉｚａｔｉｏｎ）による安定した微結晶を得ることができる。
【００４１】
ここで「熱プラズマ」とは、熱平衡プラズマであり、イオン、電子、中性原子などの温度が１００００Ｋ程度である超高温の熱源である。また「熱プラズマジェット」とは、高速の熱プラズマ流を意味する。このような熱プラズマジェットは図２に示されたような熱プラズマノズルから噴出される。
【００４２】
図２に示されるように、熱プラズマノズル１０は、電極棒１１と、電極筒１２と、噴出口１３とを有する。電極筒１２内は、冷媒流路１４が配置されている。このような構成を有する熱プラズマノズル１０の電極棒１１と、電極筒１２との間に電圧を印加すると、両極間にアーク放電が発生する。アーク放電の発生中に、電極棒１１と、電極筒１２との間にアルゴンガス等の不活性ガスを流すことで、噴出口１３から熱プラズマジェット１５を噴出させることができる。上述したように熱プラズマの温度は１００００Ｋ程度であるが、噴出口１３から噴出された熱プラズマジェットの温度は６００〜１１００℃程度であることが好ましい。
【００４３】
熱プラズマジェットで基板を走査する場合、不活性ガスの流量を１．０〜６．０Ｌ／秒とし、熱プラズマノズルに供給する電力を約１０ｋＷとし、噴出口１３と基板１０１とのギャップＧを５〜２００ｍｍとし、走査速度を１００〜２０００ｍｍ／秒とすればよい。
【００４４】
このように、第２ステップで半導体層を微結晶化することで、半導体層のキャリア移動度を向上させることができる。より具体的には、非結晶の半導体層のキャリア移動度は約０．５ｃｍ２／Ｖｓ程度であるが、半導体層の結晶粒径を１０〜８０ｎｍとすることで、キャリア移動度を１〜１０ｃｍ２／Ｖｓまで上昇させることができる。
【００４５】
３）第３ステップでは、微結晶化された半導体層をパターニングし、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の各ＴＦＴのチャネルを形成する。半導体層をパターニングする手段は、特に限定されないが、ウェットエッチングやドライエッチングなどがあげられる。
【００４６】
本発明では、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の長軸は、走査方向と平行である。また、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸は、重複走査領域Ａおよび重複走査領域Ｂの短軸よりも大きい。通常、制御領域の短軸は１００μｍ以上である。
【００４７】
また、重複走査領域Ａと、重複走査領域Ｂとの中心間距離は、Ｒ制御領域の短軸、Ｇ制御領域の短軸およびＢ制御領域の短軸の和のｎ倍である。ここで「ｎ」とは１以上の整数を意味する。
【００４８】
上述したように、２度走査される重複走査領域では、半導体層の結晶粒径が大きくばらつき、不安定になる。チャネルである半導体層の結晶粒径は、ＴＦＴの閾値電圧および移動度に影響を及ぼす。具体的には、チャネルである半導体層の結晶粒径が大きいと、ＴＦＴの閾値電圧が低く、移動度が大きくなり、チャネルである半導体層の結晶粒径が小さいと、ＴＦＴの閾値電圧が高く、移動度が小さくなる。
【００４９】
このため、重複走査領域の結晶粒径が不安定な半導体層からなるチャネルを有するＴＦＴ（以下「ＴＦＴ−Ｘ」とも称する）では、閾値電圧が高くなったり、低くなったり、移動度が大きくなったり、小さくなったりし、ＴＦＴの特性が不安定になる（図３参照）。
【００５０】
しかしながら本発明では、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸を、重複走査領域Ａおよび重複走査領域Ｂの短軸以上とし、かつ重複走査領域Ａと、重複走査領域Ｂとの中心間距離を、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸の長さの和のｎ倍とすることで、ＴＦＴ−Ｘを補正することが容易になり、ＴＦＴパネルのデバイス特性のばらつきによるディスプレイの輝度ムラを抑制することが可能となる。
【００５１】
このように制御領域と重複走査領域とのサイズおよび位置を制御することで、ＴＦＴパネルのデバイス特性のばらつきによるディスプレイの輝度ムラを抑えることができるメカニズムについては、後述する「２．本発明のＴＦＴパネル」において詳細に説明する。
【００５２】
本発明のＴＦＴパネルの製造方法は、平坦化膜を形成する第４ステップの前に、さらに、ゲート電極を形成するステップと、ゲート絶縁膜を形成するステップと、ソース電極およびドレイン電極を形成するステップと、を有する。電極や、ゲート絶縁膜は例えばＣＶＤ法によって形成される。
【００５３】
ゲート電極を形成するステップと、ゲート絶縁膜を形成するステップと、ソース電極およびドレイン電極を形成するステップとは、ＴＦＴパネルに含まれるＴＦＴがトップゲートかボトムゲートかによって順序が異なる。
【００５４】
ＴＦＴがトップゲートである場合、ＴＦＴは、半導体層をパターニングするステップ、ソース電極およびドレイン電極を形成するステップ、ゲート絶縁膜を形成するステップ、ゲート電極を形成するステップの順で製造される。
【００５５】
一方、ＴＦＴがボトムゲートである場合、ＴＦＴは、ゲート電極を形成するステップ、ゲート絶縁膜を形成するステップ、半導体層をパターニングするステップ、ソース電極およびドレイン電極を形成するステップの順で製造される。
【００５６】
４）第４ステップでは基板上に平坦化膜を形成する。平坦化膜は基板上に配置されたＴＦＴを覆うように形成される。平坦化膜の材料は絶縁性であれば特に限定されないが、例えば、アクリルやポリイミドなどである。
【００５７】
このように、本発明によれば、デバイス特性にばらつきがないＴＦＴパネルを製造することができる。
【００５８】
２．本発明のＴＦＴパネル
次に上述した本発明の製造方法によって製造されたＴＦＴパネルについて説明する。
【００５９】
本発明のＴＦＴパネルは、基板と、基板上に配置されたＴＦＴと、ＴＦＴを覆うように基板上に配置された平坦化膜とを有する。
【００６０】
基板上には、互いに平行な複数の制御領域が連続して並んでいる。制御領域は、赤色に発光する副画素を制御するためのＴＦＴが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するためのＴＦＴが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するためのＴＦＴが列状に配列されたＢ制御領域とに分類される。すなわち本発明のＴＦＴパネルでは、Ｒ制御領域、Ｇ制御領域およびＢ制御領域が基板上に交互に並んでいる。
【００６１】
基板の材料の例には、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス、シリコン、ゲルマニウムウェーハーなどが含まれる。
【００６２】
基板の表面は、酸化硅素膜（ＳｉＯｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ３Ｎｘ０＜ｘ≦４）などで覆われていてもよい。基板の表面を酸化硅素膜や窒化硅素膜で覆うことで、後述する半導体層に基板から不純物が混入することを防止することができる。
【００６３】
各ＴＦＴは、ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体層からなるチャネルと、チャネルを制御するゲート電極と、ゲート電極をソース電極およびドレイン電極とから絶縁するゲート絶縁膜と、を有する。
【００６４】
半導体層の材料の例には、シリコンやゲルマニウムなどの四族元素単体、シリコン・ゲルマニウムやシリコン・カーバイドやゲルマニウム・カーバイドなどの四族元素複合体、ガリウム・ヒ素やインジウム・アンチモンなどの三族元素と五族元素との複合体化合物およびカドミウム・セレンの二族元素と六族元素との複合体化合物などが含まれる。上述のように本発明の半導体層は、熱プラズマジェットやレーザを走査することによって微結晶化されている。
【００６５】
本発明の制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有するＴＦＴ（ＴＦＴ−Ｘ）が列状に配列された制御領域（以下「制御領域Ｘ」とも称する）と、最大結晶粒径が小さい半導体層からなるチャネルを有するＴＦＴ（ＴＦＴ−Ｙ）が列状に配列された制御領域（以下「制御領域Ｙとも称する」）と、が含まれることを特徴とする。上述のようにＴＦＴ−Ｘは「本発明のＴＦＴパネルの製造方法」で述べた重複走査領域における半導体層からなるチャネルを有するＴＦＴであり；ＴＦＴ−Ｙは「本発明のＴＦＴパネルの製造方法」で述べた単走査領域における半導体層からなるチャネルを有するＴＦＴである。このため、ＴＦＴパネルにおける制御領域Ｘは、ＴＦＴパネルの製造過程における重複走査領域を含み、制御領域Ｙは、ＴＦＴパネルの製造過程における単走査領域を含む（図７参照）。
【００６６】
上述のように、重複走査領域における半導体層の最大結晶粒径は、単走査領域における半導体層の最大結晶粒径よりも大きい。このため、ＴＦＴ−Ｘの半導体層の最大結晶粒径は、通常ＴＦＴ−Ｙの半導体層の最大結晶粒径よりも、大きくなる。より具体的には、ＴＦＴ−Ｘの半導体層の最大結晶粒径は、１００ｎｍ以上であり、ＴＦＴ−Ｙの半導体層の最大結晶粒径は、７０〜８０ｎｍとなる。また、ＴＦＴ−Ｘの半導体層の平均結晶粒径は、ＴＦＴ−Ｘの半導体層の平均結晶粒径よりも、２０ｎｍ以上大きくなる。
【００６７】
また、上述のように、重複走査領域における半導体層の結晶粒径（１０ｎｍ〜１０００ｎｍ）は、単走査領域における半導体層の結晶粒径（１０ｎｍ〜８０ｎｍ）と異なり、大きくばらつく。このため、ＴＦＴ−Ｘの半導体層の結晶粒径も、１０ｎｍ〜１０００ｎｍの範囲でばらつき、不安定となる。
【００６８】
半導体層の結晶粒径は、半導体層のＳＥＭ写真から半導体層の結晶粒径を測定することで算出することができる。
【００６９】
また、上述のように、重複走査領域間の中心間距離は、制御領域の短軸の３ｎ倍（Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸の長さの和のｎ倍）とされている。このため完成品のＴＦＴパネルでも、制御領域Ｘ同士の中心間距離が制御領域の短軸の３ｎ倍になる。
【００７０】
上述のようにＴＦＴパネルではＲ制御領域、Ｇ制御領域およびＢ制御領域が交互に並んでいる。このため、制御領域Ｘ同士の中心間距離が制御領域の短軸の３ｎ倍であると、全ての制御領域Ｘは、Ｒ制御領域、Ｇ制御領域またはＢ制御領域となる。
【００７１】
制御領域Ｘは、Ｒ制御領域、Ｇ制御領域またはＢ制御領域であってよいが、最も発光効率が高い副画素の制御領域であることが好ましい。
以下の表は有機ＥＬディスプレイにおける副画素の発光効率（ｃｄ／Ａ）を示した表である。
【表１】
【００７２】
表１に示されるように、有機ＥＬディスプレイでは緑色に発光する副画素の発光効率が最も高い。このため、ＴＦＴパネルが有機ＥＬディスプレイに用いられる場合、全ての制御領域Ｘは、Ｇ制御領域であることが好ましい。
【００７３】
上述のように、制御領域Ｘに含まれるＴＦＴ−Ｘの半導体層の結晶粒径は、大きくばらつき不安定になる。このため、制御領域ＸではＴＦＴ−Ｘの閾値電圧および移動度がばらつく。閾値電圧がばらつくと、同じゲート電圧を印加した場合であっても、ソース・ドレイン間に流れる電流がばらつく。また、移動度がばらつくと、チャネルの電流の流れ易さがばらつくため、同じゲート電圧を印加した場合でも、ソース・ドレイン間に流れる電流がばらつく。このようなＴＦＴの特性（閾値電圧および移動度）のばらつきは、ディスプレイの画素間の輝度ムラにつながる。
【００７４】
このような、ＴＦＴの特性（閾値電圧および移動度）のばらつきによるディスプレイの輝度ムラを抑えるためには、ＴＦＴ−Ｘを補正する必要がある。
【００７５】
ここで、「ＴＦＴ−Ｘを補正する」とは、ＴＦＴ−Ｘのゲート電極に印加する電圧を調整したり、ＴＦＴ−Ｘのソース電極とドレイン電極との電位差を調節したりすることで、閾値電圧および移動度の差を相殺することを意味する。
【００７６】
図３は、ＴＦＴのゲート電極に印加する電圧と、ソース電極およびドレイン電極間に流れる電流との関係を示したグラフである。縦軸はソース電極およびドレイン電極間に流れる電流を示し、横軸はゲート電極に印加する電圧を示す。曲線Ｘ（Ｘ−１、Ｘ−２）は、ＴＦＴ−Ｘにおけるゲート電圧とソース・ドレイン間の電流との関係を示し；曲線ＹはＴＦＴ−Ｙにおけるゲート電圧とソース・ドレイン間の電流との関係を示す。
【００７７】
上述のようにＴＦＴ−Ｙでは、チャネルとなる半導体層の結晶粒径のばらつきが少ない。このため、ＴＦＴ−Ｙでは、では閾値電圧が安定する。したがって、図３に示されるように、ＴＦＴ−Ｙでは、ゲート電圧が一定の場合、ＴＦＴ−Ｙのソース・ドレイン間に流れる電流（Ｉａ）も一定となる。
【００７８】
一方、ＴＦＴ−Ｘでは、チャネルとなる半導体層の結晶粒径のばらつきが大きい。このため、ＴＦＴ−Ｘでは、では閾値電圧が不安定になり、ゲート電圧とソース・ドレイン間の電流との関係が、図３に示される曲線Ｘ−１から曲線Ｘ−２の範囲でばらつく。したがって、ＴＦＴ−Ｘでは、ゲート電圧が一定であっても、ＴＦＴ−Ｘのソース・ドレイン間に流れる電流がＩｂ〜Ｉｃの範囲でばらつく。
【００７９】
このような、ソース・ドレイン間の電流のばらつきは、ディスプレイの輝度ムラにつながる。このため、ＴＦＴ−Ｘでは、補正によって、ＴＦＴ−Ｘのソース・ドレイン間に流れる電流の量を一定にすることが求められる。
【００８０】
具体的には、ＴＦＴ−Ｘのゲート電圧を下げたり、ソース電極とドレイン電極との電位差を小さくしたりすることで、曲線Ｘ−１の特性を有するＴＦＴ−Ｘのソース・ドレイン間に流れる電流を、ＴＦＴ−Ｙのソース・ドレイン間に流れる電流と同じにすることができる。
また、ＴＦＴ−Ｘのゲート電圧を上げたり、ソース電極とドレイン電極との電位差を大きくしたりすることで、曲線Ｘ−２の特性を有するＴＦＴ−Ｘのソース・ドレイン間に流れる電流を、ＴＦＴ−Ｙのソース・ドレイン間に流れる電流と同じにすることができる。
【００８１】
このようにＴＦＴ−Ｘを補正することで、ＴＦＴ−Ｘの特性のばらつきによる輝度ムラを抑えることができる。
【００８２】
本発明では、制御領域Ｘを最も発光効率の高い副画素の制御領域（例えば表１に示した発光効率の副画素を有する有機ＥＬディスプレイの場合はＧ制御領域）とすることで、ＴＦＴ−Ｘの補正を容易にしている。
【００８３】
発光効率の高い副画素は低い電流でも駆動することができるため、発光効率の高い副画素を制御するＴＦＴのソース・ドレイン間に流れる電流量は比較的少なく設定されている。このため、補正によって、ソース・ドレイン間に流れる電流量をさらに上げることは、容易である。
【００８４】
一方、発光効率の低い副画素（例えば有機ＥＬディスプレイの場合、青色に発色する副画素）は、一定の輝度を得るために多くの電流が要求される。このため、発光効率の低い副画素を制御するＴＦＴのソース・ドレイン間に流れる電流量は既に高く設定されていることが多い。このため、補正によって、ソース・ドレイン間に流れる電流量をさらに上げようとして、不可能な場合がある。
【００８５】
このように、本発明によれば、ＴＦＴパネルのデバイス特性にばらつきによる輝度ムラを抑えることが可能となる。
【００８６】
以下、図面を参照しながら本発明の実施の形態について説明する。
【００８７】
［実施の形態１］
実施の形態１では、一つのプラズマ源を用いたＴＦＴパネルの製造方法について説明する。
【００８８】
本実施の形態のＴＦＴパネルの製造方法は、１）非結晶の半導体層１０３ａが形成された基板１０１を準備する第１ステップと、２）非結晶の半導体層１０３ａが形成された基板１０１を熱プラズマジェット１５で走査し、非結晶の半導体層１０３ａを微結晶化する第２ステップと（図４〜図６）、３）微結晶化された半導体層１０３ｐをパターニングし、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの各ＴＦＴのチャネルを形成する第３ステップと（図７）、４）基板１０１上に平坦化膜を形成する第４ステップとを有する。
【００８９】
１）第１ステップでは、非結晶の半導体層１０３ａが形成された基板１０１を準備する。基板１０１は、例えばガラス基板であり、半導体層１０３ａは例えば、アモルファスシリコン層である。
【００９０】
２）第２ステップでは、非結晶の半導体層１０３ａが形成された基板１０１を熱プラズマジェット１５で走査し、非結晶の半導体層１０３ａを微結晶化する。本実施の形態では、１つのプラズマ源から噴出された熱プラズマジェットで、第１走査領域１１０、第２走査領域１２０および第３走査領域１３０を順に走査し、第１走査領域１１０内の非結晶の半導体層１０３ａを微結晶化し；第２走査領域１２０内の非結晶の半導体層１０３ａを微結晶化し；第３走査領域１３０内の非結晶の半導体層１０３ａを微結晶化する。
【００９１】
図４は、熱プラズマジェット１５で第１走査領域１１０を走査する様子を示す。走査領域内の熱プラズマジェット１５の温度は６００〜１１００℃とすればよい。このような熱プラズマジェット１５で第１走査領域１１０を走査することで、第１走査領域１１０内の非結晶の半導体層１０３ａが微結晶化され、微結晶の半導体層１０３ｐが形成される。
【００９２】
図５は、熱プラズマジェット１５で第２走査領域１２０を走査する様子を示す。図５に示されるように第１走査領域１１０と第２走査領域１２０とは、走査方向に沿って一部重なる。熱プラズマジェット１５で第２走査領域１２０を走査することで、第２走査領域１２０内の非結晶の半導体層１０３ａが微結晶化され、微結晶の半導体層１０３ｐが形成される。
【００９３】
また、第１走査領域１１０と第２走査領域１２０とが重なる重複走査領域１４０Ａでは、既に微結晶化された半導体層１０３ｐがさらに走査される。このように２度走査された領域における半導体層１０３ｐの結晶粒径のばらつきは、一度しか走査されない領域の半導体層１０３ｐの結晶粒径のばらつきよりも大きくなる。
【００９４】
図６は、熱プラズマジェット１５で第３走査領域１２０を走査する様子を示す。図６に示されるように第２走査領域１２０と第３走査領域１３０とは、走査方向に沿って一部重なる。熱プラズマジェット１５で第３走査領域１３０を走査することで、第３走査領域１３０内の非結晶の半導体層１０３ａが微結晶化され、微結晶の半導体層１０３ｐが形成される。
【００９５】
また、第２走査領域１２０と第３走査領域１３０とが重なる重複走査領域１４０Ｂでは、既に微結晶化された半導体層１０３ｐがさらに走査される。このように２度走査された領域における半導体１０３ｐの結晶粒径のばらつきは、一度しか走査されない領域の半導体層１０３ｐの結晶粒径のばらつきよりも大きくなる。
【００９６】
このように、基板１０１を繰り返し走査することで、基板１０１上の非結晶の半導体層１０３ａを全て微結晶の半導体層１０３ｐに変化させる。また、図４〜６では基板の走査方向が１方向である例について説明したが、基板は図１Ｂに示されるように熱プラズマジェットを折り返しながら走査してもよい。
【００９７】
３）第３ステップでは、微結晶化された半導体層１０３ｐをパターニングし、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの各ＴＦＴのチャネルを形成する。半導体層をパターニングする手段は、例えばウェットエッチングやドライエッチングである。
【００９８】
図７は、第３ステップで半導体層をパターニングし、各ＴＦＴのチャネルを形成した後の基板１０１の平面図である。領域２１０には、１つの副画素を制御するためのＴＦＴのチャネル１５０が配置されている。各領域２１０には、駆動ＴＦＴ用のチャネル１５０ａおよびスイッチングＴＦＴ用のチャネル１５０ｂが配置される。このように図７では、１つの副画素を制御するＴＦＴの数が駆動ＴＦＴとスイッチングＴＦＴとの２つである例について説明したが、１つの副画素を制御するＴＦＴの数は２以上であってもよい。また、基板１０１上には、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０Ｇ、Ｂ制御領域２２０Ｂが交互に並んでいる。
【００９９】
本実施の形態では、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの長軸は、走査方向と平行である。また、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの長軸は、重複走査領域１４０Ａおよび重複走査領域１４０Ｂの短軸よりも大きい。
【０１００】
また、重複走査領域１４０Ａと、重複走査領域１４０Ｂとの中心間距離ｄは、Ｒ制御領域２２０Ｒの短軸、Ｇ制御領域２２０Ｇの短軸およびＢ制御領域２２０Ｂの短軸の和のｎ倍である。ここで「ｎ」とは１以上の整数を意味する。さらに、全ての重複走査領域（１４０Ａ、１４０Ｂ）は、Ｇ制御領域２２０Ｇに重なる。
【０１０１】
このため、本実施の形態では、重複走査領域１４０における半導体層１０３ｐからなるチャネルを有するＴＦＴ（ＴＦＴ−Ｘ）は、全てＧ制御領域２２０Ｇに配列される。
【０１０２】
４）第４ステップでは、基板１０１上に平坦化膜を例えば、スピンコート法やダイコート法などで形成する。
【０１０３】
このように、本実施の形態では、ＴＦＴ−Ｘが配列される領域を最も発光効率の高い副画素の制御領域（例えば有機ＥＬディスプレイの場合はＧ制御領域）とすることで、ＴＦＴ−Ｘの補正が容易になる。このため、本実施の形態によればＴＦＴパネルのデバイス特性のばらつきによる輝度ムラを抑えることができる。
【０１０４】
［実施の形態２］
実施の形態１では一つのプラズマ源からの熱プラズマジェットで基板を走査するＴＦＴパネルの製造方法について説明した。実施の形態２では、２以上のプラズマ源を用いたＴＦＴパネルの製造方法について説明する。
【０１０５】
本実施の形態のＴＦＴパネルの製造方法は、１）非結晶の半導体層１０３ａが形成された基板１０１を準備する第１ステップと、２）非結晶の半導体層１０３ａが形成された基板１０１を熱プラズマジェット１５で走査し、非結晶の半導体層１０３ａを微結晶化する第２ステップと、３）微結晶化された半導体層１０３ｐをパターニングし、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの各ＴＦＴのチャネルを形成する第３ステップと、４）基板１０１上に平坦化膜を形成する第４ステップと、を有する。
【０１０６】
本実施の形態の製造方法は、第２ステップ以外は、実施の形態１の製造方法と同じである。したがって、本実施の形態では、第２ステップ以外の説明は省略する。
【０１０７】
図８は、本実施の形態の第２ステップで走査される基板１０１の様子を示す。図８に示されるように、本実施の形態の第２ステップでは、３つの熱プラズマジェット１５で、第１走査領域、第２走査領域および第３走査領域を同時に走査する。それぞれの熱プラズマジェット１５は別々のプラズマ源（噴出口）から噴出される。
【０１０８】
図８に示されるように第１走査領域１１０、第２走査領域１２０および第３走査領域１３０を走査することで、第１走査領域１１０、第２走査領域１２０および第３走査領域１３０における半導体層１０３ａが微結晶化され、微結晶の半導体層１０３ｐが形成される。
【０１０９】
また、本実施の形態でも、第１走査領域１１０と第２走査領域１２０とは走査方向に沿って一部重複し；第２走査領域１２０と第３走査領域１３０とは走査方向に沿って一部重複する。このため、第１走査領域１１０と第２走査領域１２０とが重なる重複走査領域１４０Ａおよび第２走査領域１２０と第３走査領域１３０とが重なる重複走査領域１４０Ｂは、２度走査される。
【０１１０】
このように、本実施の形態によれば、複数の熱プラズマジェットで基板を走査するので、単位時間辺りに走査できる面積が大きい。このため、本実施の形態によれば、実施の形態１の効果に加えて、ＴＦＴパネルをより短時間で製造することができる。
【０１１１】
［実施の形態３］
実施の形態３では、本発明の製造方法によって製造されたＴＦＴパネルを有する有機ＥＬディスプレイについて説明する。
【０１１２】
図９Ａは、本実施の形態の有機ＥＬディスプレイ３００の平面図である。図９Ａに示されるように、本実施の形態の有機ＥＬディスプレイ３００は、ＴＦＴパネル１００と、ＴＦＴパネル１００上にマトリクス状に配置された、複数の副画素３１０を有する。副画素３１０には、赤色に発光する副画素３１０Ｒ、緑色に発光する副画素３１０Ｇおよび青色に発光する副画素３１０Ｂが含まれる。副画素３１０Ｒ、副画素３１０Ｇおよび副画素３１０Ｂが一つの画素を構成する。
【０１１３】
図９Ｂは、図９Ａに示された有機ＥＬディスプレイ３００に含まれる副画素３１０の断面図である。図９Ｂに示されるように、それぞれの副画素３１０は、少なくともＴＦＴパネル１００上に配置された画素電極３１１と、画素電極３１１上に配置された有機機能層３１３と、有機機能層３１３上に配置された対向電極（不図示）と、を有する。有機機能層３１３は、ＴＦＴパネル１００上に配置されたバンク３０１によって区切られている。バンク３０１は、高さ約１μｍのポリイミド樹脂などからなる有機層である。
【０１１４】
また、ＴＦＴパネルの平坦化膜上には、副画素３１０Ｒが列状に配列された発色領域３２０Ｒと、副画素３１０Ｇが列状に配列された発色領域３２０Ｇと、青色に発光する副画素３１０Ｂが列状に配列された発色領域３２０Ｂと、が交互に並んでいる。発色領域３２０の長軸は後述する制御領域２２０の長軸と平行である。
【０１１５】
図９では各副画素の有機機能層がＴＦＴパネル１００上に配置されたバンク３０１によって区切られている形態を示したが、有機機能層は、図１０Ａに示されるように、発色領域３２０ごとにバンク３０１によって区切られていてもよい。図１０Ａに示されたように、有機機能層が、発色領域３２０ごとにバンク３０１によって区切られていていると、発色領域３２０内の各副画素３１０の有機機能層がライン状に連結する。
【０１１６】
図１０Ｂは、図１０Ａに示された有機ＥＬディスプレイ３００に含まれる副画素３１０の断面図である。図１０Ｂに示されるように、有機機能層が発色領域３２０ごとにバンク３０１によって区切られる場合、バンク３０１は、画素電極３１１を囲む画素規制層３０２上に配置されることが好ましい。画素規制層３０２とは、スパッタ法などでＴＦＴパネル１００上に配置された、厚さ３０〜３００ｎｍのＳｉＮなどからなる無機絶縁層である。
【０１１７】
図１１は、本実施の有機ＥＬディスプレイから副画素を省略した有機ＥＬディスプレイの平面図である。すなわち図１１はＴＦＴパネル１００の平面図である。
【０１１８】
ＴＦＴパネル１００は、基板１０１と、基板１０１上に配置されたＴＦＴ（駆動ＴＦＴ１６０ａおよびスイッチングＴＦＴ１６０ｂ）と、基板上に配置された平坦化膜（不図示）とを有する。
【０１１９】
基板１０１上には、上述した副画素３１０Ｒを制御するためのＴＦＴ（駆動ＴＦＴ１６０ａおよびスイッチングＴＦＴ１６０ｂ）が列状に配列されたＲ制御領域２２０Ｒと、副画素３１０Ｇを制御するためのＴＦＴが列状に配列されたＧ制御領域２２０Ｇと、副画素３１０Ｂを制御するためのＴＦＴが列状に配列されたＢ制御領域２２０Ｂとが、交互に並んでいる。Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂのサイズは、発色領域３２０Ｒ、発色領域３２０Ｇおよび発色領域３２０Ｂのサイズと同じである。
【０１２０】
各ＴＦＴ１６０は、ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体層からなるチャネルと、チャネルを制御するゲート電極と、ゲート電極をソース電極およびドレイン電極とから絶縁するゲート絶縁膜と、を有する（不図示）。
【０１２１】
Ｒ制御領域２２０Ｒ内のＴＦＴのソース電極またはドレイン電極は、副画素３１０Ｒの画素電極と接続し；Ｇ制御領域２２０Ｇ内のＴＦＴのソース電極またはドレイン電極は、副画素３１０Ｇの画素電極と接続し；Ｒ制御領域２２０Ｇ内のＴＦＴのソース電極またはドレイン電極は、副画素３１０Ｇの画素電極と接続する。
【０１２２】
図１１に示されるように、制御領域には、最大結晶粒径が大きい半導体層らなるチャネルを有するＴＦＴ（ＴＦＴ−Ｘ）が列状に配列された制御領域Ｘが含まれる。上述のようにＴＦＴ−Ｘは「本発明のＴＦＴパネルの製造方法」で述べた重複走査領域における半導体層からなるチャネルを有するＴＦＴである。
【０１２３】
制御領域２２０Ｘ同士の中心間距離ｄは、制御領域２２０の短軸の３ｎ倍である。このため、全ての制御領域２２０Ｘは、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧまたはＢ制御領域２２０Ｂとなる。より具体的には、全ての制御領域２２０Ｘは、Ｇ制御領域２２０Ｇである。
【０１２４】
このように、本実施の形態の有機ＥＬディスプレイパネルでは、制御領域２２０Ｘを最も発光効率の高い副画素３１０ＧのＧ制御領域２２０Ｇとすることで、ＴＦＴ−Ｘの補正を容易にしている。
【０１２５】
また、本実施の形態では、発光効率が最も高い副画素が副画素Ｇである例について説明したが、副画素の発光効率は、材料によって変化する。このため材料によっては、副画素Ｇでなく副画素Ｒまたは副画素Ｂの発光効率が最も高い場合もある。この場合、全ての制御領域２２０Ｘを、発光効率が最も高い副画素ＲのＲ制御領域または副画素ＢのＢ制御領域とすべきである。
【０１２６】
このように、本実施の形態によれば輝度ムラのない有機ＥＬディスプレイが得られる。
【産業上の利用可能性】
【０１２７】
本発明によれば重複走査領域の位置を調節することで、重複走査領域における半導体層からなるチャネルを有するＴＦＴの特性を補正しやすくすることができる。このため、本発明によれば輝度ムラのないカラーディスプレイを提供することができる。
【符号の説明】
【０１２８】
１０ 熱プラズマノズル
１１ 電極棒
１２ 電極筒
１３ 噴出口
１４ 冷媒流路
１５ 熱プラズマジェット
１００ ＴＦＴパネル
１０１ 基板
１０３ 半導体層
１１０ 第１走査領域
１２０ 第２走査領域
１３０ 第３走査領域
１４０ 重複走査領域
１５０ チャネル
１６０ ＴＦＴ
２２０ 制御領域
３００ 有機ＥＬディスプレイ
３０１ バンク
３０２ 画素規制層
３１０ 副画素
３１１ 画素電極
３１３ 有機機能層
３２０ 発色領域
【技術分野】
【０００１】
本発明はカラーディスプレイ用ＴＦＴパネルおよびその製造方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型の有機ＥＬディスプレイ、液晶ディスプレイなどは、各副画素を制御するための薄膜トランジスタ（ＴＦＴ）が内蔵されたＴＦＴパネルと、ＴＦＴパネル上に配置された画素とを有する。
【０００３】
ＴＦＴパネルに内蔵されたＴＦＴは、ゲート電極と、ソース電極およびドレイン電極と、ソース電極およびドレイン電極を接続するチャネルとを有する。チャネルの材料の例には、キャリア移動度が高い、多結晶シリコン（ｐｏｌｙ−Ｓｉ）層が含まれる。
【０００４】
多結晶シリコンからなるチャネルの形成方法として、低温プロセスが知られている（例えば特許文献１および特許文献２参照）。低温プロセスとは、アモルファスシリコンが溶融し、再凝固する過程で微結晶化する性質を利用した方法である。より具体的には、低温プロセスは、通常、基板上にアモルファスシリコン層を形成するステップと、基板上に形成されたアモルファスシリコン層にレーザや熱プラズマジェットなどを照射するステップとを有する。レーザや熱プラズマジェットを照射されたアモルファスシリコン層は、瞬間的に溶融し、すぐに再凝固する。シリコンは再凝固する過程で、結晶化し、多結晶シリコンからなるチャネルが得られる。
【０００５】
このような、低温プロセスでは、プロセス中の最高温度が６００度以下と比較的低く、安価に多結晶シリコン層からなるチャネルを作製することができるというメリットを有する。
【０００６】
図１Ａは、特許文献１に開示された、熱プラズマジェットを用いた半導体層（アモルファスシリコン層）の微結晶化方法を説明するための模式図である。図１Ａに示されるように、特許文献１に開示された方法では、熱プラズマノズル１０から噴射した熱プラズマジェットを基板１０１に照射する。
【０００７】
熱プラズマノズル１０は、電極棒１１と、電極筒１２と、噴出口１３とを有する。電極筒１２内は、冷媒流路１４が配置されている。このような構成を有する熱プラズマノズル１０の電極棒１１と、電極筒１２との間に電圧を印加すると、両極間にアーク放電が発生する。アーク放電の発生中に、電極棒１１と、電極筒１２との間にアルゴンガス等の不活性ガスを流すことで、噴出口１３から熱プラズマジェット１５を噴出し、基板１０１上に形成された半導体層（アモルファスシリコン層）１０３ａを照射する。これにより、非結晶の半導体層１０３ａは微結晶化され、微結晶の半導体層１０３ｐが形成される。
【０００８】
一方、熱プラズマジェットで照射できる領域には限界がある。したがって、特許文献１に開示された低温プロセスで、大型ディスプレイ用のＴＦＴパネルを作製する場合は、図１Ｂに示されるように半導体層が形成された基板１０１を熱プラズマジェット１５で複数回走査し、基板上の半導体層１０３を微結晶化する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−５３６３２号公報
【特許文献２】特開２００９−７５５２３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１に開示されたように基板を複数回走査することで、半導体層を微結晶化する場合、非結晶の半導体層が残らないように、走査する領域を一部重複させる。このため、大型ディスプレイ用のＴＦＴパネルを製造する場合、２回走査される領域（以下「重複走査領域」とも称する）が発生してしまう。
【００１１】
重複走査領域の半導体層は、一度しか走査されない領域（以下「単走査領域」とも称する）の半導体層の結晶粒径は、半導体層の結晶粒径と異なり大きくばらつく。半導体層の結晶粒径は、半導体層からなるチャネルの閾値電圧や移動度に大きな影響を与える（図３参照）。
【００１２】
このため、重複走査領域における半導体層からなるチャネルを有するＴＦＴでは、閾値電圧や移動度などの特性がばらつく。このような、ＴＦＴの特性のばらつきはカラーディスプレイの輝度がばらつき（以下「輝度ムラ」とも称する）につながる。
【００１３】
本発明はかかる点に鑑みてなされたものであり、低温プロセスにおいて重複走査領域が発生する場合であっても、ＴＦＴパネルのデバイス特性のばらつきによるディスプレイの輝度ムラを抑えること目的とする。
【課題を解決するための手段】
【００１４】
本発明の第１は以下に示すＴＦＴパネルに関する。
［１］薄膜トランジスタが列状に配列され、かつ互いに平行な複数の制御領域が連続して並んだ基板と、前記基板上に配置された平坦化膜とを有するＴＦＴパネルであって、前記制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有する薄膜トランジスタＸが列状に配列された制御領域Ｘと、最大結晶粒径が小さい半導体層からなるチャネルを有する薄膜トランジスタＹが列状に配列された制御領域Ｙと、が含まれ、前記制御領域Ｘ同士の中心間距離は、前記制御領域の短軸の３ｎ［ｎは１以上の整数］倍である、カラーディスプレイ用ＴＦＴパネル。
［２］前記基板には、赤色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＢ制御領域とが交互に並べられ、全ての前記制御領域Ｘは、前記Ｒ制御領域、前記Ｇ制御領域または前記Ｂ制御領域である、［１］に記載のカラーディスプレイ用ＴＦＴパネル。
［３］全ての前記制御領域Ｘは、前記Ｇ制御領域である、［２］に記載のカラーディスプレイ用ＴＦＴパネル。
［４］前記薄膜トランジスタＸの半導体層の最大結晶粒径は、１００ｎｍ以上であり、前記トランジスタＹの半導体層の最大結晶粒径は、７０〜８０ｎｍである、［１］〜［３］のいずれかに記載のカラーディスプレイ用ＴＦＴパネル。
【００１５】
本発明の第２は以下に示す有機ＥＬディスプレイに関する。
［５］［２］または［３］に記載のＴＦＴパネルを有し、前記ＴＦＴパネルの平坦化膜上には、２以上の赤色に発光する副画素が列状に配列された発色領域Ｒと、２以上の緑色に発光する副画素が列状に配列された発色領域Ｇと、２以上の青色に発光する副画素が列状に配列された発色領域Ｂと、が交互に配置された、有機ＥＬディスプレイであって、前記Ｒ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｒのそれぞれの副画素の画素電極に接続し、前記Ｇ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｇのそれぞれの副画素の画素電極に接続し、前記Ｂ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｂのそれぞれの副画素の画素電極に接続する、有機ＥＬディスプレイ。
【００１６】
本発明の第３は以下に示すＴＦＴパネルの製造方法に関する。
［６］赤色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＢ制御領域とが交互に並んだ基板と；前記基板上に配置された平坦化膜と；を有するカラーディスプレイ用ＴＦＴパネルの製造方法であって、非結晶の半導体層が形成された基板を準備するステップと；前記非結晶の半導体層が形成された前記基板を、第１走査領域と第２走査領域とが走査方向に沿って一部重なり、かつ前記第２走査領域と第３走査領域とが走査方向に沿って一部重なるように、熱プラズマジェットで走査し、前記第１走査領域、前記第２走査領域および前記第３走査領域の半導体層を微結晶化するステップと；前記微結晶化された半導体層をパターニングし、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の薄膜トランジスタのチャネルを形成するステップであって、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の長軸は、前記走査方向と平行であり、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸は、前記第１走査領域と前記第２走査領域とが重なる重複走査領域Ａおよび前記第２走査領域と前記第３走査領域とが重なる重複走査領域Ｂの短軸よりも大きく、前記重複走査領域Ａと、前記重複走査領域Ｂとの中心間距離は、前記Ｒ制御領域の短軸、前記Ｇ制御領域の短軸および前記Ｂ制御領域の短軸の和のｎ［ｎは１以上の整数］倍であるステップと；を有するカラーディスプレイ用ＴＦＴパネルの製造方法。
【発明の効果】
【００１７】
本発明によれば重複走査領域および制御領域の位置およびサイズを調節することで、重複走査領域における半導体層からなるチャネルを有するＴＦＴを補正しやすくすることができる。このため、本発明によればＴＦＴパネルのデバイス特性のばらつきによるディスプレイの輝度ムラを抑えることができる。
【図面の簡単な説明】
【００１８】
【図１】特許文献１に開示された従来の半導体層の微結晶化する方法を示す模式図
【図２】本発明で用いる熱プラズマノズルの断面図
【図３】ＴＦＴにおけるゲート電極に印加する電圧と、ソース・ドレイン間を流れる電流との関係を示すグラフ
【図４】本発明の実施の形態１の第２ステップを示す図
【図５】本発明の実施の形態１の第２ステップを示す図
【図６】本発明の実施の形態１の第２ステップを示す図
【図７】本発明の実施の形態１の第３ステップ後の基板の平面図
【図８】本発明の実施の形態２の第２ステップを示す図
【図９】本発明の実施の形態３の有機ＥＬディスプレイを示す図
【図１０】本発明の実施の形態３の有機ＥＬディスプレイを示す図
【図１１】本発明の実施の形態３の有機ＥＬディスプレイに含まれるＴＦＴパネルの平面図
【発明を実施するための形態】
【００１９】
１．本発明のＴＦＴパネルの製造方法
本発明は低温プロセスによるカラーディスプレイ用ＴＦＴパネルの製造方法に関する。本発明の製造方法によって製造されるＴＦＴパネルは、基板と、薄膜トランジスタ（以下「ＴＦＴ」とも称する）と、平坦化膜とを有する。
【００２０】
基板の表面は、ライン状のＲ制御領域と、ライン状のＧ制御領域と、ライン状のＢ制御領域とが交互に並んでいる。Ｒ制御領域、Ｇ制御領域およびＢ制御領域のサイズは同一であることが好ましい。
【００２１】
Ｒ制御領域には、赤色に発光する副画素を制御するためのＴＦＴが列状に配列され；Ｇ制御領域には、緑色に発光する副画素を制御するためのＴＦＴが列状に配列され；Ｂ制御領域には、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列される。したがって、本発明のＴＦＴパネルから、ＴＦＴパネルの平坦化膜上に赤色の副画素が列状に配列された領域（発色領域Ｒ）と、緑色の副画素が列状に配列された領域（発色領域Ｇ）と、青色の副画素が列状に配列された領域（発色領域Ｂ）とが交互に並ぶカラーディスプレイパネルを得ることができる（図９参照）。
【００２２】
Ｒ制御領域、Ｇ制御領域およびＢ制御領域のサイズは、発色領域Ｒ、発色領域Ｇおよび発色領域Ｂのサイズと同じである。
【００２３】
「副画素を制御するＴＦＴ」には少なくとも駆動ＴＦＴが含まれる。また、「副画素を制御するＴＦＴ」はさらに、スイッチングＴＦＴや他のＴＦＴを含んでもよい。
【００２４】
各ＴＦＴは、ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体層からなるチャネルと、チャネルを制御するゲート電極と、ゲート電極をソース電極およびドレイン電極とから絶縁するゲート絶縁膜と、を有する。
【００２５】
本発明のＴＦＴパネルの製造方法は、
１）非結晶の半導体層が形成された基板を準備する第１ステップと
２）非結晶の半導体層が形成された基板を熱プラズマジェットまたはレーザで走査し、非結晶の半導体層を微結晶化する第２ステップと、
３）微結晶化された半導体層をパターニングし、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の各ＴＦＴのチャネルを形成する第３ステップと、
４）基板上に平坦化膜を形成する第４ステップと、を有する。以下それぞれのステップについて詳細に説明する。
【００２６】
１）第１ステップでは非結晶（アモルファス）の半導体層が形成された基板を準備する。
【００２７】
基板の材料の例には、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス、シリコン、ゲルマニウムウェーハーなどが含まれる。
【００２８】
基板と半導体層との間には、酸化硅素膜（ＳｉＯｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ３Ｎｘ０＜ｘ≦４）などが配置されていてもよい。基板の表面を酸化硅素膜や窒化硅素膜で覆うことで、半導体層に基板から不純物が混入することを防止することができる。
【００２９】
酸化硅素膜や窒化硅素膜などは、基板を純水やアルコールなどで洗浄した後、常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）などのＣＶＤ法またはスパッタ法などの成膜方法で基板の表面に形成すればよい。
【００３０】
半導体層は例えばシリコン層である。基板上に半導体層を形成する方法は特に限定されないが例えば、ＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法などのＣＶＤ法、またはスパッタ法や蒸着法などの物理気相堆積法（ＰＶＤ法）である。
【００３１】
２）第２ステップでは、非結晶の半導体層が形成された基板を熱プラズマジェットまたはレーザで走査し、非結晶の半導体層を微結晶化する。具体的には、第１走査領域を走査し、第１走査領域内の非結晶の半導体層を微結晶化し；第２走査領域を走査し、第２走査領域内の非結晶の半導体層を微結晶化し；第３走査領域を走査し、第３走査領域内の非結晶の半導体層を微結晶化する。
本発明では、基板は、第１走査領域と第２走査領域とが走査方向に沿って一部重なり；第２走査領域と第３走査領域とが走査方向に沿って一部重なるように、走査される（図４〜６参照）。
【００３２】
ここで「基板を熱プラズマジェットまたはレーザで走査する」とは、基板を熱プラズマジェットまたはレーザで照射しながら、熱プラズマジェットまたはレーザを基板に対して相対的に移動させることを意味する。熱プラズマジェットまたはレーザを基板に対して相対的に移動させるには、熱プラズマジェット源またはレーザ源を移動させてもよいし、基板を移動させてもよいし、両者を移動させてもよい。
【００３３】
また、「走査領域」とは、一つの熱プラズマジェットまたはレーザによって走査されることによって、半導体層が微結晶化される領域を意味する。より具体的には「走査領域」
とは、熱プラズマジェットまたはレーザによって照射される領域のうち６００〜１１００℃まで加熱される領域を意味する。アモルファスシリコンなどからなる半導体層は、通常６００〜１１００℃で加熱されることで微結晶化されるからである。また「微結晶化する」とは半導体層の結晶粒径を１０〜８０ｎｍにすることを意味する。
【００３４】
１つヘッドから噴出される熱プラズマジェットによる走査で処理できる領域の幅は１〜１００ｍｍであり、１つヘッドから照射されるレーザによる走査で処理できる領域の幅は、１〜２００ｍｍである。第１走査領域と第２走査領域と第３走査領域のサイズは同じであることが好ましいが、異なっていてもよい。
【００３５】
本発明では、第１走査領域、第２走査領域および第３走査領域を順に走査してもよいし（実施の形態１参照）、同時に走査してもよい（実施の形態２参照）。
【００３６】
第１走査領域、第２走査領域および第３走査領域を順に走査する場合、第１走査領域を走査した後、レーザ光源または熱プラズマ源を、第２走査領域の走査方向端部に移動させ、第２走査領域を走査する。そして第２走査領域を走査した後、レーザ光源または熱プラズマ源を、第３走査領域の走査方向端部に移動させ、第３走査領域を走査する（図４〜６参照）。
【００３７】
一方、第１走査領域、第２走査領域および第３走査領域を同時に走査する場合、少なくとも３つのレーザ光源または熱プラズマ源を用意し、それぞれ第１走査領域、第２走査領域および第３走査領域の走査方向端部に配置し、第１走査領域、第２走査領域および第３走査領域を同時に走査する（図８参照）。
【００３８】
上述のように、基板は、第１走査領域と第２走査領域とが走査方向に沿って一部重なり；第２走査領域と第３走査領域とが走査方向に沿って一部重なるように、走査される。第１走査領域と第２走査領域とが重なる領域は、重複走査領域Ａと称する。また、第２走査領域と第３走査領域とが重なる領域は、重複走査領域Ｂと称する。重複走査領域では、基板が熱プラズマジェットまたはレーザによって２回走査される。重複走査領域の短軸は通常、１００μｍ以下であり、１０〜１００μｍである。
【００３９】
このように２回走査されることによって微結晶化された半導体層の結晶粒径は、一度の走査のみで微結晶化された半導体層の結晶粒径と異なり、大きくばらつく。具体的には、一度しか走査されない走査領域（重複走査領域以外の走査領域；以下「単走査領域」とも称する）における半導体層の結晶粒径は、１０ｎｍ〜８０ｎｍの範囲内に収まるのに対し、重複走査領域における半導体層の結晶粒径は、１０ｎｍ〜１０００ｎｍ（１μｍ）と大きくばらつく。このように、重複走査領域では、半導体層の最大結晶粒径が大きくなる。また、重複走査領域における半導体層の平均結晶粒径は、単走査領域における半導体層の平均結晶粒径よりも、２０ｎｍ以上大きくなる。
【００４０】
基板は、レーザで走査してもよいし、熱プラズマジェットで走査してもよいが、熱プラズマジェットで走査することが好ましい。熱プラズマジェットで走査するほうが、大面積を高速に処理できるため、低コストで半導体層を結晶化することができる。さら、熱プラズマジェットで走査する場合、熱処理の時間がｍｓｅｃオーダーと短いことから、ＳＰＣ（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｉｚａｔｉｏｎ）による安定した微結晶を得ることができる。
【００４１】
ここで「熱プラズマ」とは、熱平衡プラズマであり、イオン、電子、中性原子などの温度が１００００Ｋ程度である超高温の熱源である。また「熱プラズマジェット」とは、高速の熱プラズマ流を意味する。このような熱プラズマジェットは図２に示されたような熱プラズマノズルから噴出される。
【００４２】
図２に示されるように、熱プラズマノズル１０は、電極棒１１と、電極筒１２と、噴出口１３とを有する。電極筒１２内は、冷媒流路１４が配置されている。このような構成を有する熱プラズマノズル１０の電極棒１１と、電極筒１２との間に電圧を印加すると、両極間にアーク放電が発生する。アーク放電の発生中に、電極棒１１と、電極筒１２との間にアルゴンガス等の不活性ガスを流すことで、噴出口１３から熱プラズマジェット１５を噴出させることができる。上述したように熱プラズマの温度は１００００Ｋ程度であるが、噴出口１３から噴出された熱プラズマジェットの温度は６００〜１１００℃程度であることが好ましい。
【００４３】
熱プラズマジェットで基板を走査する場合、不活性ガスの流量を１．０〜６．０Ｌ／秒とし、熱プラズマノズルに供給する電力を約１０ｋＷとし、噴出口１３と基板１０１とのギャップＧを５〜２００ｍｍとし、走査速度を１００〜２０００ｍｍ／秒とすればよい。
【００４４】
このように、第２ステップで半導体層を微結晶化することで、半導体層のキャリア移動度を向上させることができる。より具体的には、非結晶の半導体層のキャリア移動度は約０．５ｃｍ２／Ｖｓ程度であるが、半導体層の結晶粒径を１０〜８０ｎｍとすることで、キャリア移動度を１〜１０ｃｍ２／Ｖｓまで上昇させることができる。
【００４５】
３）第３ステップでは、微結晶化された半導体層をパターニングし、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の各ＴＦＴのチャネルを形成する。半導体層をパターニングする手段は、特に限定されないが、ウェットエッチングやドライエッチングなどがあげられる。
【００４６】
本発明では、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の長軸は、走査方向と平行である。また、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸は、重複走査領域Ａおよび重複走査領域Ｂの短軸よりも大きい。通常、制御領域の短軸は１００μｍ以上である。
【００４７】
また、重複走査領域Ａと、重複走査領域Ｂとの中心間距離は、Ｒ制御領域の短軸、Ｇ制御領域の短軸およびＢ制御領域の短軸の和のｎ倍である。ここで「ｎ」とは１以上の整数を意味する。
【００４８】
上述したように、２度走査される重複走査領域では、半導体層の結晶粒径が大きくばらつき、不安定になる。チャネルである半導体層の結晶粒径は、ＴＦＴの閾値電圧および移動度に影響を及ぼす。具体的には、チャネルである半導体層の結晶粒径が大きいと、ＴＦＴの閾値電圧が低く、移動度が大きくなり、チャネルである半導体層の結晶粒径が小さいと、ＴＦＴの閾値電圧が高く、移動度が小さくなる。
【００４９】
このため、重複走査領域の結晶粒径が不安定な半導体層からなるチャネルを有するＴＦＴ（以下「ＴＦＴ−Ｘ」とも称する）では、閾値電圧が高くなったり、低くなったり、移動度が大きくなったり、小さくなったりし、ＴＦＴの特性が不安定になる（図３参照）。
【００５０】
しかしながら本発明では、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸を、重複走査領域Ａおよび重複走査領域Ｂの短軸以上とし、かつ重複走査領域Ａと、重複走査領域Ｂとの中心間距離を、Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸の長さの和のｎ倍とすることで、ＴＦＴ−Ｘを補正することが容易になり、ＴＦＴパネルのデバイス特性のばらつきによるディスプレイの輝度ムラを抑制することが可能となる。
【００５１】
このように制御領域と重複走査領域とのサイズおよび位置を制御することで、ＴＦＴパネルのデバイス特性のばらつきによるディスプレイの輝度ムラを抑えることができるメカニズムについては、後述する「２．本発明のＴＦＴパネル」において詳細に説明する。
【００５２】
本発明のＴＦＴパネルの製造方法は、平坦化膜を形成する第４ステップの前に、さらに、ゲート電極を形成するステップと、ゲート絶縁膜を形成するステップと、ソース電極およびドレイン電極を形成するステップと、を有する。電極や、ゲート絶縁膜は例えばＣＶＤ法によって形成される。
【００５３】
ゲート電極を形成するステップと、ゲート絶縁膜を形成するステップと、ソース電極およびドレイン電極を形成するステップとは、ＴＦＴパネルに含まれるＴＦＴがトップゲートかボトムゲートかによって順序が異なる。
【００５４】
ＴＦＴがトップゲートである場合、ＴＦＴは、半導体層をパターニングするステップ、ソース電極およびドレイン電極を形成するステップ、ゲート絶縁膜を形成するステップ、ゲート電極を形成するステップの順で製造される。
【００５５】
一方、ＴＦＴがボトムゲートである場合、ＴＦＴは、ゲート電極を形成するステップ、ゲート絶縁膜を形成するステップ、半導体層をパターニングするステップ、ソース電極およびドレイン電極を形成するステップの順で製造される。
【００５６】
４）第４ステップでは基板上に平坦化膜を形成する。平坦化膜は基板上に配置されたＴＦＴを覆うように形成される。平坦化膜の材料は絶縁性であれば特に限定されないが、例えば、アクリルやポリイミドなどである。
【００５７】
このように、本発明によれば、デバイス特性にばらつきがないＴＦＴパネルを製造することができる。
【００５８】
２．本発明のＴＦＴパネル
次に上述した本発明の製造方法によって製造されたＴＦＴパネルについて説明する。
【００５９】
本発明のＴＦＴパネルは、基板と、基板上に配置されたＴＦＴと、ＴＦＴを覆うように基板上に配置された平坦化膜とを有する。
【００６０】
基板上には、互いに平行な複数の制御領域が連続して並んでいる。制御領域は、赤色に発光する副画素を制御するためのＴＦＴが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するためのＴＦＴが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するためのＴＦＴが列状に配列されたＢ制御領域とに分類される。すなわち本発明のＴＦＴパネルでは、Ｒ制御領域、Ｇ制御領域およびＢ制御領域が基板上に交互に並んでいる。
【００６１】
基板の材料の例には、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ガラス、シリコン、ゲルマニウムウェーハーなどが含まれる。
【００６２】
基板の表面は、酸化硅素膜（ＳｉＯｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ３Ｎｘ０＜ｘ≦４）などで覆われていてもよい。基板の表面を酸化硅素膜や窒化硅素膜で覆うことで、後述する半導体層に基板から不純物が混入することを防止することができる。
【００６３】
各ＴＦＴは、ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体層からなるチャネルと、チャネルを制御するゲート電極と、ゲート電極をソース電極およびドレイン電極とから絶縁するゲート絶縁膜と、を有する。
【００６４】
半導体層の材料の例には、シリコンやゲルマニウムなどの四族元素単体、シリコン・ゲルマニウムやシリコン・カーバイドやゲルマニウム・カーバイドなどの四族元素複合体、ガリウム・ヒ素やインジウム・アンチモンなどの三族元素と五族元素との複合体化合物およびカドミウム・セレンの二族元素と六族元素との複合体化合物などが含まれる。上述のように本発明の半導体層は、熱プラズマジェットやレーザを走査することによって微結晶化されている。
【００６５】
本発明の制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有するＴＦＴ（ＴＦＴ−Ｘ）が列状に配列された制御領域（以下「制御領域Ｘ」とも称する）と、最大結晶粒径が小さい半導体層からなるチャネルを有するＴＦＴ（ＴＦＴ−Ｙ）が列状に配列された制御領域（以下「制御領域Ｙとも称する」）と、が含まれることを特徴とする。上述のようにＴＦＴ−Ｘは「本発明のＴＦＴパネルの製造方法」で述べた重複走査領域における半導体層からなるチャネルを有するＴＦＴであり；ＴＦＴ−Ｙは「本発明のＴＦＴパネルの製造方法」で述べた単走査領域における半導体層からなるチャネルを有するＴＦＴである。このため、ＴＦＴパネルにおける制御領域Ｘは、ＴＦＴパネルの製造過程における重複走査領域を含み、制御領域Ｙは、ＴＦＴパネルの製造過程における単走査領域を含む（図７参照）。
【００６６】
上述のように、重複走査領域における半導体層の最大結晶粒径は、単走査領域における半導体層の最大結晶粒径よりも大きい。このため、ＴＦＴ−Ｘの半導体層の最大結晶粒径は、通常ＴＦＴ−Ｙの半導体層の最大結晶粒径よりも、大きくなる。より具体的には、ＴＦＴ−Ｘの半導体層の最大結晶粒径は、１００ｎｍ以上であり、ＴＦＴ−Ｙの半導体層の最大結晶粒径は、７０〜８０ｎｍとなる。また、ＴＦＴ−Ｘの半導体層の平均結晶粒径は、ＴＦＴ−Ｘの半導体層の平均結晶粒径よりも、２０ｎｍ以上大きくなる。
【００６７】
また、上述のように、重複走査領域における半導体層の結晶粒径（１０ｎｍ〜１０００ｎｍ）は、単走査領域における半導体層の結晶粒径（１０ｎｍ〜８０ｎｍ）と異なり、大きくばらつく。このため、ＴＦＴ−Ｘの半導体層の結晶粒径も、１０ｎｍ〜１０００ｎｍの範囲でばらつき、不安定となる。
【００６８】
半導体層の結晶粒径は、半導体層のＳＥＭ写真から半導体層の結晶粒径を測定することで算出することができる。
【００６９】
また、上述のように、重複走査領域間の中心間距離は、制御領域の短軸の３ｎ倍（Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸の長さの和のｎ倍）とされている。このため完成品のＴＦＴパネルでも、制御領域Ｘ同士の中心間距離が制御領域の短軸の３ｎ倍になる。
【００７０】
上述のようにＴＦＴパネルではＲ制御領域、Ｇ制御領域およびＢ制御領域が交互に並んでいる。このため、制御領域Ｘ同士の中心間距離が制御領域の短軸の３ｎ倍であると、全ての制御領域Ｘは、Ｒ制御領域、Ｇ制御領域またはＢ制御領域となる。
【００７１】
制御領域Ｘは、Ｒ制御領域、Ｇ制御領域またはＢ制御領域であってよいが、最も発光効率が高い副画素の制御領域であることが好ましい。
以下の表は有機ＥＬディスプレイにおける副画素の発光効率（ｃｄ／Ａ）を示した表である。
【表１】
【００７２】
表１に示されるように、有機ＥＬディスプレイでは緑色に発光する副画素の発光効率が最も高い。このため、ＴＦＴパネルが有機ＥＬディスプレイに用いられる場合、全ての制御領域Ｘは、Ｇ制御領域であることが好ましい。
【００７３】
上述のように、制御領域Ｘに含まれるＴＦＴ−Ｘの半導体層の結晶粒径は、大きくばらつき不安定になる。このため、制御領域ＸではＴＦＴ−Ｘの閾値電圧および移動度がばらつく。閾値電圧がばらつくと、同じゲート電圧を印加した場合であっても、ソース・ドレイン間に流れる電流がばらつく。また、移動度がばらつくと、チャネルの電流の流れ易さがばらつくため、同じゲート電圧を印加した場合でも、ソース・ドレイン間に流れる電流がばらつく。このようなＴＦＴの特性（閾値電圧および移動度）のばらつきは、ディスプレイの画素間の輝度ムラにつながる。
【００７４】
このような、ＴＦＴの特性（閾値電圧および移動度）のばらつきによるディスプレイの輝度ムラを抑えるためには、ＴＦＴ−Ｘを補正する必要がある。
【００７５】
ここで、「ＴＦＴ−Ｘを補正する」とは、ＴＦＴ−Ｘのゲート電極に印加する電圧を調整したり、ＴＦＴ−Ｘのソース電極とドレイン電極との電位差を調節したりすることで、閾値電圧および移動度の差を相殺することを意味する。
【００７６】
図３は、ＴＦＴのゲート電極に印加する電圧と、ソース電極およびドレイン電極間に流れる電流との関係を示したグラフである。縦軸はソース電極およびドレイン電極間に流れる電流を示し、横軸はゲート電極に印加する電圧を示す。曲線Ｘ（Ｘ−１、Ｘ−２）は、ＴＦＴ−Ｘにおけるゲート電圧とソース・ドレイン間の電流との関係を示し；曲線ＹはＴＦＴ−Ｙにおけるゲート電圧とソース・ドレイン間の電流との関係を示す。
【００７７】
上述のようにＴＦＴ−Ｙでは、チャネルとなる半導体層の結晶粒径のばらつきが少ない。このため、ＴＦＴ−Ｙでは、では閾値電圧が安定する。したがって、図３に示されるように、ＴＦＴ−Ｙでは、ゲート電圧が一定の場合、ＴＦＴ−Ｙのソース・ドレイン間に流れる電流（Ｉａ）も一定となる。
【００７８】
一方、ＴＦＴ−Ｘでは、チャネルとなる半導体層の結晶粒径のばらつきが大きい。このため、ＴＦＴ−Ｘでは、では閾値電圧が不安定になり、ゲート電圧とソース・ドレイン間の電流との関係が、図３に示される曲線Ｘ−１から曲線Ｘ−２の範囲でばらつく。したがって、ＴＦＴ−Ｘでは、ゲート電圧が一定であっても、ＴＦＴ−Ｘのソース・ドレイン間に流れる電流がＩｂ〜Ｉｃの範囲でばらつく。
【００７９】
このような、ソース・ドレイン間の電流のばらつきは、ディスプレイの輝度ムラにつながる。このため、ＴＦＴ−Ｘでは、補正によって、ＴＦＴ−Ｘのソース・ドレイン間に流れる電流の量を一定にすることが求められる。
【００８０】
具体的には、ＴＦＴ−Ｘのゲート電圧を下げたり、ソース電極とドレイン電極との電位差を小さくしたりすることで、曲線Ｘ−１の特性を有するＴＦＴ−Ｘのソース・ドレイン間に流れる電流を、ＴＦＴ−Ｙのソース・ドレイン間に流れる電流と同じにすることができる。
また、ＴＦＴ−Ｘのゲート電圧を上げたり、ソース電極とドレイン電極との電位差を大きくしたりすることで、曲線Ｘ−２の特性を有するＴＦＴ−Ｘのソース・ドレイン間に流れる電流を、ＴＦＴ−Ｙのソース・ドレイン間に流れる電流と同じにすることができる。
【００８１】
このようにＴＦＴ−Ｘを補正することで、ＴＦＴ−Ｘの特性のばらつきによる輝度ムラを抑えることができる。
【００８２】
本発明では、制御領域Ｘを最も発光効率の高い副画素の制御領域（例えば表１に示した発光効率の副画素を有する有機ＥＬディスプレイの場合はＧ制御領域）とすることで、ＴＦＴ−Ｘの補正を容易にしている。
【００８３】
発光効率の高い副画素は低い電流でも駆動することができるため、発光効率の高い副画素を制御するＴＦＴのソース・ドレイン間に流れる電流量は比較的少なく設定されている。このため、補正によって、ソース・ドレイン間に流れる電流量をさらに上げることは、容易である。
【００８４】
一方、発光効率の低い副画素（例えば有機ＥＬディスプレイの場合、青色に発色する副画素）は、一定の輝度を得るために多くの電流が要求される。このため、発光効率の低い副画素を制御するＴＦＴのソース・ドレイン間に流れる電流量は既に高く設定されていることが多い。このため、補正によって、ソース・ドレイン間に流れる電流量をさらに上げようとして、不可能な場合がある。
【００８５】
このように、本発明によれば、ＴＦＴパネルのデバイス特性にばらつきによる輝度ムラを抑えることが可能となる。
【００８６】
以下、図面を参照しながら本発明の実施の形態について説明する。
【００８７】
［実施の形態１］
実施の形態１では、一つのプラズマ源を用いたＴＦＴパネルの製造方法について説明する。
【００８８】
本実施の形態のＴＦＴパネルの製造方法は、１）非結晶の半導体層１０３ａが形成された基板１０１を準備する第１ステップと、２）非結晶の半導体層１０３ａが形成された基板１０１を熱プラズマジェット１５で走査し、非結晶の半導体層１０３ａを微結晶化する第２ステップと（図４〜図６）、３）微結晶化された半導体層１０３ｐをパターニングし、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの各ＴＦＴのチャネルを形成する第３ステップと（図７）、４）基板１０１上に平坦化膜を形成する第４ステップとを有する。
【００８９】
１）第１ステップでは、非結晶の半導体層１０３ａが形成された基板１０１を準備する。基板１０１は、例えばガラス基板であり、半導体層１０３ａは例えば、アモルファスシリコン層である。
【００９０】
２）第２ステップでは、非結晶の半導体層１０３ａが形成された基板１０１を熱プラズマジェット１５で走査し、非結晶の半導体層１０３ａを微結晶化する。本実施の形態では、１つのプラズマ源から噴出された熱プラズマジェットで、第１走査領域１１０、第２走査領域１２０および第３走査領域１３０を順に走査し、第１走査領域１１０内の非結晶の半導体層１０３ａを微結晶化し；第２走査領域１２０内の非結晶の半導体層１０３ａを微結晶化し；第３走査領域１３０内の非結晶の半導体層１０３ａを微結晶化する。
【００９１】
図４は、熱プラズマジェット１５で第１走査領域１１０を走査する様子を示す。走査領域内の熱プラズマジェット１５の温度は６００〜１１００℃とすればよい。このような熱プラズマジェット１５で第１走査領域１１０を走査することで、第１走査領域１１０内の非結晶の半導体層１０３ａが微結晶化され、微結晶の半導体層１０３ｐが形成される。
【００９２】
図５は、熱プラズマジェット１５で第２走査領域１２０を走査する様子を示す。図５に示されるように第１走査領域１１０と第２走査領域１２０とは、走査方向に沿って一部重なる。熱プラズマジェット１５で第２走査領域１２０を走査することで、第２走査領域１２０内の非結晶の半導体層１０３ａが微結晶化され、微結晶の半導体層１０３ｐが形成される。
【００９３】
また、第１走査領域１１０と第２走査領域１２０とが重なる重複走査領域１４０Ａでは、既に微結晶化された半導体層１０３ｐがさらに走査される。このように２度走査された領域における半導体層１０３ｐの結晶粒径のばらつきは、一度しか走査されない領域の半導体層１０３ｐの結晶粒径のばらつきよりも大きくなる。
【００９４】
図６は、熱プラズマジェット１５で第３走査領域１２０を走査する様子を示す。図６に示されるように第２走査領域１２０と第３走査領域１３０とは、走査方向に沿って一部重なる。熱プラズマジェット１５で第３走査領域１３０を走査することで、第３走査領域１３０内の非結晶の半導体層１０３ａが微結晶化され、微結晶の半導体層１０３ｐが形成される。
【００９５】
また、第２走査領域１２０と第３走査領域１３０とが重なる重複走査領域１４０Ｂでは、既に微結晶化された半導体層１０３ｐがさらに走査される。このように２度走査された領域における半導体１０３ｐの結晶粒径のばらつきは、一度しか走査されない領域の半導体層１０３ｐの結晶粒径のばらつきよりも大きくなる。
【００９６】
このように、基板１０１を繰り返し走査することで、基板１０１上の非結晶の半導体層１０３ａを全て微結晶の半導体層１０３ｐに変化させる。また、図４〜６では基板の走査方向が１方向である例について説明したが、基板は図１Ｂに示されるように熱プラズマジェットを折り返しながら走査してもよい。
【００９７】
３）第３ステップでは、微結晶化された半導体層１０３ｐをパターニングし、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの各ＴＦＴのチャネルを形成する。半導体層をパターニングする手段は、例えばウェットエッチングやドライエッチングである。
【００９８】
図７は、第３ステップで半導体層をパターニングし、各ＴＦＴのチャネルを形成した後の基板１０１の平面図である。領域２１０には、１つの副画素を制御するためのＴＦＴのチャネル１５０が配置されている。各領域２１０には、駆動ＴＦＴ用のチャネル１５０ａおよびスイッチングＴＦＴ用のチャネル１５０ｂが配置される。このように図７では、１つの副画素を制御するＴＦＴの数が駆動ＴＦＴとスイッチングＴＦＴとの２つである例について説明したが、１つの副画素を制御するＴＦＴの数は２以上であってもよい。また、基板１０１上には、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０Ｇ、Ｂ制御領域２２０Ｂが交互に並んでいる。
【００９９】
本実施の形態では、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの長軸は、走査方向と平行である。また、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの長軸は、重複走査領域１４０Ａおよび重複走査領域１４０Ｂの短軸よりも大きい。
【０１００】
また、重複走査領域１４０Ａと、重複走査領域１４０Ｂとの中心間距離ｄは、Ｒ制御領域２２０Ｒの短軸、Ｇ制御領域２２０Ｇの短軸およびＢ制御領域２２０Ｂの短軸の和のｎ倍である。ここで「ｎ」とは１以上の整数を意味する。さらに、全ての重複走査領域（１４０Ａ、１４０Ｂ）は、Ｇ制御領域２２０Ｇに重なる。
【０１０１】
このため、本実施の形態では、重複走査領域１４０における半導体層１０３ｐからなるチャネルを有するＴＦＴ（ＴＦＴ−Ｘ）は、全てＧ制御領域２２０Ｇに配列される。
【０１０２】
４）第４ステップでは、基板１０１上に平坦化膜を例えば、スピンコート法やダイコート法などで形成する。
【０１０３】
このように、本実施の形態では、ＴＦＴ−Ｘが配列される領域を最も発光効率の高い副画素の制御領域（例えば有機ＥＬディスプレイの場合はＧ制御領域）とすることで、ＴＦＴ−Ｘの補正が容易になる。このため、本実施の形態によればＴＦＴパネルのデバイス特性のばらつきによる輝度ムラを抑えることができる。
【０１０４】
［実施の形態２］
実施の形態１では一つのプラズマ源からの熱プラズマジェットで基板を走査するＴＦＴパネルの製造方法について説明した。実施の形態２では、２以上のプラズマ源を用いたＴＦＴパネルの製造方法について説明する。
【０１０５】
本実施の形態のＴＦＴパネルの製造方法は、１）非結晶の半導体層１０３ａが形成された基板１０１を準備する第１ステップと、２）非結晶の半導体層１０３ａが形成された基板１０１を熱プラズマジェット１５で走査し、非結晶の半導体層１０３ａを微結晶化する第２ステップと、３）微結晶化された半導体層１０３ｐをパターニングし、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂの各ＴＦＴのチャネルを形成する第３ステップと、４）基板１０１上に平坦化膜を形成する第４ステップと、を有する。
【０１０６】
本実施の形態の製造方法は、第２ステップ以外は、実施の形態１の製造方法と同じである。したがって、本実施の形態では、第２ステップ以外の説明は省略する。
【０１０７】
図８は、本実施の形態の第２ステップで走査される基板１０１の様子を示す。図８に示されるように、本実施の形態の第２ステップでは、３つの熱プラズマジェット１５で、第１走査領域、第２走査領域および第３走査領域を同時に走査する。それぞれの熱プラズマジェット１５は別々のプラズマ源（噴出口）から噴出される。
【０１０８】
図８に示されるように第１走査領域１１０、第２走査領域１２０および第３走査領域１３０を走査することで、第１走査領域１１０、第２走査領域１２０および第３走査領域１３０における半導体層１０３ａが微結晶化され、微結晶の半導体層１０３ｐが形成される。
【０１０９】
また、本実施の形態でも、第１走査領域１１０と第２走査領域１２０とは走査方向に沿って一部重複し；第２走査領域１２０と第３走査領域１３０とは走査方向に沿って一部重複する。このため、第１走査領域１１０と第２走査領域１２０とが重なる重複走査領域１４０Ａおよび第２走査領域１２０と第３走査領域１３０とが重なる重複走査領域１４０Ｂは、２度走査される。
【０１１０】
このように、本実施の形態によれば、複数の熱プラズマジェットで基板を走査するので、単位時間辺りに走査できる面積が大きい。このため、本実施の形態によれば、実施の形態１の効果に加えて、ＴＦＴパネルをより短時間で製造することができる。
【０１１１】
［実施の形態３］
実施の形態３では、本発明の製造方法によって製造されたＴＦＴパネルを有する有機ＥＬディスプレイについて説明する。
【０１１２】
図９Ａは、本実施の形態の有機ＥＬディスプレイ３００の平面図である。図９Ａに示されるように、本実施の形態の有機ＥＬディスプレイ３００は、ＴＦＴパネル１００と、ＴＦＴパネル１００上にマトリクス状に配置された、複数の副画素３１０を有する。副画素３１０には、赤色に発光する副画素３１０Ｒ、緑色に発光する副画素３１０Ｇおよび青色に発光する副画素３１０Ｂが含まれる。副画素３１０Ｒ、副画素３１０Ｇおよび副画素３１０Ｂが一つの画素を構成する。
【０１１３】
図９Ｂは、図９Ａに示された有機ＥＬディスプレイ３００に含まれる副画素３１０の断面図である。図９Ｂに示されるように、それぞれの副画素３１０は、少なくともＴＦＴパネル１００上に配置された画素電極３１１と、画素電極３１１上に配置された有機機能層３１３と、有機機能層３１３上に配置された対向電極（不図示）と、を有する。有機機能層３１３は、ＴＦＴパネル１００上に配置されたバンク３０１によって区切られている。バンク３０１は、高さ約１μｍのポリイミド樹脂などからなる有機層である。
【０１１４】
また、ＴＦＴパネルの平坦化膜上には、副画素３１０Ｒが列状に配列された発色領域３２０Ｒと、副画素３１０Ｇが列状に配列された発色領域３２０Ｇと、青色に発光する副画素３１０Ｂが列状に配列された発色領域３２０Ｂと、が交互に並んでいる。発色領域３２０の長軸は後述する制御領域２２０の長軸と平行である。
【０１１５】
図９では各副画素の有機機能層がＴＦＴパネル１００上に配置されたバンク３０１によって区切られている形態を示したが、有機機能層は、図１０Ａに示されるように、発色領域３２０ごとにバンク３０１によって区切られていてもよい。図１０Ａに示されたように、有機機能層が、発色領域３２０ごとにバンク３０１によって区切られていていると、発色領域３２０内の各副画素３１０の有機機能層がライン状に連結する。
【０１１６】
図１０Ｂは、図１０Ａに示された有機ＥＬディスプレイ３００に含まれる副画素３１０の断面図である。図１０Ｂに示されるように、有機機能層が発色領域３２０ごとにバンク３０１によって区切られる場合、バンク３０１は、画素電極３１１を囲む画素規制層３０２上に配置されることが好ましい。画素規制層３０２とは、スパッタ法などでＴＦＴパネル１００上に配置された、厚さ３０〜３００ｎｍのＳｉＮなどからなる無機絶縁層である。
【０１１７】
図１１は、本実施の有機ＥＬディスプレイから副画素を省略した有機ＥＬディスプレイの平面図である。すなわち図１１はＴＦＴパネル１００の平面図である。
【０１１８】
ＴＦＴパネル１００は、基板１０１と、基板１０１上に配置されたＴＦＴ（駆動ＴＦＴ１６０ａおよびスイッチングＴＦＴ１６０ｂ）と、基板上に配置された平坦化膜（不図示）とを有する。
【０１１９】
基板１０１上には、上述した副画素３１０Ｒを制御するためのＴＦＴ（駆動ＴＦＴ１６０ａおよびスイッチングＴＦＴ１６０ｂ）が列状に配列されたＲ制御領域２２０Ｒと、副画素３１０Ｇを制御するためのＴＦＴが列状に配列されたＧ制御領域２２０Ｇと、副画素３１０Ｂを制御するためのＴＦＴが列状に配列されたＢ制御領域２２０Ｂとが、交互に並んでいる。Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧおよびＢ制御領域２２０Ｂのサイズは、発色領域３２０Ｒ、発色領域３２０Ｇおよび発色領域３２０Ｂのサイズと同じである。
【０１２０】
各ＴＦＴ１６０は、ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体層からなるチャネルと、チャネルを制御するゲート電極と、ゲート電極をソース電極およびドレイン電極とから絶縁するゲート絶縁膜と、を有する（不図示）。
【０１２１】
Ｒ制御領域２２０Ｒ内のＴＦＴのソース電極またはドレイン電極は、副画素３１０Ｒの画素電極と接続し；Ｇ制御領域２２０Ｇ内のＴＦＴのソース電極またはドレイン電極は、副画素３１０Ｇの画素電極と接続し；Ｒ制御領域２２０Ｇ内のＴＦＴのソース電極またはドレイン電極は、副画素３１０Ｇの画素電極と接続する。
【０１２２】
図１１に示されるように、制御領域には、最大結晶粒径が大きい半導体層らなるチャネルを有するＴＦＴ（ＴＦＴ−Ｘ）が列状に配列された制御領域Ｘが含まれる。上述のようにＴＦＴ−Ｘは「本発明のＴＦＴパネルの製造方法」で述べた重複走査領域における半導体層からなるチャネルを有するＴＦＴである。
【０１２３】
制御領域２２０Ｘ同士の中心間距離ｄは、制御領域２２０の短軸の３ｎ倍である。このため、全ての制御領域２２０Ｘは、Ｒ制御領域２２０Ｒ、Ｇ制御領域２２０ＧまたはＢ制御領域２２０Ｂとなる。より具体的には、全ての制御領域２２０Ｘは、Ｇ制御領域２２０Ｇである。
【０１２４】
このように、本実施の形態の有機ＥＬディスプレイパネルでは、制御領域２２０Ｘを最も発光効率の高い副画素３１０ＧのＧ制御領域２２０Ｇとすることで、ＴＦＴ−Ｘの補正を容易にしている。
【０１２５】
また、本実施の形態では、発光効率が最も高い副画素が副画素Ｇである例について説明したが、副画素の発光効率は、材料によって変化する。このため材料によっては、副画素Ｇでなく副画素Ｒまたは副画素Ｂの発光効率が最も高い場合もある。この場合、全ての制御領域２２０Ｘを、発光効率が最も高い副画素ＲのＲ制御領域または副画素ＢのＢ制御領域とすべきである。
【０１２６】
このように、本実施の形態によれば輝度ムラのない有機ＥＬディスプレイが得られる。
【産業上の利用可能性】
【０１２７】
本発明によれば重複走査領域の位置を調節することで、重複走査領域における半導体層からなるチャネルを有するＴＦＴの特性を補正しやすくすることができる。このため、本発明によれば輝度ムラのないカラーディスプレイを提供することができる。
【符号の説明】
【０１２８】
１０ 熱プラズマノズル
１１ 電極棒
１２ 電極筒
１３ 噴出口
１４ 冷媒流路
１５ 熱プラズマジェット
１００ ＴＦＴパネル
１０１ 基板
１０３ 半導体層
１１０ 第１走査領域
１２０ 第２走査領域
１３０ 第３走査領域
１４０ 重複走査領域
１５０ チャネル
１６０ ＴＦＴ
２２０ 制御領域
３００ 有機ＥＬディスプレイ
３０１ バンク
３０２ 画素規制層
３１０ 副画素
３１１ 画素電極
３１３ 有機機能層
３２０ 発色領域
【特許請求の範囲】
【請求項１】
薄膜トランジスタが列状に配列され、かつ互いに平行な複数の制御領域が連続して並んだ基板と、前記基板上に配置された平坦化膜とを有するＴＦＴパネルであって、
前記制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有する薄膜トランジスタＸが列状に配列された制御領域Ｘと、最大結晶粒径が小さい半導体層からなるチャネルを有する薄膜トランジスタＹが列状に配列された制御領域Ｙと、が含まれ、
前記制御領域Ｘ同士の中心間距離は、前記制御領域の短軸の３ｎ［ｎは１以上の整数］倍である、カラーディスプレイ用ＴＦＴパネル。
【請求項２】
前記基板には、赤色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＢ制御領域とが交互に並べられ、
全ての前記制御領域Ｘは、前記Ｒ制御領域、前記Ｇ制御領域または前記Ｂ制御領域である、請求項１に記載のカラーディスプレイ用ＴＦＴパネル。
【請求項３】
全ての前記制御領域Ｘは、前記Ｇ制御領域である、請求項２に記載のカラーディスプレイ用ＴＦＴパネル。
【請求項４】
前記薄膜トランジスタＸの半導体層の最大結晶粒径は、１００ｎｍ以上であり、前記トランジスタＹの半導体層の最大結晶粒径は、７０〜８０ｎｍである、請求項１に記載のカラーディスプレイ用ＴＦＴパネル。
【請求項５】
請求項２に記載のＴＦＴパネルを有し、
前記ＴＦＴパネルの平坦化膜上には、２以上の赤色に発光する副画素が列状に配列された発色領域Ｒと、２以上の緑色に発光する副画素が列状に配列された発色領域Ｇと、２以上の青色に発光する副画素が列状に配列された発色領域Ｂとが交互に配置された、有機ＥＬディスプレイであって、
前記Ｒ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｒのそれぞれの副画素の画素電極に接続し、
前記Ｇ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｇのそれぞれの副画素の画素電極に接続し、
前記Ｂ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｂのそれぞれの副画素の画素電極に接続する、有機ＥＬディスプレイ。
【請求項６】
赤色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＢ制御領域とが交互に並んだ基板と；前記基板上に配置された平坦化膜と；を有するカラーディスプレイ用ＴＦＴパネルの製造方法であって、
非結晶の半導体層が形成された基板を準備するステップと；
前記非結晶の半導体層が形成された前記基板を、第１走査領域と第２走査領域とが走査方向に沿って一部重なり、かつ前記第２走査領域と第３走査領域とが走査方向に沿って一部重なるように、熱プラズマジェットで走査し、前記第１走査領域、前記第２走査領域および前記第３走査領域の半導体層を微結晶化するステップと；
前記微結晶化された半導体層をパターニングし、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の薄膜トランジスタのチャネルを形成するステップであって、
前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の長軸は、前記走査方向と平行であり、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸は、前記第１走査領域と前記第２走査領域とが重なる重複走査領域Ａおよび前記第２走査領域と前記第３走査領域とが重なる重複走査領域Ｂの短軸よりも大きく、前記重複走査領域Ａと、前記重複走査領域Ｂとの中心間距離は、前記Ｒ制御領域の短軸、前記Ｇ制御領域の短軸および前記Ｂ制御領域の短軸の和のｎ［ｎは１以上の整数］倍であるステップと；
を有するカラーディスプレイ用ＴＦＴパネルの製造方法。
【請求項１】
薄膜トランジスタが列状に配列され、かつ互いに平行な複数の制御領域が連続して並んだ基板と、前記基板上に配置された平坦化膜とを有するＴＦＴパネルであって、
前記制御領域には、最大結晶粒径が大きい半導体層からなるチャネルを有する薄膜トランジスタＸが列状に配列された制御領域Ｘと、最大結晶粒径が小さい半導体層からなるチャネルを有する薄膜トランジスタＹが列状に配列された制御領域Ｙと、が含まれ、
前記制御領域Ｘ同士の中心間距離は、前記制御領域の短軸の３ｎ［ｎは１以上の整数］倍である、カラーディスプレイ用ＴＦＴパネル。
【請求項２】
前記基板には、赤色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＢ制御領域とが交互に並べられ、
全ての前記制御領域Ｘは、前記Ｒ制御領域、前記Ｇ制御領域または前記Ｂ制御領域である、請求項１に記載のカラーディスプレイ用ＴＦＴパネル。
【請求項３】
全ての前記制御領域Ｘは、前記Ｇ制御領域である、請求項２に記載のカラーディスプレイ用ＴＦＴパネル。
【請求項４】
前記薄膜トランジスタＸの半導体層の最大結晶粒径は、１００ｎｍ以上であり、前記トランジスタＹの半導体層の最大結晶粒径は、７０〜８０ｎｍである、請求項１に記載のカラーディスプレイ用ＴＦＴパネル。
【請求項５】
請求項２に記載のＴＦＴパネルを有し、
前記ＴＦＴパネルの平坦化膜上には、２以上の赤色に発光する副画素が列状に配列された発色領域Ｒと、２以上の緑色に発光する副画素が列状に配列された発色領域Ｇと、２以上の青色に発光する副画素が列状に配列された発色領域Ｂとが交互に配置された、有機ＥＬディスプレイであって、
前記Ｒ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｒのそれぞれの副画素の画素電極に接続し、
前記Ｇ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｇのそれぞれの副画素の画素電極に接続し、
前記Ｂ制御領域のそれぞれの薄膜トランジスタは、前記発色領域Ｂのそれぞれの副画素の画素電極に接続する、有機ＥＬディスプレイ。
【請求項６】
赤色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＲ制御領域と、緑色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＧ制御領域と、青色に発光する副画素を制御するための薄膜トランジスタが列状に配列されたＢ制御領域とが交互に並んだ基板と；前記基板上に配置された平坦化膜と；を有するカラーディスプレイ用ＴＦＴパネルの製造方法であって、
非結晶の半導体層が形成された基板を準備するステップと；
前記非結晶の半導体層が形成された前記基板を、第１走査領域と第２走査領域とが走査方向に沿って一部重なり、かつ前記第２走査領域と第３走査領域とが走査方向に沿って一部重なるように、熱プラズマジェットで走査し、前記第１走査領域、前記第２走査領域および前記第３走査領域の半導体層を微結晶化するステップと；
前記微結晶化された半導体層をパターニングし、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の薄膜トランジスタのチャネルを形成するステップであって、
前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の長軸は、前記走査方向と平行であり、前記Ｒ制御領域、Ｇ制御領域およびＢ制御領域の短軸は、前記第１走査領域と前記第２走査領域とが重なる重複走査領域Ａおよび前記第２走査領域と前記第３走査領域とが重なる重複走査領域Ｂの短軸よりも大きく、前記重複走査領域Ａと、前記重複走査領域Ｂとの中心間距離は、前記Ｒ制御領域の短軸、前記Ｇ制御領域の短軸および前記Ｂ制御領域の短軸の和のｎ［ｎは１以上の整数］倍であるステップと；
を有するカラーディスプレイ用ＴＦＴパネルの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−１２４２８８（Ｐ２０１１−１２４２８８Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２７８８０４（Ｐ２００９−２７８８０４）
【出願日】平成２１年１２月８日（２００９．１２．８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月８日（２００９．１２．８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]