半導体装置及びその作製方法
【課題】生産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。または、新たな半導体材料を用いた新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜が積層された酸化物半導体積層体を有する縦型トランジスタ及び縦型ダイオードである。当該酸化物半導体積層体は、結晶成長の工程において、酸化物半導体積層体に含まれる電子供与体（ドナー）となる不純物が除去されるため、酸化物半導体積層体は、高純度化され、キャリア密度が低く、真性または実質的に真性な半導体であって、シリコン半導体よりもバンドギャップが大きい。
【解決手段】第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜が積層された酸化物半導体積層体を有する縦型トランジスタ及び縦型ダイオードである。当該酸化物半導体積層体は、結晶成長の工程において、酸化物半導体積層体に含まれる電子供与体（ドナー）となる不純物が除去されるため、酸化物半導体積層体は、高純度化され、キャリア密度が低く、真性または実質的に真性な半導体であって、シリコン半導体よりもバンドギャップが大きい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いた半導体素子を有する半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
絶縁表面を有する基板上に比較的、低温で形成された半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表示装置に用いられている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
【０００３】
酸化物半導体の材料としては、酸化亜鉛または酸化亜鉛を成分とするものが知られている。そして、電子キャリア密度が１０１８ｃｍ−３未満である非晶質酸化物（酸化物半導体）なるもので形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、大電力用途の半導体装置に用いるトランジスタは、高耐圧、高変換効率、高速スイッチングなどの特性が必要となる。これらの半導体装置の半導体材料としてはシリコンが採用されているが、上述の観点から、さらなる特性の向上が可能な新たな半導体材料が求められている。
【０００６】
上述の諸特性を向上させる可能性がある半導体材料としては、例えば、炭化シリコンを挙げることができる。炭化シリコンは、Ｓｉ−Ｃ結合の原子間距離が約０．１８ｎｍと短く、結合エネルギーが高く、シリコンと比較して約３倍と大きなバンドギャップを有するため、半導体装置の耐圧向上、電力損失の低減などに有利であることが知られている。
【０００７】
ところが、炭化シリコンは、その性質上溶融させることが困難であるため、シリコンウェハを製造する際に用いられるチョクラルスキー法（ＣＺ法）などの生産性の高い方法を用いて製造することができないという問題がある。また、炭化シリコンには、マイクロパイプと呼ばれる欠陥の問題が存在する。これらの問題から、炭化シリコンを用いた半導体装置の実用化は遅れている。
【０００８】
上述に鑑み、開示する発明の一態様では、生産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。または、新たな半導体材料を用いた新たな構造の半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、基板上に形成された第１の電極上に、第１の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長し、第１の電極に接する第１の結晶性を有する酸化物半導体膜を形成し、第１の結晶性を有する酸化物半導体膜上に第２の結晶性を有する酸化物半導体膜を積層することを特徴とする。なお、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜は、その表面に結晶方位の揃った平板状の多結晶領域を有する。平板状の多結晶領域は、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜の表面に対して垂直方向にｃ軸配向をしている。なお、ａ−ｂ面での隣り合っている平面の元素は同一物である。また、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜のｃ軸方向は、表面に対して垂直方向に一致する。
【００１０】
第２の結晶性を有する酸化物半導体膜は、第１の結晶性を有する酸化物半導体膜上に第２の酸化物半導体膜を形成した後、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って、第１の結晶性を有する酸化物半導体膜の表面より上方の第２の酸化物半導体膜の表面に向かって結晶成長をさせて、形成することができる。すなわち、第１の結晶性を有する酸化物半導体膜は、第２の酸化物半導体膜にとっては種結晶に相当する。
【００１１】
また、第２の結晶性を有する酸化物半導体膜は、第１の結晶性を有する酸化物半導体膜上に、２００℃以上５５０℃以下に加熱しながら堆積する。代表的にはスパッタリング法を用いて堆積することで、第１の結晶性を有する酸化物半導体膜の表面よりエピタキシャル成長またはアキシャル成長させて、第２の結晶性を有する酸化物半導体膜を形成することができる。すなわち、第１の結晶性を有する酸化物半導体膜は、第２の酸化物半導体膜にとっては種結晶に相当する。
【００１２】
第２の結晶性を有する酸化物半導体膜は、第１の結晶性を有する酸化物半導体膜を種結晶として結晶成長しているため、第１の結晶性を有する酸化物半導体膜と実質的に同じ結晶方位を有する。
【００１３】
この後、第１の酸化物半導体膜及び第２の酸化物半導体膜をエッチングして島状にし、第２の酸化物半導体膜上に第２の電極を形成し、ゲート絶縁膜、及びゲート電極として機能する第３の電極を形成することで、半導体素子として、縦型のトランジスタ、縦型のダイオード等を作製することができる。なお、第１の電極は、ソース電極及びドレイン電極の一方として機能し、第２の電極は、ソース電極及びドレイン電極の他方として機能する。
【００１４】
第１の結晶性を有する酸化物半導体膜を形成するための加熱処理（第１の加熱処理）、及び第２の結晶性を有する酸化物半導体膜を形成するための加熱処理（第２の加熱処理）は、水素及び水分をほとんど含まない雰囲気（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気など）で行うことが好ましい。この第１の加熱処理及び第２の加熱処理により、第１の酸化物半導体膜中からＨ、ＯＨ、Ｈ２Ｏなどを脱離させる脱水化または脱水素化が行われ、第１の結晶性を有する酸化物半導体膜、及び第２の結晶性を有する酸化物半導体膜を高純度化することができる。また、当該加熱処理は、不活性雰囲気で昇温し、途中で切り替え酸素を含む雰囲気とする加熱処理を行うことも可能であり、酸素雰囲気で加熱処理を行う場合は、酸化物半導体膜を酸化するため、酸素欠陥を修復することができる。当該加熱処理を行った第１の結晶性を有する酸化物半導体膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても水の２つのピークのうち、少なくとも３００℃付近に現れる１つのピークは検出されない。
【００１５】
なお、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜がＩｎを含む場合、平板状の多結晶領域においては、Ｉｎの電子雲が互いに重なり合って連接することにより、移動度が上昇する。従って、多結晶領域を有する酸化物半導体膜をチャネルに有するトランジスタは、高い電界効果移動度を実現することができる。
【００１６】
なお、第１の結晶性を有する酸化物半導体膜と、第２の結晶性を有する酸化物半導体膜との材料は、表面に対して垂直方向にｃ軸配向している多結晶領域が得られるのであれば、特に限定されず、異なる材料を用いてもよいし、同一成分の材料を用いてもよい。なお、異なる材料を用いる場合は、ヘテロエピタキシャル成長が行われるヘテロエピタキシャル構造である。
【００１７】
なお、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜を同一主成分の酸化物半導体材料で形成する場合、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜の境界は不明瞭となり、実質的に単層構造となることがある。また、同一成分の材料を用いる場合は、ホモエピタキシャル成長が行われるホモエピタキシャル構造である。
【００１８】
なお、成膜直後に非晶質の酸化物半導体膜の場合、第１の結晶性を有する酸化物半導体膜の表面に形成される結晶方位の揃った多結晶領域は、表面から深さ方向に結晶成長するため、第１の結晶性を有する酸化物半導体膜の下地部材の影響を受けることなく形成することができる。
【００１９】
本発明の一形態である縦型トランジスタ及び縦型ダイオードは、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜が積層された酸化物半導体積層体を有する。結晶成長の工程において、当該酸化物半導体積層体に含まれる電子供与体（ドナー）となる不純物が除去されるため、酸化物半導体積層体は、高純度化され、キャリア密度が低く、真性または実質的に真性な半導体である。また、シリコン半導体よりもバンドギャップが大きい。
【００２０】
高純度化された酸化物半導体積層体に含まれる水素濃度は１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０とし、キャリア密度は１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満であり、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【００２１】
このように高純度化された酸化物半導体積層体を、トランジスタのチャネル形成領域に用いることで、ゲート絶縁膜と接する酸化物半導体積層体の表面だけでなく、酸化物半導体積層体の内部（酸化物半導体積層体全体）においてもチャネルを形成することが可能であり、オン状態のとき大電流を流すことができる。また、オフ状態においては、空乏層が酸化物半導体積層体の内部のより深い領域まで広がるため、オフ状態に流れるオフ電流を低減することができる。更には、耐圧が高くなると共に、ホットキャリア劣化が生じにくくなり、高電圧が印加される大電力用の半導体装置を作製することができる。
【００２２】
また、このように高純度化された酸化物半導体積層体を、ダイオードに用いることで、整流性の高いダイオードとなる。
【００２３】
なお、本発明の一形態のトランジスタは、絶縁ゲート電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＦＥＴ））、パワーＭＯＳＦＥＴを含む。
【発明の効果】
【００２４】
本発明の一形態によれば、水素濃度が低減され高純度化され、且つ多結晶領域を有する酸化物半導体膜を用いることで、トランジスタ及びダイオードの動作を良好なものとすることができる。特に、トランジスタにおいては、耐圧性を高め、ショートチャネル効果を低減し、オンオフ比を高めることができる。このため、当該トランジスタを用いることで、大電力用の半導体装置を作製することができる。
【図面の簡単な説明】
【００２５】
【図１】トランジスタを説明する上面図及び断面図である。
【図２】酸化物半導体を用いた縦型のトランジスタの縦断面図である。
【図３】図２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）である。
【図４】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図である。
【図５】図２におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。
【図６】（Ａ）ゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態を示す図である。
【図７】トランジスタを説明する上面図及び断面図である。
【図８】ダイオードを説明する断面図である。
【図９】トランジスタの作製方法を説明する断面図である。
【図１０】トランジスタの作製方法を説明する断面図である。
【図１１】トランジスタの作製方法を説明する断面図である。
【図１２】トランジスタの作製方法を説明する断面図である。
【図１３】トランジスタの作製方法を説明する断面図である。
【図１４】トランジスタの作製方法を説明する断面図である。
【図１５】トランジスタの作製方法を説明する断面図である。
【図１６】トランジスタの作製方法を説明する断面図である。
【図１７】トランジスタの作製方法を説明する断面図である。
【図１８】太陽光発電システムの一例を説明する図である。
【図１９】酸化物半導体膜の断面ＴＥＭ写真と酸化物半導体膜の断面の模式図である。
【図２０】酸化物半導体膜の断面ＴＥＭ写真と酸化物半導体膜の断面の模式図である。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２７】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２８】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２９】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
【００３０】
（実施の形態１）
本実施の形態では、半導体素子の一形態であるトランジスタの構造について、図１を用いて説明する。
【００３１】
図１（Ａ）はトランジスタ１４５の上面図であり、図１（Ｂ）は図１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【００３２】
図１（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、多結晶領域を有する酸化物半導体膜１０７、及び第２の電極１０９が積層される。なお、酸化物半導体膜１０７の上面全てに接して第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、少なくとも酸化物半導体膜の側面と対向する第３の電極１１３が設けられている。ゲート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続する配線１３１（図１（Ａ）参照）、第２の電極１０９と接続する配線１２９、第３の電極１１３と接続する配線１２５が形成される。なお、本明細書においては、膜の上面とは、基板１０１と平行な一対の面において、基板１０１と反対側に設けられる面のことをいう。
【００３３】
第１の電極１０５は、トランジスタ１４５のソース電極及びドレイン電極の一方として機能する。第２の電極１０９は、トランジスタ１４５のソース電極及びドレイン電極の他方として機能する。第３の電極１１３は、トランジスタ１４５のゲート電極として機能する。
【００３４】
本実施の形態では、酸化物半導体膜１０７は、結晶性を有し、表面に結晶方位の揃った平板状の多結晶領域を有する。即ち、酸化物半導体膜１０７の多結晶領域は、表面に対して垂直方向にｃ軸配向をしている。即ち、酸化物半導体膜１０７のｃ軸方向は、表面に対して垂直方向に一致する。なお、ａ−ｂ面での隣り合っている平面の元素は同一物である。なお、平板状の多結晶領域は、表面に対し垂直方向にｃ軸を有する単結晶領域を複数有する領域である。
【００３５】
多結晶領域は、Ｉｎの電子雲が互いに重なり合って連接することにより、電気伝導率σが上昇する。従って、多結晶領域を有する酸化物半導体膜を有するトランジスタは、高い電界効果移動度を実現することができる。
【００３６】
酸化物半導体膜１０７は金属酸化物であり、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの金属酸化物膜を用いることができる。
【００３７】
酸化物半導体膜１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００３８】
また、酸化物半導体膜１０７は、Ｉｎ−Ａ−Ｂ−Ｏで表現される酸化物半導体材料を用いても良い。ここで、Ａは、ガリウム（Ｇａ）やアルミニウム（Ａｌ）などの１３族元素、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）に代表される１４族元素などから選択される一または複数種類の元素を表す。また、Ｂは、亜鉛（Ｚｎ）に代表される１２族元素から選択される一または複数種類の元素を表す。なお、Ｉｎ、Ａ、Ｂの含有量は任意であり、Ａの含有量がゼロの場合を含む。一方、ＩｎおよびＢの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ−Ｚｎ−ＯやＩｎ−Ｚｎ−Ｏなどが含まれる。
【００３９】
酸化物半導体膜１０７が、Ｉｎ２Ｇａ２ＺｎＯ７の結晶構造やＩｎＧａＺｎＯ４の結晶構造の場合、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａｘｉｓ）およびｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。ＩｎＧａＺｎＯ４の結晶やＩｎ２Ｇａ２ＺｎＯ７の結晶の電気伝導は、主としてＩｎによって制御されるため、Ｉｎを含有するレイヤーの、ａ軸およびｂ軸に平行な方向に関する電気特性は良好である。ＩｎＧａＺｎＯ４の結晶やＩｎ２Ｇａ２ＺｎＯ７の結晶は、Ｉｎの電子雲が互いに重なり合って連接し、キャリアパスが形成される。
【００４０】
即ち、ａ−ｂ面の方向とｃ軸の方向とではａ−ｂ面の方向が結晶化しやすい。また、平板状の多結晶領域において、それぞれの単結晶領域のａ−ｂ面は表面に対し平行となる。また、酸化物半導体膜１０７の表面より上は自由空間であり、ここでの上方への結晶の成長はない。これらのことは、ＴＤＳの測定時に４５０℃まで測定を行った際、酸化物半導体膜１０７がＩｎ−Ｇａ−Ｚｎ−Ｏ膜の場合、ＩｎやＧａは検出されないが、亜鉛は真空加熱条件下、特に３００℃付近でピーク検出されることが確認できていることから推察される。なお、ＴＤＳの測定は真空中で行われ、亜鉛の離脱は２００℃付近から検出されていることが確認できている。
【００４１】
従来の酸化物半導体は一般にｎ型であり、酸化物半導体を用いたトランジスタは、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。電界効果移動度が高くともトランジスタがノーマリーオンであると、回路として制御することが困難である。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因であることが知られている。また、酸素欠陥の一部もドナーとなりｎ型化する一つの要因であることが知られている。
【００４２】
そこで酸化物半導体膜をｉ型とするため、ｎ型不純物である水素を酸化物半導体膜から除去し、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化し、かつ、酸素欠陥を除去することにより真性（ｉ型）とし、または実質的に真性型とする。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物や酸素欠陥を極力除去したことにより、高純度化されたｉ型（真性）半導体またはそれに近づけることを特徴としている。酸化物半導体膜を高純度化することにより、トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００４３】
このときの酸化物半導体膜１０７の水素濃度は、１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０が好ましい。また、酸化物半導体膜１０７のキャリア密度が１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満である。即ち、酸化物半導体膜のキャリア密度は、限りなくゼロに近い。また、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行うことができる。キャリア密度は、ホール効果測定により測定することができる。また、より低いキャリア密度の測定は、ＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓｕｒｅｍｅｎｔ）の測定結果及び数式１により求めることができる。
【００４４】
【数１】
【００４５】
酸化物半導体膜１０７の厚さは、１μｍ以上、好ましくは３μｍ以上、より好ましくは１０μｍ以上とすることで、大電力用の半導体装置を作製することができる。
【００４６】
また、本実施の形態では、ゲート電極として機能する第３の電極１１３が環状である。ゲート電極として機能する第３の電極１１３を環状とすることで、トランジスタのチャネル幅を大きくすることができる。本実施の形態のトランジスタにおいて、チャネル長Ｌは酸化物半導体膜の厚さであり、チャネル幅Ｗは第１の電極または第２の電極に接する酸化物半導体膜の端部の長さである。なお、ここでは、第１の電極または第２の電極において、面積の広い方と酸化物半導体膜の接する酸化物半導体膜の端部の長さをＷとする。本実施の形態では、トランジスタの酸化物半導体膜の上面形状はＷ１とＷ２を辺とする長方形であるため、チャネル幅Ｗは２Ｗ１及び２Ｗ２の和である。なお、トランジスタの酸化物半導体膜の上面形状が円形の場合は、円の半径をｒとした場合、チャネル幅Ｗは２πｒである。
【００４７】
また、本実施の形態のトランジスタは、酸化物半導体膜は多結晶領域を有するため、オン状態では、酸化物半導体膜全体がチャネルとして機能し、より多くのキャリアが移動するため、オン電流が高い。また、本実施の形態のトランジスタは、真性キャリア密度がきわめて低いため、最大空乏層幅が極めて広くなり、オフ状態においては空乏層が酸化物半導体膜の内部に広がり、オフ電流が低減される。即ち、オンオフ比が高いトランジスタである。
【００４８】
なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有しており、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件などによって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースまたはドレインとよばない場合がある。その場合、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の領域、第２の領域と表記する場合がある。
【００４９】
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００５０】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００５１】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
【００５２】
絶縁膜１０３は、酸化シリコン膜、酸化窒化シリコン膜などの酸化物絶縁膜、または窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウムなどの窒化物絶縁膜で形成する。また、絶縁膜１０３は積層構造でもよく、例えば、基板１０１側から上記した窒化物絶縁膜のいずれか一つ以上と、上記した酸化物絶縁膜のいずれか一つ以上との積層構造とすることができる。絶縁膜１０３の厚さは、１００ｎｍ以上２μｍ以下とすることが好ましい。
【００５３】
第１の電極１０５及び第２の電極１０９は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、イットリウムから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金などで形成する。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された金属元素を用いることができる。また、第１の電極１０５は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【００５４】
また、第１の電極１０５及び第２の電極１０９として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００５５】
ゲート絶縁膜１１１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜を単層でまたは積層して形成することができる。ゲート絶縁膜１１１は、酸化物半導体膜１０７と接する部分が酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸化物半導体膜１０７に酸素を供給することができ、特性を良好にすることができる。
【００５６】
また、ゲート絶縁膜１１１として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜のいずれか一以上との積層構造とすることができる。ゲート絶縁膜１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁膜１１１の厚さを厚くすることで、ゲートリーク電流を低減することができる。
【００５７】
ゲート電極として機能する第３の電極１１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金膜などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、第３の電極１１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【００５８】
また、ゲート電極として機能する第３の電極１１３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００５９】
次に、酸化物半導体膜１０７を有するトランジスタの動作についてエネルギーバンド図を用いて説明する。
【００６０】
図２は、酸化物半導体を用いた縦型のトランジスタの縦断面図を示す。ドレイン電極（Ｄ）上に酸化物半導体膜（ＯＳ）が設けられ、酸化物半導体膜（ＯＳ）上にソース電極（Ｓ）が設けられ、ドレイン電極、酸化物半導体膜、及びソース電極上にゲート絶縁膜（ＧＩ）が設けられ、その上にゲート電極（ＧＥ１）が設けられている。
【００６１】
図３は、図２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図３（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図３（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加え、ゲート電極に正の電圧（ＶＧ＞０）を加えた場合を示す。
【００６２】
図５は、図２におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示し、ゲート電圧が０Ｖの場合の状態を示す。図６（Ａ）はゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態であり、ソース及びドレイン間にキャリア（電子）が流れるオン状態を示している。また、図６（Ｂ）は、ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態である場合を示す。
【００６３】
図４は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
【００６４】
金属は縮退しているため、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（ＥＦ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因であることが知られている。
【００６５】
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたｉ型またはそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【００６６】
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
【００６７】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図３（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【００６８】
図３（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図３（Ａ）のバリアの高さすなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
【００６９】
酸化物半導体膜の厚さは１μｍ以上、好ましくは３μｍ以上、より好ましくは１０μｍ以上であり、またキャリア密度が少ない。このため、ゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態では、図６（Ａ）に示すように、酸化物半導体膜の表面におけるバンドの曲がりが少なく、伝導帯の下端がフェルミ準位に近づき、酸化物半導体膜全体においてエネルギー的に安定となる。このため、ゲート絶縁膜の近傍のみでなく、酸化物半導体全体においても電子が流れやすくなり、酸化物半導体全体にチャネルが形成され、より多くの電流を流すことができる。一方、オフ電流、即ち、ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態で流れる電流は、直接再結合または間接再結合による正孔と電子の生成−再結合によって流れるが、酸化物半導体はバンドギャップが広く、電子の励起のために大きな熱エネルギーが必要であるため、直接再結合及び間接再結合が生じにくい。このため、ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態では、少数キャリアであるホールは実質的にゼロであるため、直接再結合及び間接再結合が生じにくく、電流は限りなく低く、チャネルの単位面積あたりの電流が１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、より好ましくは１ａＡ／μｍ以下とゼロに近い値となる。
【００７０】
ここで、酸化物半導体の真性キャリア密度について説明する。
【００７１】
半導体に含まれる真性キャリア密度ｎｉは、フェルミ・ディラック統計によるフェルミ・ディラック分布をボルツマン分布の式で近似することで、求められる（数式２参照）。
【００７２】
【数２】
【００７３】
近似式により求められる真性キャリア密度ｎｉは、伝導帯における実効状態密度ＮＣ、価電子帯における実効状態密度ＮＶ、及びバンドギャップＥｇの関係式であり、数式２からシリコンの真性キャリア密度ｎｉは１．４５×１０１０ｃｍ−３、酸化物半導体（ここでは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）の真性キャリア密度ｎｉは１．２×１０−７ｃｍ−３となり、前者は後者よりキャリア密度が１０１７倍大きい。即ち、シリコンと比較して、酸化物半導体の真性キャリア密度が極端に低いことが分かる。
【００７４】
次に、ゲート（ＧＥ１）に負の電位（−ＶＧ）を印加した場合の空乏層幅及びデバイ長について、以下に説明する。
【００７５】
ドナー密度Ｎｄの半導体と、絶縁物と、金属とで構成されるＭＯＳトランジスタに電圧を印加したときに、半導体中に形成される最大空乏層幅ＴＤ ＭＡＸは数式３で求められる。
【００７６】
【数３】
【００７７】
最大空乏層幅はドナー密度及びフェルミポテンシャルの関数で表され、フェルミポテンシャルφＦは数式４で求められる。
【００７８】
【数４】
【００７９】
また、ＭＯＳトランジスタのデバイ長ＬＤは数式５で求められる。
【００８０】
【数５】
【００８１】
なお、εｓは酸化物半導体の比誘電率、ε０は真空の誘電率、Ｎｄはドナー密度、ｑは素電荷、ｋはボルツマン定数、Ｔは温度を示す。
【００８２】
シリコンのｎｉ（真性キャリア密度）を１．４５×１０１０ｃｍ−３、εＳを１１．９とし、酸化物半導体のｎｉを１．２×１０−７ｃｍ−３、εＳを１０として、シリコン及び酸化物半導体を用いたＭＯＳトランジスタの最大空乏層幅、デバイ長を計算した。ここでのトランジスタは、チャネルが基板表面に対して平行に形成される横型ＭＯＳトランジスタの構造を用いて計算した。また、ここでの最大空乏層幅は、基板に対して垂直方向に広がる空乏層の幅に相当する。なお、横型ＭＯＳトランジスタの空乏層の広がりは、縦型ＭＯＳトランジスタにおいても同様の傾向がみられるとしている。
【００８３】
なお、シリコンの場合、ドナー密度は不純物（Ｐ）の密度に依存する。酸化物半導体の場合、ドナーとしては酸素欠陥や水素が寄与する。
【００８４】
数式４から得られる最大空乏層幅及び数式５から得られるデバイ長は、ドナー密度が低いほど、最大空乏層が広がり、デバイ長が増大する。また、最大空乏層幅ＴＤ ＭＡＸは真性キャリア密度ｎｉに依存し、ｎｉが少ない酸化物半導体の方がシリコンよりも空乏層が広がることがわかる。また、ドナー密度（Ｎｄ）が低減するほど、デバイ長が増大し、空乏層が酸化物半導体全体に広がる。代表的には、ドナー密度が１×１０１２〜１×１０１８ｃｍ−３の間では、酸化物半導体及びシリコンの最大空乏層幅がサブミクロンオーダから数十μｍとなり、酸化物半導体及びシリコンのデバイ長が数ｎｍから数μｍとなる。また、ドナー濃度が１×１０−５〜１×１０１ｃｍ−３の範囲では、酸化物半導体の最大空乏層幅が数十μｍから数千μｍ、デバイ長が数μｍから数百μｍと大幅に増大し、空乏層が酸化物半導体全体に広がることがわかる。
【００８５】
以上のことから、酸化物半導体は、バンドギャップが広く、真性キャリア密度が低いため、最大空乏層及びデバイ長が増大し、オフ状態においては酸化物半導体全体に空乏層が広がるため、オフ電流を低減することができ、限りなくゼロに近くなる。
【００８６】
なお、このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、または実質的に真性とすることで、ゲート絶縁膜との界面特性が顕在化する。そのためゲート絶縁膜は、酸化物半導体と良好な界面を形成できるものが好ましい。例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される緻密な絶縁膜、またはスパッタリング法で作製される絶縁膜を用いることが好ましい。さらには、ゲート絶縁膜とゲート電極との界面を良好にするため、ゲート絶縁膜の表面に、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される緻密な絶縁膜を形成してもよい。
【００８７】
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、オン電流が高く、オフ電流が低く、オンオフ比の高い、良好な動作特性を有するトランジスタとなる。また、温度変化に伴うオン電流、電界効果移動度、しきい値電圧の変動が極めて低い。
【００８８】
ここで、酸化物半導体を用いたトランジスタのドレイン耐性について説明する。
【００８９】
半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア（電子、正孔）が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど、衝突イオン化係数が小さくなる傾向が知られている。
【００９０】
酸化物半導体のバンドギャップは、３．１５ｅＶであり、シリコンのバンドギャップの１．１２ｅＶとくらべると、大きいため、アバランシェ降伏が起こりにくいと期待される。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくいと期待される。
【００９１】
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。
【００９２】
ホットキャリア劣化とは、高速に加速された電子によりチャネル中のドレイン近傍でゲート酸化膜中に固定電荷が生じることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。
【００９３】
シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。なお、高耐圧材料の一つであるシリコンカーバイドのバンドキャップと酸化物半導体のバンドギャップは同等であるが、酸化物半導体の方が、移動度が２桁程小さいため、電子が加速されにくく、また、ゲート絶縁膜である酸化膜との障壁が、シリコンカーバイド、窒化ガリウム、シリコンよりも大きいため、酸化膜に注入される電子が極めて少ないため、シリコンカーバイド、窒化ガリウム、シリコンよりホットキャリア劣化が生じにくく、ドレイン耐圧が高いといえる。このため、チャネルとして機能する酸化物半導体と、ソース電極及びドレイン電極との間に低濃度不純物領域を形成する必要が無く、トランジスタ構造が極めて簡単になり、製造工程数を低減できる。
【００９４】
以上のことから、酸化物半導体を用いたトランジスタはドレイン耐圧が高く、具体的には１００Ｖ以上、好ましくは５００Ｖ以上、より好ましくは１ｋＶ以上のドレイン耐圧を有することが可能である。
【００９５】
ここで、トランジスタの代表例であるシリコンカーバイドと酸化物半導体の比較について以下に示す。ここでは、シリコンカーバイドとして、４Ｈ−ＳｉＣを用いる。
【００９６】
酸化物半導体と４Ｈ−ＳｉＣはいくつかの共通点を有している。真性キャリア密度はその一例である。常温におけるフェルミ・ディラック分布を用いる、酸化物半導体の真性キャリア密度は１０−７ｃｍ−３程度と見積もられるが、これは、４Ｈ−ＳｉＣにおける６．７×１０−１１ｃｍ−３と同様、極めて低い値である。
【００９７】
また、酸化物半導体のエネルギーバンドギャップは３．０〜３．５ｅＶであり、４Ｈ−ＳｉＣのエネルギーバンドギャップは３．２６ｅＶであるから、ワイドギャップ半導体という点においても、酸化物半導体とシリコンカーバイドとは共通している。
【００９８】
しかしながら、酸化物半導体及びシリコンカーバイドにおいて、製造温度が大きく異なる。シリコンカーバイドは例えば１５００℃〜２０００℃の活性化熱処理を必要とする。一方、酸化物半導体は、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の熱処理で結晶性を有する酸化物半導体を作製することが可能であり、大面積基板上にトランジスタを作製することができる。また、スループットを高めることができる。
【００９９】
ＳｉＣ−ＭＯＳＦＥＴの作製工程においては、ドナーまたはアクセプターとなりうる不純物（リン、ボロン等）のドーピング工程、及び活性化のための高温熱処理工程を含む。ところで、酸化物半導体はその電子親和力が比較的大きい。そのため、適切な仕事関数を持つ金属を電極として選択することで、トランジスタ作製工程において不純物を添加しなくとも電極とのオーミック接触を形成することができ、コンタクト部にｎ＋領域を形成しやすい点で工程の簡略化を図れる。
【０１００】
なお、酸化物半導体において、バンドギャップ内のＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）等の物性研究は多くなされているが、これらの研究は、ＤＯＳそのものを十分に減らすという思想を含まない。本実施の形態では、エネルギーギャップ中のＤＯＳの原因たり得る水や水素を酸化物半導体中より除去することで、高純度化した酸化物半導体を作製する。これは、ＤＯＳそのものを十分に減らすという思想に基づくものである。そして、これによって極めて優れた工業製品の製造を可能とするものである。
【０１０１】
さらに、酸素欠乏により発生する金属の不対結合手に対して酸素を供給し、酸素欠陥によるＤＯＳを減少させることにより、いっそう高純度化された（ｉ型の）酸化物半導体とすることも可能である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、当該酸化膜から酸素を供給して、酸素欠陥によるＤＯＳを減少させることが可能である。
【０１０２】
酸化物半導体の欠陥は、過剰な水素による伝導帯より下に０．１〜０．２ｅＶの浅い準位や、酸素の不足による深い準位、などに起因するものとされている。これらの欠陥を無くすために、水素を徹底的に除去し、酸素を十分に供給する、という技術思想は正しいものであろう。
【０１０３】
また、酸化物半導体は一般にｎ型とされているが、本実施の形態では、不純物、特に水や水素を除去することによりｉ型化を実現する。この点、シリコンなどのように不純物を添加してのｉ型化ではなく、従来にない技術思想を含むものといえる。また、酸化物半導体を構成しない重元素、例えば鉄、ニッケル等の不純物の密度も１×１０１５ｃｍ−３以下であることが好ましい。
【０１０４】
また、酸化物半導体をｉ型化することにより、トランジスタの温度特性が良好であり、代表的には、−２５℃から１５０℃までの温度範囲において、トランジスタの電流電圧特性において、オン電流、オフ電流、電界効果移動度、Ｓ値、及びしきい値電圧の変動がほとんどなく、温度による電流電圧特性の劣化がほとんどない。
【０１０５】
なお、本実施の形態で示す酸化物半導体を用いたトランジスタは、シリコンカーバイドを用いたトランジスタと比較して、チャネル移動度がやや低いが、ドレイン電圧を高くする、チャネル幅（Ｗ）を大きくすることで、トランジスタの電流値を高め、デバイス特性を向上させることができる。
【０１０６】
本実施の形態の技術思想は、酸化物半導体中にさらに加えることをせずに、逆に不本意に存在する水、水素という不純物を意図的に除去することにより、酸化物半導体自体を高純度化することである。すなわち、ドナー準位を構成する水または水素を除去し、さらに酸素欠陥を低減し、酸化物半導体を構成する主成分材料の酸素を十分に供給することにより、酸化物半導体を高純度化することである。
【０１０７】
成膜時点での酸化物半導体には、１×１０２０ｃｍ−３〜９×１０２０ｃｍ−３の範囲の水素がＳＩＭＳ（二次イオン質量分析）で測定される。このドナー準位の原因となる水または水素を意図的に除去し、さらに水または水素の除去に伴い同時に減少してしまう酸素（酸化物半導体の成分の一つ）を酸化物半導体に加えることにより、酸化物半導体を高純度化し、ｉ型（真性）半導体とする。
【０１０８】
また、本実施の形態においては、酸化物半導体中の水、水素の量は少なければ少ないほど好ましく、キャリアも少なければ少ないほど良い。すなわち、キャリア密度は１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満が求められる。更には、本実施の形態の技術思想的には、ゼロに近いまたはゼロが理想である。特に、酸化物半導体を、酸素、窒素、または超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）雰囲気で、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理をすることにより、ｎ型不純物となる水、または水素を除去し、高純度化することができる。また、水、または水素等の不純物を除去することにより、酸化物半導体を高純度化することで、キャリア密度を１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満とすることができる。
【０１０９】
更に、熱処理を４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の高温とすると、酸化物半導体を高純度化すると共に、結晶化させることが可能であり、酸化物半導体の表面から内部に向かって結晶成長し、ｃ軸配向した多結晶領域を有する酸化物半導体となる。ｃ軸配向した多結晶領域とは、表面に対し垂直方向にｃ軸を有する単結晶領域を複数有する領域である。
【０１１０】
本発明は、当該ｃ軸配向した多結晶領域を有する酸化物半導体膜を種結晶として、その上に第２の酸化物半導体膜を設け、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理をすることで、第２の酸化物半導体膜が、種結晶と同様にｃ軸配向した多結晶領域を有することができる。即ち、種結晶のｃ軸と第２の酸化物半導体膜のｃ軸が同軸となる、理想的なアキシャル成長、またはエピタキシャル成長をさせることができる。
【０１１１】
また、種結晶と同軸となる第２の酸化物半導体膜は、成膜後の熱処理による固相成長のみではなく、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下で加熱しながら第２の酸化物半導体を成膜、代表的にはスパッタリングすることで、堆積しつつ結晶成長させることができる。
【０１１２】
さらには、酸化物半導体のキャリアを低減し、好ましくは無くしてしまうことで、トランジスタにおいて酸化物半導体はキャリアを通過させる通路（パス）として機能させる。その結果、酸化物半導体は高純度化したｉ型（真性）半導体であり、キャリアがない、または極めて少なくせしめることにより、トランジスタのオフ状態ではオフ電流を極めて低くできるというのが本実施の形態の技術思想である。
【０１１３】
また、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリアを有さない、または極めて少ないように高純度化したｉ型（真性）とすると、キャリアは電極のソース、ドレインにより供給される。酸化物半導体の電子親和力χおよびフェルミ準位、理想的には真性フェルミ準位と一致したフェルミ準位と、ソース、ドレインの電極の仕事関数とを適宜選択することで、ソース電極及びドレイン電極からキャリアを注入させることが可能となり、ｎ型トランジスタ及びｐ型トランジスタを適宜作製することができる。
【０１１４】
ところで、チャネルが基板と概略平行に形成される横型トランジスタにおいては、チャネルのほかにソース及びドレインを設ける必要があり、基板におけるトランジスタの占有面積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型トランジスタにおいては、ソース、チャネル、及びドレインを積層するため、基板表面における占有面積を低減することができる。この結果、トランジスタの微細化が可能である。
【０１１５】
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基または水素化物などが極力含まれないように高純度化し、且つ多結晶領域を有せしめることにより、トランジスタの動作を良好なものとすることができる。特に、耐圧を高め、ショートチャネル効果を抑制し、オンオフ比を高めることができる。また、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を抑制することができ、高い信頼性を実現することができる。また、電気特性の温度依存性を抑制することができる。また、これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの、あるいは、１４００℃程度の高温での処理により単結晶を得るもののみであったが、上記に示したように、酸化物半導体膜に平板状の多結晶領域を形成した後、当該多結晶領域を種として結晶成長させる方法により、比較的低温で多結晶領域を有する酸化物半導体膜の厚膜化が可能であり、より広い工業応用が開ける。
【０１１６】
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造のトランジスタについて、図７を用いて説明する。
【０１１７】
図７（Ａ）はトランジスタ１４７の上面図であり、図７（Ｂ）は図７（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【０１１８】
図７（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。なお、第２の電極１０９の端部が、酸化物半導体膜１０７端部の内側に位置することが実施の形態１と異なる。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、少なくとも酸化物半導体膜及び第２の電極の側面と対向するように、第３の電極１１３が設けられている。ゲート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続する配線１３１（図７（Ａ）参照）、第２の電極１０９と接続する配線１２９、第３の電極１１３と接続する配線１２５が形成される。
【０１１９】
本実施の形態では、実施の形態１と同様に、酸化物半導体膜１０７は、結晶性を有し、表面に対して垂直方向にｃ軸配向をしている。即ち、酸化物半導体膜１０７のｃ軸方向は、表面に対して垂直方向に一致する。なお、ａ−ｂ面での隣り合っている平面の元素は同一物である。
【０１２０】
また、酸化物半導体膜１０７は、高純度化されており、水素濃度は、１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０が好ましい。また、酸化物半導体膜１０７のキャリア密度が１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満である。即ち、酸化物半導体膜のキャリア密度は、限りなくゼロに近い。また、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【０１２１】
本実施の形態のトランジスタにおいて、チャネル長Ｌは、断面構造において、酸化物半導体膜がゲート絶縁膜と接する領域における、第１の電極１０５及び第２の電極１０９の距離である。また、チャネル幅Ｗは第１の電極または第２の電極に接する酸化物半導体膜の端部の長さである。なお、ここでは、第１の電極または第２の電極において、面積の広い方と酸化物半導体膜の接する酸化物半導体膜の端部の長さをＷとする。本実施の形態では、トランジスタの酸化物半導体膜の上面形状は長方形であるため、チャネル幅Ｗは２Ｗ１及び２Ｗ２の和である。なお、トランジスタの酸化物半導体膜の上面形状が円形の場合は、円の半径をｒとした場合、チャネル幅Ｗは２πｒである。
【０１２２】
本実施の形態では、実施の形態１と比較して、チャネル長Ｌが長い。また、酸化物半導体膜１０７の側面のみでなく、酸化物半導体膜１０７の上面側においても、ゲート電極として機能する第３の電極１１３に印加された電圧の影響を受ける。このため、実施の形態１と比較して、よりチャネルの制御が容易となる。
【０１２３】
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基または水素化物などが極力含まれないように高純度化し、且つ多結晶領域を有せしめることにより、トランジスタの動作を良好なものとすることができる。特に、耐圧性を高め、ショートチャネル効果を低減し、オンオフ比を高めることができる。また、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を抑制することができ、高い信頼性を実現することができる。また、電気特性の温度依存性を抑制することができる。
【０１２４】
（実施の形態３）
本実施の形態では、実施の形態１または実施の形態２に示すトランジスタを用いて構成される３端子型ダイオードの形態について、図８を用いて説明する。
【０１２５】
図８は、３端子型ダイオードの断面図に相当する。
【０１２６】
図８（Ａ）に示す三端子型ダイオード１４９ａは、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。また、ゲート絶縁膜１１１には開口部が形成されており、開口部において、第２の電極１０９及び第３の電極１１３が接続される。
【０１２７】
図８（Ｂ）に示す三端子型ダイオード１４９ｂは、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。また、ゲート絶縁膜１１１には開口部が形成されており、開口部において、第１の電極１０５及び第３の電極１１３が接続される。
【０１２８】
本実施の形態に示す三端子型ダイオードは、ゲート電極として機能する第３の電極と、ソース電極またはドレイン電極の一方とが電気的に接続されていることを特徴とする。例えば、ドレイン電極として機能する第１の電極と、ゲート電極として機能する第３の電極が電気的に接続される構造の場合、ドレイン電極にソース電極よりも高い電圧（正の電圧）が印加されると、ゲート電極にも正の電圧が印加されるため、トランジスタがオン状態となり、順方向電流がより流れやすくなる。一方、ドレイン電極にソース電極よりも低い電圧（負の電圧）が印加されると、トランジスタがオフ状態となり、逆方向電流がより流れにくくなるため、ダイオードの整流特性をより高めることができる。
【０１２９】
なお、本実施の形態では、３端子型ダイオードについて説明したが、第３の電極を有さない、２端子型ダイオードを作製することができる。
【０１３０】
（実施の形態４）
本実施の形態では、耐熱性の高いトランジスタについて、図１を用いて説明する。
【０１３１】
図１に示す基板１０１において、放熱性の高い基板を用いることで、耐熱性の高いトランジスタを作製することができる。放熱性の高い基板としては、半導体基板、金属基板、プラスチック等があり、半導体基板の代表例としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板等がある。金属基板の代表例としては、アルミニウム基板、銅基板、ステンレス基板等がある。プラスチック基板の代表例としては、カーボン繊維、金属繊維、金属片等を有するプラスチック基板がある。なお、半導体基板、金属基板、及びプラスチック基板は、これらに限定されず放熱性の高いものであれば、適宜用いることができる。
【０１３２】
また、図１に示す絶縁膜１０３として、熱伝導率の高い絶縁膜を形成することで、耐熱性の高いトランジスタを作製することができる。熱伝導率の高い絶縁膜としては、窒化アルミウム膜、窒化酸化アルミニウム膜、窒化シリコン膜等がある。
【０１３３】
また、図１に示す第１の電極１０５と絶縁膜１０３の間に半導体膜を設けてもよい。半導体膜の代表例としては、シリコン膜、ゲルマニウム膜、シリコンカーバイド膜、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）膜等がある。
【０１３４】
なお、以上の構成のいずれか一つ以上を用いることで、耐熱性の高いトランジスタを作製することができる。
【０１３５】
（実施の形態５）
本実施の形態では、第１の電極１０５及び第２の電極１０９において、仕事関数の異なる材料を用いて形成することを特徴とするトランジスタについて説明する。
【０１３６】
本実施の形態では、第１の電極１０５及び第２の電極１０９の一方が、酸化物半導体の電子親和力以下の仕事関数の導電材料で形成され、第１の電極１０５及び第２の電極１０９の他方が、酸化物半導体の電子親和力より大きい仕事関数の導電材料で形成される。
【０１３７】
例えば、酸化物半導体の電子親和力（χ）が４．３ｅＶである場合、酸化物半導体の電子親和力よりも大きい仕事関数の導電性材料の例として、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）などを用いることができる。また、仕事関数が酸化物半導体の電子親和力以下である導電性材料の例として、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、ジルコニウム（Ｚｒ）などを用いることができる。
【０１３８】
はじめに、ドレインとして機能する電極を酸化物半導体の電子親和力より仕事関数の大きい導電性材料で形成し、ソースとして機能する電極を酸化物半導体の電子親和力以下の仕事関数の導電性材料で形成する場合について、説明する。
【０１３９】
ドレインとして機能する電極を形成する導電性材料の仕事関数をφｍｄとし、ソースとして機能する電極を形成する導電性材料の仕事関数φｍｓとし、仕事関数φｍｓ、電子親和力χ、及び仕事関数φｍｄの関係が、数式６で示す関係となるようにする。
【０１４０】
【数６】
【０１４１】
このように、ソースとして機能する電極の仕事関数が、酸化物半導体の電子親和力以下であるため、トランジスタがオン状態における障壁（例えば図３（Ｂ）のｈ）を低減でき、低いゲート電圧でオン状態となり、大電流を流すことができる。
【０１４２】
一方、仕事関数φｍｄ、電子親和力χ、及び仕事関数φｍｓの関係が、数式７で示す関係となるようにする。
【０１４３】
【数７】
【０１４４】
このように、ソースとして機能する電極の仕事関数が、酸化物半導体の電子親和力より大きいため、トランジスタの障壁が高くなる。このため、オフ状態における電流を低減することができる。
【０１４５】
なお、ソースとして機能する電極を第１の電極１０５及び第２の電極１０９の一方とし、ドレインとして機能する電極を第１の電極１０５及び第２の電極１０９の他方とすることができる。
【０１４６】
以上のことから、第１の電極１０５及び第２の電極１０９の一方が、酸化物半導体の電子親和力以下の仕事関数の導電材料で形成され、第１の電極１０５及び第２の電極１０９の他方が、酸化物半導体の電子親和力より大きい仕事関数の導電材料で形成されることで、トランジスタのオン特性またはオフ特性を向上させることができる。
【０１４７】
また、実施の形態３に示すダイオードにおいても、式６または式７の関係を満たすことで、整流特性の高いダイオードとなる。
【０１４８】
（実施の形態６）
本実施の形態では、図１または図７に示すトランジスタの製造工程について、図９乃至図１２を用いて説明する。
【０１４９】
図９（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成し、絶縁膜１０３上に第１の電極１０５を形成する。第１の電極１０５は、トランジスタのソース電極及びドレイン電極の一方として機能する。
【０１５０】
絶縁膜１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
【０１５１】
なお、スパッタリング法で絶縁膜１０３を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜１０３を形成することが好ましい。これは、絶縁膜１０３に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気されるため、当該処理室で絶縁膜１０３を形成すると、絶縁膜１０３に含まれる不純物の濃度を低減できる。
【０１５２】
また、絶縁膜１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１５３】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を形成する場合に用いられ、ＤＣスパッタリング法は主に金属膜を形成する場合に用いられる。
【０１５４】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複数種類の材料を同時に放電させて形成することもできる。
【０１５５】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【０１５６】
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法を用いることもできる。
【０１５７】
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
【０１５８】
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板１０１に絶縁膜１０３として、酸化シリコン膜を形成する。なお、絶縁膜１０３を形成する際は、基板１０１は加熱されていてもよい。
【０１５９】
例えば、石英（好ましくは合成石英）ターゲットを用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気でＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は１００ｎｍとするとよい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることができる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用いて行う。
【０１６０】
また、絶縁膜１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及びシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱されていてもよい。
【０１６１】
絶縁膜１０３として窒化シリコン膜及び酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
【０１６２】
第１の電極１０５は、基板１０１上に導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。または、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を形成することで、工程数を削減することができる。なお、第１の電極１０５の端部をテーパ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。第１の電極１０５の端部と絶縁膜１０３のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができる。
【０１６３】
本実施の形態では、第１の電極１０５となる導電膜として、スパッタリング法により膜厚５０ｎｍのチタン膜を形成し、厚さ１００ｎｍのアルミニウム膜を形成し、厚さ５０ｎｍのチタン膜を形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第１の電極１０５を形成する。
【０１６４】
次に、図９（Ｂ）に示すように、絶縁膜１０３及び第１の電極１０５上に、厚さ２ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜１０２ａを形成する。
【０１６５】
ここで、第１の酸化物半導体膜１０２ａの作製方法について、説明する。
【０１６６】
絶縁膜１０３及び第１の電極１０５上にスパッタリング法、塗布法、印刷法等により、厚さ２ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜１０２ａを形成する。
【０１６７】
第１の酸化物半導体膜１０２ａは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表的にはアルゴン）及び酸素雰囲気においてスパッタリング法により形成することができる。
【０１６８】
また、第１の酸化物半導体膜１０２ａの成膜を行う前、または成膜中、または成膜後に、スパッタ装置内に残存している水分などを除去することが好ましい。スパッタ装置内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気したスパッタ装置の成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１６９】
第１の酸化物半導体膜１０２ａとしては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。
【０１７０】
また、第１の酸化物半導体膜１０２ａは、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【０１７１】
また、第１の酸化物半導体膜１０２ａは、Ｉｎ−Ａ−Ｂ−Ｏで表現される酸化物半導体材料を用いても良い。ここで、Ａは、ガリウム（Ｇａ）やアルミニウム（Ａｌ）などの１３族元素、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）に代表される１４族元素などから選択される一または複数種類の元素を表す。また、Ｂは、亜鉛（Ｚｎ）に代表される１２族元素から選択される一または複数種類の元素を表す。なお、Ｉｎ、Ａ、Ｂの含有量は任意であり、Ａの含有量がゼロの場合を含む。一方、ＩｎおよびＢの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ−Ｚｎ−ＯやＩｎ−Ｚｎ−Ｏなどが含まれる。
【０１７２】
第１の酸化物半導体膜を形成する際に、Ｉｎ：Ｇａ：Ｚｎ＝１：０以上２以下：１以上５以下の組成比を有する金属酸化物ターゲットを用いることを特徴とする。本実施の形態では、酸化物半導体ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子比］））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。また、酸化物半導体ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子比］の組成比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子比］の組成比を有するターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［原子比］の組成比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：０．５：２［原子比］の組成比を有するターゲットを用いることもできる。また、Ｇａを含まないＩｎ：Ｚｎ＝１：１［原子比］のターゲットを用いてもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を用いるよりもＩｎ−Ｚｎ−Ｏ膜を用いることで電界効果移動度を高くすることができる。本実施の形態では、後に加熱処理を行い意図的に結晶化させるため、結晶化が生じやすい酸化物半導体ターゲットを用いることが好ましい。
【０１７３】
また、酸化物半導体ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。相対密度の高いターゲットを用いると、形成される酸化物半導体膜中の不純物濃度を低減することができ、電気特性または信頼性の高いトランジスタを得ることができる。
【０１７４】
また、第１の酸化物半導体膜１０２ａの成膜を行う前、スパッタ装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うと良い。プリヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プリヒート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物半導体膜の成膜を行う。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
【０１７５】
次に、第１の酸化物半導体膜１０２ａの第１の加熱処理を行い、少なくとも一部を結晶化させる。第１の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。第１の加熱処理によって表面から結晶成長した多結晶領域を有する第１の酸化物半導体膜１０２ｂ（第１の結晶性を有する酸化物半導体膜ともいう。）を形成する（図９（Ｃ）参照。）。多結晶領域は、表面から内部に向かって結晶成長し、２ｎｍ以上１５ｎｍ以下の平均厚さを有する板状結晶である。また、表面に形成される多結晶領域は、その表面に対して垂直方向にｃ軸配向をしている。本実施の形態では、第１の加熱処理によって第１の酸化物半導体膜のほとんどを多結晶とする例を示す。第１の酸化物半導体膜の表面に形成される比較的結晶方位の揃った多結晶領域は、表面から垂直方向に結晶成長するため、下地部材の影響を受けることなく形成することができる。
【０１７６】
なお、第１の酸化物半導体膜１０２ｂのうち、第１の電極１０５の凹凸と重なる領域は結晶粒界があり、多結晶体となる。また、第１の酸化物半導体膜１０２ｂのうち、多結晶のａ−ｂ面、ａ軸、ｂ軸がずれることもありうる。
【０１７７】
第１の酸化物半導体膜が、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の場合に、第１の酸化物半導体膜の表面に、結晶方位の揃った結晶領域が形成されるメカニズムの一例を説明する。加熱処理により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に含まれる亜鉛が拡散し、表面近傍に集まり、結晶成長の種となる。このときのその結晶成長は、表面に平行な方向の結晶成長のほうが、表面に対して垂直方向の結晶成長よりも強いため、平板状の多結晶領域が形成される。即ち、ａ−ｂ面の方向とｃ軸の方向とはａ−ｂ面の方向が結晶化しやすい。また、平板状の多結晶領域において、それぞれの単結晶領域のａ−ｂ面は表面に対し平行となる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面上は自由空間であり、ここでの上方への結晶の成長はない。これらのことは、ＴＤＳの測定時に４５０℃まで測定を行った際、ＩｎやＧａは検出されないが、亜鉛は真空加熱条件下、特に３００℃付近でピーク検出されることが確認できている。なお、ＴＤＳの測定は真空中で行われ、亜鉛は２００℃付近から検出されていることが確認できている。
【０１７８】
なお、第１の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の超乾燥空気中で第１の加熱処理を行っても良い。
【０１７９】
本実施の形態では、第１の加熱処理として、乾燥空気雰囲気で７００℃、１時間の加熱処理を行う。
【０１８０】
また、第１の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水化が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第１の酸化物半導体膜内部に酸素を補給してｉ型とすることができる。
【０１８１】
なお、第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
【０１８２】
次に、少なくとも表面に平板状の多結晶領域を有する第１の酸化物半導体膜１０２ｂ上に、第１の酸化物半導体膜１０２ｂよりも膜厚の厚い第２の酸化物半導体膜１０４ａを形成する（図９（Ｄ）参照。）。第２の酸化物半導体膜１０４ａの膜厚は１μｍ以上、さらには３μｍ以上、さらには１０μｍ以上が好ましい。第２の酸化物半導体膜１０４ａは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表的にはアルゴン）及び酸素雰囲気においてスパッタリング法により形成することができる。
【０１８３】
第２の酸化物半導体膜１０４ａとしては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。
【０１８４】
また、第１の酸化物半導体膜と第２の酸化物半導体膜１０４ａは、同一成分材料を用いることが好ましい。同一成分材料を用いる場合、後に行われる結晶化において第１の酸化物半導体膜の多結晶領域を結晶成長の種として結晶成長を行いやすくなる。また、同一成分を含む材料である場合には、密着性などの界面物性や電気的特性も良好である。
【０１８５】
次に、第２の加熱処理を行い、第１の酸化物半導体膜１０２ｂの結晶領域を結晶成長の種として結晶成長を行う。第２の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下とする。また、加熱時間は１分以上２４時間以下とする。第２の加熱処理によって第２の酸化物半導体膜１０４ａを結晶化させる。こうして多結晶領域を有する酸化物半導体膜１０８（第２の結晶性を有する酸化物半導体膜ともいう。）を得ることができる（図９（Ｅ）参照。）。このとき、同一の結晶構造かつ近接した格子定数（ミスマッチが１％以下）を有することが好ましい。なお、酸化物半導体膜１０８は、第１の酸化物半導体膜及び第２の酸化物半導体膜を含む。第２の加熱処理の温度を、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下とすることで、第２の酸化物半導体膜１０４ａの結晶成長における結晶軸と、第１の酸化物半導体膜１０２ｂの結晶軸とが略同一となるように、第２の酸化物半導体膜１０４ａを結晶成長（エピタキシャル成長、またはアキシャル成長ともいう。）させることができる。また、第２の酸化物半導体膜１０４ａを固相成長でエピタキシャル成長またはアキシャル成長させることができる。
【０１８６】
また、図９（Ｃ）乃至図９（Ｅ）の工程を具体的に説明するために、図１２（Ａ）乃至図１２（Ｃ）を用いて説明する。
【０１８７】
図１２（Ａ）は、結晶化のための第１の加熱処理が行われた後の第１の酸化物半導体膜１０２ｂを示している。図１２（Ａ）は図９（Ｃ）に対応している。また、図１２（Ｂ）は図９（Ｄ）に対応しており、第２の酸化物半導体膜１０４ａの成膜直後の断面図である。また、図１２（Ｃ）は、図９（Ｅ）に対応しており、第２の加熱処理後の断面図である。第２の加熱処理によって、さらに高い配向性を有する多結晶領域を有する酸化物半導体膜１０８となる。また、第１の酸化物半導体膜と第２の酸化物半導体膜に同一主成分の酸化物半導体材料を用いる場合、図１２（Ｃ）に示すように、第１の酸化物半導体膜１０２ｂの結晶領域を種結晶として第２の酸化物半導体膜１０４ｂの表面に向かって上方に結晶成長し、第２の酸化物半導体膜１０４ｂが形成され、酸化物半導体膜同士が同一結晶構造を有する。そのため、図１２（Ｃ）では点線で示したが、第１の酸化物半導体膜と第２の酸化物半導体膜の境界は不明瞭となることがある。また、第２の加熱処理によって、成膜直後の第２の酸化物半導体膜１０４ｂの内部は、高純度化される。
【０１８８】
なお、第２の加熱処理は、窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの雰囲気下で行う。このとき、窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下の超乾燥空気中で第２の加熱処理を行っても良い。また、第２の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気として雰囲気を切り替えても良い。
【０１８９】
なお、第２の加熱処理に用いる加熱処理装置も特に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＧＲＴＡ装置、ＬＲＴＡ装置等のＲＴＡ装置を用いることができる。
【０１９０】
次に、第１の酸化物半導体膜及び第２の酸化物半導体膜からなる酸化物半導体膜１０８上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて酸化物半導体膜１０８をエッチングして、島状の酸化物半導体膜１０７を形成する。また、島状の酸化物半導体膜１０７を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。当該エッチングにより、第２の電極１０９及び酸化物半導体膜１０７の端部と、第１の電極１０５のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい。
【０１９１】
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体膜１０７を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
【０１９２】
なお、ここでは、酸化物半導体膜と、第１の電極１０５とのエッチングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、酸化物半導体膜のエッチングレートの高い条件を選択する。
【０１９３】
酸化物半導体膜をウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１９４】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１９５】
また、酸化物半導体膜をドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１９６】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１９７】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
【０１９８】
次に、絶縁膜、第１の電極１０５、及び島状の酸化物半導体膜１０７上に、後に第２の電極１０９となる導電膜１１０を形成する（図１０（Ａ）参照）。導電膜１１０は、後に第２の電極１０９となる。導電膜１１０は、第１の電極１０５の材料及び手法を適宜用いることができるが、第１の電極１０５よりエッチング速度の速い材料を用いることで、後のエッチング工程が容易となる。
【０１９９】
次に、導電膜１１０上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて導電膜１１０をエッチングして、第２の電極１０９を形成する（図１０（Ｂ）参照。）。
【０２００】
本実施の形態では、エッチャントとして過水アンモニア水（アンモニア、水、過酸化水素水の混合液）を用いて、第２の電極１０９となる導電膜をエッチングして、第２の電極１０９を形成する。
【０２０１】
なお、ここでの導電膜１１０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
【０２０２】
次に、図１０（Ｃ）に示すように、第１の電極１０５、酸化物半導体膜１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。
【０２０３】
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体膜（水素濃度が低減され高純度化された酸化物半導体膜）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁膜１１１との界面は重要である。そのため高純度化された酸化物半導体膜に接するゲート絶縁膜１１１は、高品質化が要求される。
【０２０４】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。水素濃度が低減され高純度化された酸化物半導体膜と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。また、高密度プラズマＣＶＤにより得られた絶縁膜は、一定した厚さの膜を形成できるため、段差被覆性に優れている。また、高密度プラズマＣＶＤにより得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。
【０２０５】
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁膜の形成後の加熱処理によってゲート絶縁膜の膜質、酸化物半導体膜との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体膜との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０２０６】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体膜に添加されていると、不純物と酸化物半導体膜の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された不対結合がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
【０２０７】
これに対して、酸化物半導体膜の不純物、特に水素や水などを極力除去し、上記のようにゲート絶縁膜との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることを可能としている。
【０２０８】
スパッタリング法でゲート絶縁膜１１１を形成することでゲート絶縁膜１１１中の水素濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０２０９】
なお、酸化物半導体膜に接して設けられる絶縁膜にハロゲン元素（例えば、フッ素または塩素）を含ませ、または酸化物半導体膜を露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体膜にハロゲン元素を含ませ、酸化物半導体膜または該酸化物半導体膜に接して設けられる絶縁膜との界面に存在しうる、水素、水、水酸基または水素化物（水素化合物ともいう）などの不純物を排除してもよい。絶縁膜にハロゲン元素を含ませる場合には、該絶縁膜中におけるハロゲン元素濃度は、５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３程度とすればよい。
【０２１０】
また、上記したように酸化物半導体膜中または酸化物半導体膜とこれに接する絶縁膜との界面にハロゲン元素を含ませ、酸化物半導体膜と接して設けられた絶縁膜が酸化物絶縁膜である場合には、酸化物半導体膜と接しない側の酸化物絶縁膜を、窒素物絶縁膜で覆うことが好ましい。すなわち、酸化物半導体膜に接する酸化物絶縁膜の上に接して窒化シリコン膜などを設ければよい。このような構造とすることで、水素、水、水酸基または水素化物などの不純物が酸化物絶縁膜に侵入することを低減することができる。
【０２１１】
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９側から酸化シリコン膜と窒化シリコン膜を積層した構造とすることもできる。例えば、第１のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン膜を形成する。
【０２１２】
また、ゲート絶縁膜１１１を形成する前、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなくゲート絶縁膜１１１の成膜を行う。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
【０２１３】
次に、不活性ガス雰囲気、または酸素ガス雰囲気で第３の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。当該加熱処理により、第１の加熱処理及び第２で発生した酸素欠陥に酸素を供給することで、ドナーとなる酸素欠陥を更に低減し、化学量論比を満たす構成とすることが可能であり、酸化物半導体膜１０７をよりｉ型化または実質的にｉ型化にすることができる。なお、当該第３の加熱処理は、のちに形成される第３の電極１１３、絶縁膜１１７、または配線１２５、１２９のいずれかを形成した後に行ってもよい。当該加熱処理により、酸化物半導体膜中に含まれる水素または水分をゲート絶縁膜に拡散させることができる。
【０２１４】
次に、ゲート絶縁膜１１１上にゲート電極として機能する第３の電極１１３を形成する。
【０２１５】
第３の電極１１３は、ゲート絶縁膜１１１上に第３の電極１１３となる導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。
【０２１６】
以上の工程で、水素濃度が低減され高純度化された酸化物半導体膜１０７を有するトランジスタ１４５を作製することができる。
【０２１７】
次に、図１１（Ａ）に示すように、ゲート絶縁膜１１１及び第３の電極１１３上に絶縁膜１１７を形成した後、コンタクトホール１１９、１２３を形成する。
【０２１８】
絶縁膜１１７は、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または、酸化物絶縁膜及び窒化物絶縁膜の積層とすることもできる。
【０２１９】
絶縁膜１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング法で絶縁膜１１７を形成する場合、基板１０１を１００℃〜４００℃の温度に加熱し、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて絶縁膜を形成してもよい。この場合においても、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜を形成することが好ましい。
【０２２０】
なお、絶縁膜１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとなるトランジスタを得ることができる。よって表示装置や半導体装置の信頼性を向上できる。
【０２２１】
コンタクトホール１１９、１２３は、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁膜１１１及び絶縁膜１１７の一部を除去して、第１の電極１０５、第２の電極１０９、及び第３の電極１１３に達するコンタクトホール１１９、１２３を形成する。
【０２２２】
次に、ゲート絶縁膜１１１、及びコンタクトホール１１９、１２３上に導電膜を形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、配線１２５、１２９、１３１を形成する（図１１（Ｂ）参照）。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
【０２２３】
配線１２５、１２９、１３１は、第１の電極１０５と同様に形成することができる。
【０２２４】
なお、第３の電極１１３及び配線１２５、１２９、１３１の間に平坦化のための平坦化絶縁膜を設けてもよい。平坦化絶縁膜の代表例としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などがある。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０２２５】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有していてもよい。
【０２２６】
平坦化絶縁膜の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーターなどを用いることができる。
【０２２７】
上記のように酸化物半導体膜中の水素の濃度を低減し、高純度化し、且つ結晶性を高めることができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に低く、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、ショートチャネル効果が低く、オンオフ比の高いトランジスタを作製することができる。
【０２２８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２２９】
（実施の形態７）
本実施の形態では、実施の形態６と異なるトランジスタの作製方法について、図９及び図１３を用いて説明する。本実施の形態では、第２の電極１０９となる導電膜の形成工程が実施の形態６と異なる。
【０２３０】
実施の形態６と同様に、図９（Ａ）乃至図９（Ｄ）の工程を経て、基板１０１上に、絶縁膜１０３、第１の電極１０５、第１の加熱処理により少なくとも表面に多結晶領域を有する第１の酸化物半導体膜１０２ｂ、第２の酸化物半導体膜１０４ａを形成する。
【０２３１】
次に、図１３（Ａ）に示すように、第２の酸化物半導体膜１０４ａ上に、第２の電極１０９となる導電膜１１０を形成する。ここでは、導電膜１１０として、融点が１０００℃以上の金属元素を用いる。導電膜１１０の代表例としては、モリブデン、タングステン、チタン、タンタル、ニオブ、イリジウム、バナジウム、クロム、ジルコニウム、白金、パラジウム、スカンジウム、鉄、イットリウム、コバルト、ニッケル、マンガン、金がある。
【０２３２】
次に、第２の加熱処理を行い、第１の酸化物半導体膜１０２ｂの多結晶領域を結晶成長の種として結晶成長を行う。第２の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下とする。第２の加熱処理によって第２の酸化物半導体膜１０４ａを結晶化させ、酸化物半導体膜１０８を得ることができる。
【０２３３】
次に、導電膜１１０上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて導電膜１１０をエッチングして、島状の酸化物半導体膜１０７及び第２の電極１０９及びを形成する（図１３（Ｃ）参照。）。
【０２３４】
この後、実施の形態６に示す図１０（Ｃ）乃至図１１の工程を経て、トランジスタ１４５を作製することができる。
【０２３５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２３６】
（実施の形態８）
本実施の形態では、実施の形態６及び実施の形態７とは異なるトランジスタの作製方法について、図９及び図１４を用いて説明する。本実施の形態では、第２の酸化物半導体膜の形成工程が実施の形態６及び実施の形態７と異なる。
【０２３７】
実施の形態６と同様に、図９（Ａ）乃至図９（Ｃ）の工程を経て、図１４（Ａ）に示すように、基板１０１上に、絶縁膜１０３、第１の電極１０５、第１の加熱処理により少なくとも表面に多結晶領域を有する第１の酸化物半導体膜１０２ｂを形成する。
【０２３８】
次に、図１４（Ｂ）に示すように、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下で加熱しながら、スパッタリング法により、第１の酸化物半導体膜１０２ｂ上に第２の酸化物半導体膜１１２を堆積する。ここでは、第１の酸化物半導体膜１０２ｂ表面の多結晶領域を結晶成長の種として、第１の酸化物半導体膜１０２ｂと結晶軸の方向が同じとなるように、特にｃ軸の方向が同一となるように結晶成長（エピタキシャル成長、アキシャル成長ともいう。）させながら、第２の酸化物半導体膜１１２を堆積する。この結果、第２の加熱処理を行わずとも、ｃ軸の方向が第１の酸化物半導体膜１０２ｂと同一である結晶化した酸化物半導体膜１０８を形成することができる。なお、酸化物半導体膜は、第１の酸化物半導体膜１０２ｂ及び第２の酸化物半導体膜１１２を含む。
【０２３９】
この後、実施の形態６または実施の形態７の工程を経て、トランジスタ１４５を作製することができる。
【０２４０】
本実施の形態では、加熱処理数を削減することが可能であるため、スループットを向上させることができる。
【０２４１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４２】
（実施の形態９）
本実施の形態では、実施の形態６乃至実施の形態８と異なる形態を図１５を用いて以下に説明する。
【０２４３】
本実施の形態では、第１の酸化物半導体膜１０２ａを１５ｎｍの膜厚とする例を示す。
【０２４４】
第１の酸化物半導体膜１０２ａを１５ｎｍの膜厚とする場合、第１の酸化物半導体膜１０２ａや下地部材である第１の電極１０５の材料や加熱温度や加熱時間などの条件にもよるが、第１の加熱処理により、第１の酸化物半導体膜１０２ｂの表面から結晶成長しても多結晶領域１５１の先端が第１の電極１０５の界面にまで届かず、非晶質領域１５３が残存する（図１５（Ａ）参照。）。
【０２４５】
次いで、図１５（Ｂ）は、第１の酸化物半導体膜１０２ｂ上に第２の酸化物半導体膜１０４ａを成膜した直後の断面図である。
【０２４６】
そして、第２の酸化物半導体膜１０４ａを成膜した後に第２の加熱処理を行う。第２の加熱処理によって、第１の酸化物半導体膜１０２ｂにおいて、第１の電極１０５との界面に向かって下方向に結晶成長が進み、第１の電極１０５に達した第１の酸化物半導体膜１０２ｃとなる。また、第１の酸化物半導体膜１０２ｃと第２の酸化物半導体膜１０４ｂに同一主成分の酸化物半導体材料を用いる場合、図１５（Ｃ）に示すように、第１の酸化物半導体膜１０２ｂの多結晶領域を結晶成長の種として第２の酸化物半導体膜１０４ｂの表面に向かって上方に結晶成長し、第２の酸化物半導体膜１０４ｂが形成され、同一結晶構造を有する酸化物半導体膜１０８が形成される。そのため、図１５（Ｃ）では点線で示したが、第１の酸化物半導体膜１０２ｃ及び第２の酸化物半導体膜１０４ｂの境界は不明瞭となることがある。
【０２４７】
本実施の形態においては、第１の酸化物半導体膜１０２ｂと第２の酸化物半導体膜１０４ａの界面を基準として、上方向に結晶成長させると同時に下方向にも結晶成長させることができる。
【０２４８】
また、第１の加熱処理の条件や第２の加熱処理の条件は実施の形態６に記した条件範囲とする。なお、第１の加熱処理よりも第２の加熱処理の加熱温度が高い場合や加熱時間が長い場合などにおいては、第２の加熱処理の際に第２の酸化物半導体膜１０４ａの表面に単結晶領域が形成されることがある。第２の酸化物半導体膜１０４ａの表面に単結晶領域が形成されると、トランジスタ特性などに影響がある場合には、第２の酸化物半導体膜１０４ｂの表面に単結晶領域が形成されないような条件を実施者が適宜選択すればよい。
【０２４９】
また、上記説明では、第１の酸化物半導体膜を１５ｎｍの膜厚とする例を示したが、特に限定されず、第１の酸化物半導体膜１０２ｂを１０ｎｍ以下の膜厚とする場合であっても、第１の加熱処理の温度を低くする、または加熱時間を短くすれば、第１の酸化物半導体膜１０２ｂの多結晶領域１５１と第１の電極１０５の間に非晶質領域１５３を残存させることができる。その後、第２の加熱処理によって第１の電極１０５に達する単結晶領域を形成すれば図１５（Ｃ）の状態を得ることができる。従って、本実施の形態に示す工程は、第１の加熱処理の低温化や加熱時間短縮を図ることもできる。
【０２５０】
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２５１】
（実施の形態１０）
実施の形態６乃至実施の形態９は、第１の酸化物半導体膜と第２の酸化物半導体膜に同一主成分の酸化物半導体材料を用いる場合を示したが、本実施の形態では異なる成分の酸化物半導体材料を用いる場合を示す。なお、図１６（Ａ）は図９（Ａ）と同一であるため、同じ部分には同じ符号を用いて説明する。
【０２５２】
本実施の形態では、Ｇａを含まないＩｎ：Ｚｎ＝１：１［原子比］の金属酸化物ターゲットを用い、第１の酸化物半導体膜を５ｎｍの膜厚とする例を示す。
【０２５３】
実施の形態６と同様に、絶縁膜１０３及び第１の電極１０５上に結晶化のための第１の加熱処理が行われた後の第１の酸化物半導体膜１０２ｂを図１６（Ａ）に示す。なお、図１６（Ａ）は図９（Ａ）と同一であるため、同じ部分には同じ符号を用いて説明する。
【０２５４】
次いで、第１の加熱処理を行う。第１の酸化物半導体膜や第１の電極１０５の材料や加熱温度や加熱時間などの条件にもよるが、第１の加熱処理により、表面から結晶成長させて第１の電極１０５の界面にまで多結晶である第１の酸化物半導体膜１０２ｂを形成する（図１６（Ａ）参照。）。
【０２５５】
表面に比較的結晶方位の揃った多結晶領域を有する第１の酸化物半導体膜１０２ｂは、表面から垂直方向に結晶成長する。また、第１の酸化物半導体膜１０２ｂは、表面に対して垂直方向にｃ軸配向している。
【０２５６】
次いで、図１６（Ｂ）は、第１の酸化物半導体膜１０２ｂ上に第２の酸化物半導体膜１６１ａを成膜した直後の断面図である。第１の酸化物半導体膜上に第２の酸化物半導体膜を形成する際、Ｉｎ：Ｇａ：Ｚｎ＝１：０以上２以下：１以上５以下の組成比を有する金属酸化物ターゲットを用いることを特徴としている。本実施の形態では、第２の酸化物半導体膜１６１ａとして、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子比］））を用い、膜厚１μｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する。
【０２５７】
そして、第２の酸化物半導体膜１６１ａを成膜した後に第２の加熱処理を行う。第２の加熱処理によって、図１６（Ｃ）に示すように結晶成長を行う。図１６（Ｃ）に示すように、第１の酸化物半導体膜１０２ｂの多結晶領域を種として第２の酸化物半導体膜の表面に向かって上方に結晶成長させ、第２の酸化物半導体膜１６１ｂを形成することができる。
【０２５８】
また、第１の加熱処理で得られた第１の酸化物半導体膜１０２ｂは第２の加熱処理で再び加熱されるため、さらに結晶性が向上した第１の酸化物半導体膜１０２ｃとなる。
【０２５９】
第２の酸化物半導体膜１６１ａとして第１の酸化物半導体膜１０２ｂと異なる成分の酸化物半導体材料を用いるため、図１６（Ｃ）に示すように、第１の酸化物半導体膜１０２ｃと第２の酸化物半導体膜１６１ｂの境界が形成される。また、第２の加熱処理によっても、第１の電極１０５界面付近を含め第１の酸化物半導体膜のほとんどを多結晶領域とする。
【０２６０】
図１６（Ｃ）の構造は、第１の電極１０５上に接して第１の酸化物半導体膜１０２ｃ、第２の酸化物半導体膜１６１ｂの順に積層された２層構造と言える。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜よりも結晶しやすいＩｎ−Ｚｎ−Ｏ膜を用い、結晶成長の種とすることで、効率よくその上方向に結晶成長を行い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を多結晶領域とすることができる。また、第１の酸化物半導体膜１０２ｃと、第２の酸化物半導体膜１６１ｂとのバンドギャップを変化させることができる。
【０２６１】
また、第１の加熱処理の条件や第２の加熱処理の条件は実施の形態６に記した条件範囲とする。
【０２６２】
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２６３】
（実施の形態１１）
本実施の形態では、歩留まりの高い半導体装置の作製方法について、図１７を用いて説明する。
【０２６４】
図１７（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成し、絶縁膜１０３上に第１の電極１０５を形成する。次に、第１の電極１０５上に保護膜１６５を形成する。保護膜１６５は、第１の電極１０５と、のちに形成する酸化物半導体膜の密着性を高めるために設ける。また、酸化物半導体膜の形成工程で、第１の電極１０５の酸化を防ぐために設ける。
【０２６５】
保護膜１６５は、厚さ１ｎｍ以上１００ｎｍ以下の金属窒化物膜で形成することが好ましく、代表的には窒化チタン膜、窒化タンタル膜で形成する。
【０２６６】
次に、第１の酸化物半導体膜１０２ａを形成することで、第１の酸化物半導体膜１０２ａの膜剥れを低減することができる。また、第１の電極１０５の酸化を防止することができる。
【０２６７】
この後は、実施の形態６乃至実施の形態１０のいずれかの工程を行うことで、半導体装置を作製することができる。
【０２６８】
（実施の形態１２）
実施の形態１乃至実施の形態１１に示す半導体素子を有する回路を用いた形態について説明する。
【０２６９】
実施の形態１乃至実施の形態１１に示す半導体素子の一形態であるトランジスタおよびダイオードは、オンオフ比が高く、耐圧が高く、劣化が少ないため、エアコン、冷蔵庫、炊飯器、太陽光発電システムなどのインバータ技術を応用した家電製品、ノート型コンピュータをはじめとするバッテリ駆動型携帯情報端末機器、ストロボなどの電力増幅装置、電気自動車、ＤＣ／ＤＣ（直流／直流）コンバータ回路、モータ制御回路、オーディオ増幅器、ロジック回路、スイッチ回路、高周波リニア増幅器などに用いることができる。
【０２７０】
ここで、実施の形態１乃至実施の形態１１に示す半導体素子を用いて構成されるインバータを備えた太陽光発電システムの一例について、図１８を参照して説明する。なお、ここでは、住宅等に設置される太陽光発電システムの構成の一例について示す。
【０２７１】
図１８に示す住宅用の太陽光発電システムは、太陽光発電の状況に応じて、電力の供給方式を変更するシステムである。例えば、晴天時など太陽光発電が行われる状況においては、太陽光発電により生じた電力を家庭内で消費し、また、余剰電力は電力会社からの配電線４１４に供給する。一方、太陽光発電による電力が不足する夜間や雨天時には、配電線４１４から電気の供給を受けて、それを家庭内で消費する。
【０２７２】
図１８に示す住宅用の太陽光発電システムは、太陽光を電力（直流）に変換する太陽電池パネル４００や、その電力を直流から交流に変換するインバータ４０４などを含む。インバータ４０４から出力される交流電力は、各種の電気器具４１０を動作させる電力として使用される。
【０２７３】
余分な電力は、配電線４１４を通じて家庭外に供給される。すなわち、当該システムを利用して電力の売却が可能である。直流開閉器４０２は、太陽電池パネル４００とインバータ４０４との接続または遮断を選択するために設けられている。また、交流開閉器４０８は、配電線４１４と接続されるトランス４１２と、分電盤４０６との接続または遮断を選択するために設けられている。
【０２７４】
上記のインバータに、開示する発明の半導体装置を適用することで、信頼性が高く、安価な太陽光発電システムを実現することができる。
【０２７５】
本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることができる。
【実施例１】
【０２７６】
本実施例では、加熱処理して結晶化した酸化物半導体膜の断面をＴＥＭで撮影した結果を図１９及び図２０を用いて説明する。
【０２７７】
はじめに、試料Ａの作製方法を以下に説明する。
【０２７８】
ガラス基板上に、ＣＶＤ法により酸化窒化シリコン膜（ＳｉＯＮ）を成膜した。次に、酸化窒化シリコン膜上に厚さ５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＯＳ）を成膜した。このとき、酸化物半導体ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子比］））を用い、基板温度２００℃として、成膜速度４ｎｍ／ｍｉｎとして、ターゲットをスパッタリングして、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。なお、上記酸化物半導体ターゲットを用いる場合は、ＩｎＧａＺｎＯ４の結晶を得やすい。次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上に保護膜を形成した。次に、ガラス基板上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を、乾燥空気雰囲気で７００℃、１時間の加熱処理を行ったものを試料Ａとした。
【０２７９】
試料Ａの断面を撮影したＴＥＭ写真を図１９（Ａ）に示し、図１９（Ａ）の模式図を図１９（Ｂ）に示す。なお、ＴＥＭ写真は、加速電圧を３００ｋＶとし、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で観察した高倍写真（８００万倍）である。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、表面に対して垂直方向にｃ軸配向していることと、酸化窒化シリコン膜とＩｎ−Ｇａ−Ｚｎ−Ｏ膜との界面付近も結晶化され、表面に対して垂直方向にｃ軸配向していることが確認できる。即ち、平板状の多結晶領域を有する酸化物半導体膜が形成される。なお、ａ−ｂ面での隣り合っている平面の元素は同一物である。また、平板状の多結晶領域のｃ軸方向は、表面に対して垂直方向に一致する。
【０２８０】
次に、比較例である試料Ｂの作製方法を以下に説明する。
【０２８１】
ガラス基板上に、ＣＶＤ法により酸化窒化シリコン膜（ＳｉＯＮ）を成膜した。次に、酸化窒化シリコン膜上に、試料Ａと同様の条件により厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上に保護膜を成膜した。次に、乾燥空気雰囲気で７００℃、１時間の加熱を行ったものを試料Ｂとした。
【０２８２】
試料Ｂの断面を撮影したＴＥＭ写真を図２０（Ａ）に示し、図２０（Ａ）の模式図を図２０（Ｂ）に示す。ＴＥＭ写真は、加速電圧を３００ｋＶとし、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で観察した高倍写真（２００万倍）である。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面から約５ｎｍ程度が結晶化し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の内部には多くの非晶質部分と、配向の揃っていない複数の結晶がランダムに存在している様子が確認できる。従って、厚さを５０ｎｍと厚く成膜した後に６５０℃よりも高い７００℃、６分よりも長い１時間の加熱処理を１回行っても、厚い膜厚全体を高い配向性を有する単結晶領域にすることは困難であると言える。
【０２８３】
これらの実験結果から、２回に分けて酸化物半導体膜の成膜を行い、結晶成長の種となる多結晶領域を形成した後、再度成膜した後に結晶成長させることで膜厚の厚い多結晶領域を形成することができると言え、本明細書で開示する方法が極めて有用であることがわかる。２回に分けて成膜を行い、２回の熱処理を行うことで初めて高い配向を有する多結晶領域、即ち、平板状の多結晶領域の表面に対して垂直方向にｃ軸配向をしている多結晶領域を厚く得ることができる。
【符号の説明】
【０２８４】
１０１ 基板
１０２ａ 第１の酸化物半導体膜
１０２ｂ 第１の酸化物半導体膜
１０２ｃ 第１の酸化物半導体膜
１０３ 絶縁膜
１０４ａ 第２の酸化物半導体膜
１０４ｂ 第２の酸化物半導体膜
１０５ 第１の電極
１０７ 酸化物半導体膜
１０８ 酸化物半導体膜
１０９ 第２の電極
１１０ 導電膜
１１１ ゲート絶縁膜
１１２ 第２の酸化物半導体膜
１１３ 第３の電極
１１７ 絶縁膜
１１９ コンタクトホール
１２５ 配線
１２９ 配線
１３１ 配線
１４５ トランジスタ
１４７ トランジスタ
１４９ａ 三端子型ダイオード
１４９ｂ 三端子型ダイオード
１５１ 多結晶領域
１５３ 非晶質領域
１６１ａ 第２の酸化物半導体膜
１６１ｂ 第２の酸化物半導体膜
１６５ 保護膜
４００ 太陽電池パネル
４０２ 直流開閉器
４０４ インバータ
４０６ 分電盤
４０８ 交流開閉器
４１０ 電気器具
４１２ トランス
４１４ 配電線
【技術分野】
【０００１】
本発明は、酸化物半導体を用いた半導体素子を有する半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
絶縁表面を有する基板上に比較的、低温で形成された半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表示装置に用いられている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
【０００３】
酸化物半導体の材料としては、酸化亜鉛または酸化亜鉛を成分とするものが知られている。そして、電子キャリア密度が１０１８ｃｍ−３未満である非晶質酸化物（酸化物半導体）なるもので形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、大電力用途の半導体装置に用いるトランジスタは、高耐圧、高変換効率、高速スイッチングなどの特性が必要となる。これらの半導体装置の半導体材料としてはシリコンが採用されているが、上述の観点から、さらなる特性の向上が可能な新たな半導体材料が求められている。
【０００６】
上述の諸特性を向上させる可能性がある半導体材料としては、例えば、炭化シリコンを挙げることができる。炭化シリコンは、Ｓｉ−Ｃ結合の原子間距離が約０．１８ｎｍと短く、結合エネルギーが高く、シリコンと比較して約３倍と大きなバンドギャップを有するため、半導体装置の耐圧向上、電力損失の低減などに有利であることが知られている。
【０００７】
ところが、炭化シリコンは、その性質上溶融させることが困難であるため、シリコンウェハを製造する際に用いられるチョクラルスキー法（ＣＺ法）などの生産性の高い方法を用いて製造することができないという問題がある。また、炭化シリコンには、マイクロパイプと呼ばれる欠陥の問題が存在する。これらの問題から、炭化シリコンを用いた半導体装置の実用化は遅れている。
【０００８】
上述に鑑み、開示する発明の一態様では、生産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。または、新たな半導体材料を用いた新たな構造の半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、基板上に形成された第１の電極上に、第１の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って表面から内部に向かって結晶成長し、第１の電極に接する第１の結晶性を有する酸化物半導体膜を形成し、第１の結晶性を有する酸化物半導体膜上に第２の結晶性を有する酸化物半導体膜を積層することを特徴とする。なお、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜は、その表面に結晶方位の揃った平板状の多結晶領域を有する。平板状の多結晶領域は、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜の表面に対して垂直方向にｃ軸配向をしている。なお、ａ−ｂ面での隣り合っている平面の元素は同一物である。また、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜のｃ軸方向は、表面に対して垂直方向に一致する。
【００１０】
第２の結晶性を有する酸化物半導体膜は、第１の結晶性を有する酸化物半導体膜上に第２の酸化物半導体膜を形成した後、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行って、第１の結晶性を有する酸化物半導体膜の表面より上方の第２の酸化物半導体膜の表面に向かって結晶成長をさせて、形成することができる。すなわち、第１の結晶性を有する酸化物半導体膜は、第２の酸化物半導体膜にとっては種結晶に相当する。
【００１１】
また、第２の結晶性を有する酸化物半導体膜は、第１の結晶性を有する酸化物半導体膜上に、２００℃以上５５０℃以下に加熱しながら堆積する。代表的にはスパッタリング法を用いて堆積することで、第１の結晶性を有する酸化物半導体膜の表面よりエピタキシャル成長またはアキシャル成長させて、第２の結晶性を有する酸化物半導体膜を形成することができる。すなわち、第１の結晶性を有する酸化物半導体膜は、第２の酸化物半導体膜にとっては種結晶に相当する。
【００１２】
第２の結晶性を有する酸化物半導体膜は、第１の結晶性を有する酸化物半導体膜を種結晶として結晶成長しているため、第１の結晶性を有する酸化物半導体膜と実質的に同じ結晶方位を有する。
【００１３】
この後、第１の酸化物半導体膜及び第２の酸化物半導体膜をエッチングして島状にし、第２の酸化物半導体膜上に第２の電極を形成し、ゲート絶縁膜、及びゲート電極として機能する第３の電極を形成することで、半導体素子として、縦型のトランジスタ、縦型のダイオード等を作製することができる。なお、第１の電極は、ソース電極及びドレイン電極の一方として機能し、第２の電極は、ソース電極及びドレイン電極の他方として機能する。
【００１４】
第１の結晶性を有する酸化物半導体膜を形成するための加熱処理（第１の加熱処理）、及び第２の結晶性を有する酸化物半導体膜を形成するための加熱処理（第２の加熱処理）は、水素及び水分をほとんど含まない雰囲気（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気など）で行うことが好ましい。この第１の加熱処理及び第２の加熱処理により、第１の酸化物半導体膜中からＨ、ＯＨ、Ｈ２Ｏなどを脱離させる脱水化または脱水素化が行われ、第１の結晶性を有する酸化物半導体膜、及び第２の結晶性を有する酸化物半導体膜を高純度化することができる。また、当該加熱処理は、不活性雰囲気で昇温し、途中で切り替え酸素を含む雰囲気とする加熱処理を行うことも可能であり、酸素雰囲気で加熱処理を行う場合は、酸化物半導体膜を酸化するため、酸素欠陥を修復することができる。当該加熱処理を行った第１の結晶性を有する酸化物半導体膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても水の２つのピークのうち、少なくとも３００℃付近に現れる１つのピークは検出されない。
【００１５】
なお、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜がＩｎを含む場合、平板状の多結晶領域においては、Ｉｎの電子雲が互いに重なり合って連接することにより、移動度が上昇する。従って、多結晶領域を有する酸化物半導体膜をチャネルに有するトランジスタは、高い電界効果移動度を実現することができる。
【００１６】
なお、第１の結晶性を有する酸化物半導体膜と、第２の結晶性を有する酸化物半導体膜との材料は、表面に対して垂直方向にｃ軸配向している多結晶領域が得られるのであれば、特に限定されず、異なる材料を用いてもよいし、同一成分の材料を用いてもよい。なお、異なる材料を用いる場合は、ヘテロエピタキシャル成長が行われるヘテロエピタキシャル構造である。
【００１７】
なお、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜を同一主成分の酸化物半導体材料で形成する場合、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜の境界は不明瞭となり、実質的に単層構造となることがある。また、同一成分の材料を用いる場合は、ホモエピタキシャル成長が行われるホモエピタキシャル構造である。
【００１８】
なお、成膜直後に非晶質の酸化物半導体膜の場合、第１の結晶性を有する酸化物半導体膜の表面に形成される結晶方位の揃った多結晶領域は、表面から深さ方向に結晶成長するため、第１の結晶性を有する酸化物半導体膜の下地部材の影響を受けることなく形成することができる。
【００１９】
本発明の一形態である縦型トランジスタ及び縦型ダイオードは、第１の結晶性を有する酸化物半導体膜及び第２の結晶性を有する酸化物半導体膜が積層された酸化物半導体積層体を有する。結晶成長の工程において、当該酸化物半導体積層体に含まれる電子供与体（ドナー）となる不純物が除去されるため、酸化物半導体積層体は、高純度化され、キャリア密度が低く、真性または実質的に真性な半導体である。また、シリコン半導体よりもバンドギャップが大きい。
【００２０】
高純度化された酸化物半導体積層体に含まれる水素濃度は１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０とし、キャリア密度は１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満であり、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【００２１】
このように高純度化された酸化物半導体積層体を、トランジスタのチャネル形成領域に用いることで、ゲート絶縁膜と接する酸化物半導体積層体の表面だけでなく、酸化物半導体積層体の内部（酸化物半導体積層体全体）においてもチャネルを形成することが可能であり、オン状態のとき大電流を流すことができる。また、オフ状態においては、空乏層が酸化物半導体積層体の内部のより深い領域まで広がるため、オフ状態に流れるオフ電流を低減することができる。更には、耐圧が高くなると共に、ホットキャリア劣化が生じにくくなり、高電圧が印加される大電力用の半導体装置を作製することができる。
【００２２】
また、このように高純度化された酸化物半導体積層体を、ダイオードに用いることで、整流性の高いダイオードとなる。
【００２３】
なお、本発明の一形態のトランジスタは、絶縁ゲート電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＦＥＴ））、パワーＭＯＳＦＥＴを含む。
【発明の効果】
【００２４】
本発明の一形態によれば、水素濃度が低減され高純度化され、且つ多結晶領域を有する酸化物半導体膜を用いることで、トランジスタ及びダイオードの動作を良好なものとすることができる。特に、トランジスタにおいては、耐圧性を高め、ショートチャネル効果を低減し、オンオフ比を高めることができる。このため、当該トランジスタを用いることで、大電力用の半導体装置を作製することができる。
【図面の簡単な説明】
【００２５】
【図１】トランジスタを説明する上面図及び断面図である。
【図２】酸化物半導体を用いた縦型のトランジスタの縦断面図である。
【図３】図２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）である。
【図４】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図である。
【図５】図２におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。
【図６】（Ａ）ゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態を示す図である。
【図７】トランジスタを説明する上面図及び断面図である。
【図８】ダイオードを説明する断面図である。
【図９】トランジスタの作製方法を説明する断面図である。
【図１０】トランジスタの作製方法を説明する断面図である。
【図１１】トランジスタの作製方法を説明する断面図である。
【図１２】トランジスタの作製方法を説明する断面図である。
【図１３】トランジスタの作製方法を説明する断面図である。
【図１４】トランジスタの作製方法を説明する断面図である。
【図１５】トランジスタの作製方法を説明する断面図である。
【図１６】トランジスタの作製方法を説明する断面図である。
【図１７】トランジスタの作製方法を説明する断面図である。
【図１８】太陽光発電システムの一例を説明する図である。
【図１９】酸化物半導体膜の断面ＴＥＭ写真と酸化物半導体膜の断面の模式図である。
【図２０】酸化物半導体膜の断面ＴＥＭ写真と酸化物半導体膜の断面の模式図である。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２７】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２８】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２９】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
【００３０】
（実施の形態１）
本実施の形態では、半導体素子の一形態であるトランジスタの構造について、図１を用いて説明する。
【００３１】
図１（Ａ）はトランジスタ１４５の上面図であり、図１（Ｂ）は図１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【００３２】
図１（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、多結晶領域を有する酸化物半導体膜１０７、及び第２の電極１０９が積層される。なお、酸化物半導体膜１０７の上面全てに接して第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、少なくとも酸化物半導体膜の側面と対向する第３の電極１１３が設けられている。ゲート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続する配線１３１（図１（Ａ）参照）、第２の電極１０９と接続する配線１２９、第３の電極１１３と接続する配線１２５が形成される。なお、本明細書においては、膜の上面とは、基板１０１と平行な一対の面において、基板１０１と反対側に設けられる面のことをいう。
【００３３】
第１の電極１０５は、トランジスタ１４５のソース電極及びドレイン電極の一方として機能する。第２の電極１０９は、トランジスタ１４５のソース電極及びドレイン電極の他方として機能する。第３の電極１１３は、トランジスタ１４５のゲート電極として機能する。
【００３４】
本実施の形態では、酸化物半導体膜１０７は、結晶性を有し、表面に結晶方位の揃った平板状の多結晶領域を有する。即ち、酸化物半導体膜１０７の多結晶領域は、表面に対して垂直方向にｃ軸配向をしている。即ち、酸化物半導体膜１０７のｃ軸方向は、表面に対して垂直方向に一致する。なお、ａ−ｂ面での隣り合っている平面の元素は同一物である。なお、平板状の多結晶領域は、表面に対し垂直方向にｃ軸を有する単結晶領域を複数有する領域である。
【００３５】
多結晶領域は、Ｉｎの電子雲が互いに重なり合って連接することにより、電気伝導率σが上昇する。従って、多結晶領域を有する酸化物半導体膜を有するトランジスタは、高い電界効果移動度を実現することができる。
【００３６】
酸化物半導体膜１０７は金属酸化物であり、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの金属酸化物膜を用いることができる。
【００３７】
酸化物半導体膜１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００３８】
また、酸化物半導体膜１０７は、Ｉｎ−Ａ−Ｂ−Ｏで表現される酸化物半導体材料を用いても良い。ここで、Ａは、ガリウム（Ｇａ）やアルミニウム（Ａｌ）などの１３族元素、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）に代表される１４族元素などから選択される一または複数種類の元素を表す。また、Ｂは、亜鉛（Ｚｎ）に代表される１２族元素から選択される一または複数種類の元素を表す。なお、Ｉｎ、Ａ、Ｂの含有量は任意であり、Ａの含有量がゼロの場合を含む。一方、ＩｎおよびＢの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ−Ｚｎ−ＯやＩｎ−Ｚｎ−Ｏなどが含まれる。
【００３９】
酸化物半導体膜１０７が、Ｉｎ２Ｇａ２ＺｎＯ７の結晶構造やＩｎＧａＺｎＯ４の結晶構造の場合、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａｘｉｓ）およびｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。ＩｎＧａＺｎＯ４の結晶やＩｎ２Ｇａ２ＺｎＯ７の結晶の電気伝導は、主としてＩｎによって制御されるため、Ｉｎを含有するレイヤーの、ａ軸およびｂ軸に平行な方向に関する電気特性は良好である。ＩｎＧａＺｎＯ４の結晶やＩｎ２Ｇａ２ＺｎＯ７の結晶は、Ｉｎの電子雲が互いに重なり合って連接し、キャリアパスが形成される。
【００４０】
即ち、ａ−ｂ面の方向とｃ軸の方向とではａ−ｂ面の方向が結晶化しやすい。また、平板状の多結晶領域において、それぞれの単結晶領域のａ−ｂ面は表面に対し平行となる。また、酸化物半導体膜１０７の表面より上は自由空間であり、ここでの上方への結晶の成長はない。これらのことは、ＴＤＳの測定時に４５０℃まで測定を行った際、酸化物半導体膜１０７がＩｎ−Ｇａ−Ｚｎ−Ｏ膜の場合、ＩｎやＧａは検出されないが、亜鉛は真空加熱条件下、特に３００℃付近でピーク検出されることが確認できていることから推察される。なお、ＴＤＳの測定は真空中で行われ、亜鉛の離脱は２００℃付近から検出されていることが確認できている。
【００４１】
従来の酸化物半導体は一般にｎ型であり、酸化物半導体を用いたトランジスタは、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。電界効果移動度が高くともトランジスタがノーマリーオンであると、回路として制御することが困難である。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因であることが知られている。また、酸素欠陥の一部もドナーとなりｎ型化する一つの要因であることが知られている。
【００４２】
そこで酸化物半導体膜をｉ型とするため、ｎ型不純物である水素を酸化物半導体膜から除去し、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化し、かつ、酸素欠陥を除去することにより真性（ｉ型）とし、または実質的に真性型とする。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物や酸素欠陥を極力除去したことにより、高純度化されたｉ型（真性）半導体またはそれに近づけることを特徴としている。酸化物半導体膜を高純度化することにより、トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００４３】
このときの酸化物半導体膜１０７の水素濃度は、１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０が好ましい。また、酸化物半導体膜１０７のキャリア密度が１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満である。即ち、酸化物半導体膜のキャリア密度は、限りなくゼロに近い。また、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行うことができる。キャリア密度は、ホール効果測定により測定することができる。また、より低いキャリア密度の測定は、ＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓｕｒｅｍｅｎｔ）の測定結果及び数式１により求めることができる。
【００４４】
【数１】
【００４５】
酸化物半導体膜１０７の厚さは、１μｍ以上、好ましくは３μｍ以上、より好ましくは１０μｍ以上とすることで、大電力用の半導体装置を作製することができる。
【００４６】
また、本実施の形態では、ゲート電極として機能する第３の電極１１３が環状である。ゲート電極として機能する第３の電極１１３を環状とすることで、トランジスタのチャネル幅を大きくすることができる。本実施の形態のトランジスタにおいて、チャネル長Ｌは酸化物半導体膜の厚さであり、チャネル幅Ｗは第１の電極または第２の電極に接する酸化物半導体膜の端部の長さである。なお、ここでは、第１の電極または第２の電極において、面積の広い方と酸化物半導体膜の接する酸化物半導体膜の端部の長さをＷとする。本実施の形態では、トランジスタの酸化物半導体膜の上面形状はＷ１とＷ２を辺とする長方形であるため、チャネル幅Ｗは２Ｗ１及び２Ｗ２の和である。なお、トランジスタの酸化物半導体膜の上面形状が円形の場合は、円の半径をｒとした場合、チャネル幅Ｗは２πｒである。
【００４７】
また、本実施の形態のトランジスタは、酸化物半導体膜は多結晶領域を有するため、オン状態では、酸化物半導体膜全体がチャネルとして機能し、より多くのキャリアが移動するため、オン電流が高い。また、本実施の形態のトランジスタは、真性キャリア密度がきわめて低いため、最大空乏層幅が極めて広くなり、オフ状態においては空乏層が酸化物半導体膜の内部に広がり、オフ電流が低減される。即ち、オンオフ比が高いトランジスタである。
【００４８】
なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有しており、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件などによって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースまたはドレインとよばない場合がある。その場合、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の領域、第２の領域と表記する場合がある。
【００４９】
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００５０】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００５１】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
【００５２】
絶縁膜１０３は、酸化シリコン膜、酸化窒化シリコン膜などの酸化物絶縁膜、または窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウムなどの窒化物絶縁膜で形成する。また、絶縁膜１０３は積層構造でもよく、例えば、基板１０１側から上記した窒化物絶縁膜のいずれか一つ以上と、上記した酸化物絶縁膜のいずれか一つ以上との積層構造とすることができる。絶縁膜１０３の厚さは、１００ｎｍ以上２μｍ以下とすることが好ましい。
【００５３】
第１の電極１０５及び第２の電極１０９は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、イットリウムから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金などで形成する。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された金属元素を用いることができる。また、第１の電極１０５は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【００５４】
また、第１の電極１０５及び第２の電極１０９として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００５５】
ゲート絶縁膜１１１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜を単層でまたは積層して形成することができる。ゲート絶縁膜１１１は、酸化物半導体膜１０７と接する部分が酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸化物半導体膜１０７に酸素を供給することができ、特性を良好にすることができる。
【００５６】
また、ゲート絶縁膜１１１として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜のいずれか一以上との積層構造とすることができる。ゲート絶縁膜１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁膜１１１の厚さを厚くすることで、ゲートリーク電流を低減することができる。
【００５７】
ゲート電極として機能する第３の電極１１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金膜などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、第３の電極１１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【００５８】
また、ゲート電極として機能する第３の電極１１３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００５９】
次に、酸化物半導体膜１０７を有するトランジスタの動作についてエネルギーバンド図を用いて説明する。
【００６０】
図２は、酸化物半導体を用いた縦型のトランジスタの縦断面図を示す。ドレイン電極（Ｄ）上に酸化物半導体膜（ＯＳ）が設けられ、酸化物半導体膜（ＯＳ）上にソース電極（Ｓ）が設けられ、ドレイン電極、酸化物半導体膜、及びソース電極上にゲート絶縁膜（ＧＩ）が設けられ、その上にゲート電極（ＧＥ１）が設けられている。
【００６１】
図３は、図２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図３（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図３（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加え、ゲート電極に正の電圧（ＶＧ＞０）を加えた場合を示す。
【００６２】
図５は、図２におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示し、ゲート電圧が０Ｖの場合の状態を示す。図６（Ａ）はゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態であり、ソース及びドレイン間にキャリア（電子）が流れるオン状態を示している。また、図６（Ｂ）は、ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態である場合を示す。
【００６３】
図４は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
【００６４】
金属は縮退しているため、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（ＥＦ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因であることが知られている。
【００６５】
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたｉ型またはそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【００６６】
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
【００６７】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図３（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【００６８】
図３（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図３（Ａ）のバリアの高さすなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
【００６９】
酸化物半導体膜の厚さは１μｍ以上、好ましくは３μｍ以上、より好ましくは１０μｍ以上であり、またキャリア密度が少ない。このため、ゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態では、図６（Ａ）に示すように、酸化物半導体膜の表面におけるバンドの曲がりが少なく、伝導帯の下端がフェルミ準位に近づき、酸化物半導体膜全体においてエネルギー的に安定となる。このため、ゲート絶縁膜の近傍のみでなく、酸化物半導体全体においても電子が流れやすくなり、酸化物半導体全体にチャネルが形成され、より多くの電流を流すことができる。一方、オフ電流、即ち、ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態で流れる電流は、直接再結合または間接再結合による正孔と電子の生成−再結合によって流れるが、酸化物半導体はバンドギャップが広く、電子の励起のために大きな熱エネルギーが必要であるため、直接再結合及び間接再結合が生じにくい。このため、ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態では、少数キャリアであるホールは実質的にゼロであるため、直接再結合及び間接再結合が生じにくく、電流は限りなく低く、チャネルの単位面積あたりの電流が１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、より好ましくは１ａＡ／μｍ以下とゼロに近い値となる。
【００７０】
ここで、酸化物半導体の真性キャリア密度について説明する。
【００７１】
半導体に含まれる真性キャリア密度ｎｉは、フェルミ・ディラック統計によるフェルミ・ディラック分布をボルツマン分布の式で近似することで、求められる（数式２参照）。
【００７２】
【数２】
【００７３】
近似式により求められる真性キャリア密度ｎｉは、伝導帯における実効状態密度ＮＣ、価電子帯における実効状態密度ＮＶ、及びバンドギャップＥｇの関係式であり、数式２からシリコンの真性キャリア密度ｎｉは１．４５×１０１０ｃｍ−３、酸化物半導体（ここでは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）の真性キャリア密度ｎｉは１．２×１０−７ｃｍ−３となり、前者は後者よりキャリア密度が１０１７倍大きい。即ち、シリコンと比較して、酸化物半導体の真性キャリア密度が極端に低いことが分かる。
【００７４】
次に、ゲート（ＧＥ１）に負の電位（−ＶＧ）を印加した場合の空乏層幅及びデバイ長について、以下に説明する。
【００７５】
ドナー密度Ｎｄの半導体と、絶縁物と、金属とで構成されるＭＯＳトランジスタに電圧を印加したときに、半導体中に形成される最大空乏層幅ＴＤ ＭＡＸは数式３で求められる。
【００７６】
【数３】
【００７７】
最大空乏層幅はドナー密度及びフェルミポテンシャルの関数で表され、フェルミポテンシャルφＦは数式４で求められる。
【００７８】
【数４】
【００７９】
また、ＭＯＳトランジスタのデバイ長ＬＤは数式５で求められる。
【００８０】
【数５】
【００８１】
なお、εｓは酸化物半導体の比誘電率、ε０は真空の誘電率、Ｎｄはドナー密度、ｑは素電荷、ｋはボルツマン定数、Ｔは温度を示す。
【００８２】
シリコンのｎｉ（真性キャリア密度）を１．４５×１０１０ｃｍ−３、εＳを１１．９とし、酸化物半導体のｎｉを１．２×１０−７ｃｍ−３、εＳを１０として、シリコン及び酸化物半導体を用いたＭＯＳトランジスタの最大空乏層幅、デバイ長を計算した。ここでのトランジスタは、チャネルが基板表面に対して平行に形成される横型ＭＯＳトランジスタの構造を用いて計算した。また、ここでの最大空乏層幅は、基板に対して垂直方向に広がる空乏層の幅に相当する。なお、横型ＭＯＳトランジスタの空乏層の広がりは、縦型ＭＯＳトランジスタにおいても同様の傾向がみられるとしている。
【００８３】
なお、シリコンの場合、ドナー密度は不純物（Ｐ）の密度に依存する。酸化物半導体の場合、ドナーとしては酸素欠陥や水素が寄与する。
【００８４】
数式４から得られる最大空乏層幅及び数式５から得られるデバイ長は、ドナー密度が低いほど、最大空乏層が広がり、デバイ長が増大する。また、最大空乏層幅ＴＤ ＭＡＸは真性キャリア密度ｎｉに依存し、ｎｉが少ない酸化物半導体の方がシリコンよりも空乏層が広がることがわかる。また、ドナー密度（Ｎｄ）が低減するほど、デバイ長が増大し、空乏層が酸化物半導体全体に広がる。代表的には、ドナー密度が１×１０１２〜１×１０１８ｃｍ−３の間では、酸化物半導体及びシリコンの最大空乏層幅がサブミクロンオーダから数十μｍとなり、酸化物半導体及びシリコンのデバイ長が数ｎｍから数μｍとなる。また、ドナー濃度が１×１０−５〜１×１０１ｃｍ−３の範囲では、酸化物半導体の最大空乏層幅が数十μｍから数千μｍ、デバイ長が数μｍから数百μｍと大幅に増大し、空乏層が酸化物半導体全体に広がることがわかる。
【００８５】
以上のことから、酸化物半導体は、バンドギャップが広く、真性キャリア密度が低いため、最大空乏層及びデバイ長が増大し、オフ状態においては酸化物半導体全体に空乏層が広がるため、オフ電流を低減することができ、限りなくゼロに近くなる。
【００８６】
なお、このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、または実質的に真性とすることで、ゲート絶縁膜との界面特性が顕在化する。そのためゲート絶縁膜は、酸化物半導体と良好な界面を形成できるものが好ましい。例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される緻密な絶縁膜、またはスパッタリング法で作製される絶縁膜を用いることが好ましい。さらには、ゲート絶縁膜とゲート電極との界面を良好にするため、ゲート絶縁膜の表面に、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される緻密な絶縁膜を形成してもよい。
【００８７】
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、オン電流が高く、オフ電流が低く、オンオフ比の高い、良好な動作特性を有するトランジスタとなる。また、温度変化に伴うオン電流、電界効果移動度、しきい値電圧の変動が極めて低い。
【００８８】
ここで、酸化物半導体を用いたトランジスタのドレイン耐性について説明する。
【００８９】
半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア（電子、正孔）が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど、衝突イオン化係数が小さくなる傾向が知られている。
【００９０】
酸化物半導体のバンドギャップは、３．１５ｅＶであり、シリコンのバンドギャップの１．１２ｅＶとくらべると、大きいため、アバランシェ降伏が起こりにくいと期待される。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくいと期待される。
【００９１】
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。
【００９２】
ホットキャリア劣化とは、高速に加速された電子によりチャネル中のドレイン近傍でゲート酸化膜中に固定電荷が生じることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。
【００９３】
シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。なお、高耐圧材料の一つであるシリコンカーバイドのバンドキャップと酸化物半導体のバンドギャップは同等であるが、酸化物半導体の方が、移動度が２桁程小さいため、電子が加速されにくく、また、ゲート絶縁膜である酸化膜との障壁が、シリコンカーバイド、窒化ガリウム、シリコンよりも大きいため、酸化膜に注入される電子が極めて少ないため、シリコンカーバイド、窒化ガリウム、シリコンよりホットキャリア劣化が生じにくく、ドレイン耐圧が高いといえる。このため、チャネルとして機能する酸化物半導体と、ソース電極及びドレイン電極との間に低濃度不純物領域を形成する必要が無く、トランジスタ構造が極めて簡単になり、製造工程数を低減できる。
【００９４】
以上のことから、酸化物半導体を用いたトランジスタはドレイン耐圧が高く、具体的には１００Ｖ以上、好ましくは５００Ｖ以上、より好ましくは１ｋＶ以上のドレイン耐圧を有することが可能である。
【００９５】
ここで、トランジスタの代表例であるシリコンカーバイドと酸化物半導体の比較について以下に示す。ここでは、シリコンカーバイドとして、４Ｈ−ＳｉＣを用いる。
【００９６】
酸化物半導体と４Ｈ−ＳｉＣはいくつかの共通点を有している。真性キャリア密度はその一例である。常温におけるフェルミ・ディラック分布を用いる、酸化物半導体の真性キャリア密度は１０−７ｃｍ−３程度と見積もられるが、これは、４Ｈ−ＳｉＣにおける６．７×１０−１１ｃｍ−３と同様、極めて低い値である。
【００９７】
また、酸化物半導体のエネルギーバンドギャップは３．０〜３．５ｅＶであり、４Ｈ−ＳｉＣのエネルギーバンドギャップは３．２６ｅＶであるから、ワイドギャップ半導体という点においても、酸化物半導体とシリコンカーバイドとは共通している。
【００９８】
しかしながら、酸化物半導体及びシリコンカーバイドにおいて、製造温度が大きく異なる。シリコンカーバイドは例えば１５００℃〜２０００℃の活性化熱処理を必要とする。一方、酸化物半導体は、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の熱処理で結晶性を有する酸化物半導体を作製することが可能であり、大面積基板上にトランジスタを作製することができる。また、スループットを高めることができる。
【００９９】
ＳｉＣ−ＭＯＳＦＥＴの作製工程においては、ドナーまたはアクセプターとなりうる不純物（リン、ボロン等）のドーピング工程、及び活性化のための高温熱処理工程を含む。ところで、酸化物半導体はその電子親和力が比較的大きい。そのため、適切な仕事関数を持つ金属を電極として選択することで、トランジスタ作製工程において不純物を添加しなくとも電極とのオーミック接触を形成することができ、コンタクト部にｎ＋領域を形成しやすい点で工程の簡略化を図れる。
【０１００】
なお、酸化物半導体において、バンドギャップ内のＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）等の物性研究は多くなされているが、これらの研究は、ＤＯＳそのものを十分に減らすという思想を含まない。本実施の形態では、エネルギーギャップ中のＤＯＳの原因たり得る水や水素を酸化物半導体中より除去することで、高純度化した酸化物半導体を作製する。これは、ＤＯＳそのものを十分に減らすという思想に基づくものである。そして、これによって極めて優れた工業製品の製造を可能とするものである。
【０１０１】
さらに、酸素欠乏により発生する金属の不対結合手に対して酸素を供給し、酸素欠陥によるＤＯＳを減少させることにより、いっそう高純度化された（ｉ型の）酸化物半導体とすることも可能である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、当該酸化膜から酸素を供給して、酸素欠陥によるＤＯＳを減少させることが可能である。
【０１０２】
酸化物半導体の欠陥は、過剰な水素による伝導帯より下に０．１〜０．２ｅＶの浅い準位や、酸素の不足による深い準位、などに起因するものとされている。これらの欠陥を無くすために、水素を徹底的に除去し、酸素を十分に供給する、という技術思想は正しいものであろう。
【０１０３】
また、酸化物半導体は一般にｎ型とされているが、本実施の形態では、不純物、特に水や水素を除去することによりｉ型化を実現する。この点、シリコンなどのように不純物を添加してのｉ型化ではなく、従来にない技術思想を含むものといえる。また、酸化物半導体を構成しない重元素、例えば鉄、ニッケル等の不純物の密度も１×１０１５ｃｍ−３以下であることが好ましい。
【０１０４】
また、酸化物半導体をｉ型化することにより、トランジスタの温度特性が良好であり、代表的には、−２５℃から１５０℃までの温度範囲において、トランジスタの電流電圧特性において、オン電流、オフ電流、電界効果移動度、Ｓ値、及びしきい値電圧の変動がほとんどなく、温度による電流電圧特性の劣化がほとんどない。
【０１０５】
なお、本実施の形態で示す酸化物半導体を用いたトランジスタは、シリコンカーバイドを用いたトランジスタと比較して、チャネル移動度がやや低いが、ドレイン電圧を高くする、チャネル幅（Ｗ）を大きくすることで、トランジスタの電流値を高め、デバイス特性を向上させることができる。
【０１０６】
本実施の形態の技術思想は、酸化物半導体中にさらに加えることをせずに、逆に不本意に存在する水、水素という不純物を意図的に除去することにより、酸化物半導体自体を高純度化することである。すなわち、ドナー準位を構成する水または水素を除去し、さらに酸素欠陥を低減し、酸化物半導体を構成する主成分材料の酸素を十分に供給することにより、酸化物半導体を高純度化することである。
【０１０７】
成膜時点での酸化物半導体には、１×１０２０ｃｍ−３〜９×１０２０ｃｍ−３の範囲の水素がＳＩＭＳ（二次イオン質量分析）で測定される。このドナー準位の原因となる水または水素を意図的に除去し、さらに水または水素の除去に伴い同時に減少してしまう酸素（酸化物半導体の成分の一つ）を酸化物半導体に加えることにより、酸化物半導体を高純度化し、ｉ型（真性）半導体とする。
【０１０８】
また、本実施の形態においては、酸化物半導体中の水、水素の量は少なければ少ないほど好ましく、キャリアも少なければ少ないほど良い。すなわち、キャリア密度は１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満が求められる。更には、本実施の形態の技術思想的には、ゼロに近いまたはゼロが理想である。特に、酸化物半導体を、酸素、窒素、または超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）雰囲気で、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理をすることにより、ｎ型不純物となる水、または水素を除去し、高純度化することができる。また、水、または水素等の不純物を除去することにより、酸化物半導体を高純度化することで、キャリア密度を１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満とすることができる。
【０１０９】
更に、熱処理を４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の高温とすると、酸化物半導体を高純度化すると共に、結晶化させることが可能であり、酸化物半導体の表面から内部に向かって結晶成長し、ｃ軸配向した多結晶領域を有する酸化物半導体となる。ｃ軸配向した多結晶領域とは、表面に対し垂直方向にｃ軸を有する単結晶領域を複数有する領域である。
【０１１０】
本発明は、当該ｃ軸配向した多結晶領域を有する酸化物半導体膜を種結晶として、その上に第２の酸化物半導体膜を設け、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理をすることで、第２の酸化物半導体膜が、種結晶と同様にｃ軸配向した多結晶領域を有することができる。即ち、種結晶のｃ軸と第２の酸化物半導体膜のｃ軸が同軸となる、理想的なアキシャル成長、またはエピタキシャル成長をさせることができる。
【０１１１】
また、種結晶と同軸となる第２の酸化物半導体膜は、成膜後の熱処理による固相成長のみではなく、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下で加熱しながら第２の酸化物半導体を成膜、代表的にはスパッタリングすることで、堆積しつつ結晶成長させることができる。
【０１１２】
さらには、酸化物半導体のキャリアを低減し、好ましくは無くしてしまうことで、トランジスタにおいて酸化物半導体はキャリアを通過させる通路（パス）として機能させる。その結果、酸化物半導体は高純度化したｉ型（真性）半導体であり、キャリアがない、または極めて少なくせしめることにより、トランジスタのオフ状態ではオフ電流を極めて低くできるというのが本実施の形態の技術思想である。
【０１１３】
また、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリアを有さない、または極めて少ないように高純度化したｉ型（真性）とすると、キャリアは電極のソース、ドレインにより供給される。酸化物半導体の電子親和力χおよびフェルミ準位、理想的には真性フェルミ準位と一致したフェルミ準位と、ソース、ドレインの電極の仕事関数とを適宜選択することで、ソース電極及びドレイン電極からキャリアを注入させることが可能となり、ｎ型トランジスタ及びｐ型トランジスタを適宜作製することができる。
【０１１４】
ところで、チャネルが基板と概略平行に形成される横型トランジスタにおいては、チャネルのほかにソース及びドレインを設ける必要があり、基板におけるトランジスタの占有面積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型トランジスタにおいては、ソース、チャネル、及びドレインを積層するため、基板表面における占有面積を低減することができる。この結果、トランジスタの微細化が可能である。
【０１１５】
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基または水素化物などが極力含まれないように高純度化し、且つ多結晶領域を有せしめることにより、トランジスタの動作を良好なものとすることができる。特に、耐圧を高め、ショートチャネル効果を抑制し、オンオフ比を高めることができる。また、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を抑制することができ、高い信頼性を実現することができる。また、電気特性の温度依存性を抑制することができる。また、これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの、あるいは、１４００℃程度の高温での処理により単結晶を得るもののみであったが、上記に示したように、酸化物半導体膜に平板状の多結晶領域を形成した後、当該多結晶領域を種として結晶成長させる方法により、比較的低温で多結晶領域を有する酸化物半導体膜の厚膜化が可能であり、より広い工業応用が開ける。
【０１１６】
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造のトランジスタについて、図７を用いて説明する。
【０１１７】
図７（Ａ）はトランジスタ１４７の上面図であり、図７（Ｂ）は図７（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【０１１８】
図７（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。なお、第２の電極１０９の端部が、酸化物半導体膜１０７端部の内側に位置することが実施の形態１と異なる。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、少なくとも酸化物半導体膜及び第２の電極の側面と対向するように、第３の電極１１３が設けられている。ゲート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続する配線１３１（図７（Ａ）参照）、第２の電極１０９と接続する配線１２９、第３の電極１１３と接続する配線１２５が形成される。
【０１１９】
本実施の形態では、実施の形態１と同様に、酸化物半導体膜１０７は、結晶性を有し、表面に対して垂直方向にｃ軸配向をしている。即ち、酸化物半導体膜１０７のｃ軸方向は、表面に対して垂直方向に一致する。なお、ａ−ｂ面での隣り合っている平面の元素は同一物である。
【０１２０】
また、酸化物半導体膜１０７は、高純度化されており、水素濃度は、１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、さらには実質的には０が好ましい。また、酸化物半導体膜１０７のキャリア密度が１×１０１２ｃｍ−３未満、さらに好ましくは測定下限未満の１．４５×１０１０ｃｍ−３未満である。即ち、酸化物半導体膜のキャリア密度は、限りなくゼロに近い。また、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
【０１２１】
本実施の形態のトランジスタにおいて、チャネル長Ｌは、断面構造において、酸化物半導体膜がゲート絶縁膜と接する領域における、第１の電極１０５及び第２の電極１０９の距離である。また、チャネル幅Ｗは第１の電極または第２の電極に接する酸化物半導体膜の端部の長さである。なお、ここでは、第１の電極または第２の電極において、面積の広い方と酸化物半導体膜の接する酸化物半導体膜の端部の長さをＷとする。本実施の形態では、トランジスタの酸化物半導体膜の上面形状は長方形であるため、チャネル幅Ｗは２Ｗ１及び２Ｗ２の和である。なお、トランジスタの酸化物半導体膜の上面形状が円形の場合は、円の半径をｒとした場合、チャネル幅Ｗは２πｒである。
【０１２２】
本実施の形態では、実施の形態１と比較して、チャネル長Ｌが長い。また、酸化物半導体膜１０７の側面のみでなく、酸化物半導体膜１０７の上面側においても、ゲート電極として機能する第３の電極１１３に印加された電圧の影響を受ける。このため、実施の形態１と比較して、よりチャネルの制御が容易となる。
【０１２３】
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基または水素化物などが極力含まれないように高純度化し、且つ多結晶領域を有せしめることにより、トランジスタの動作を良好なものとすることができる。特に、耐圧性を高め、ショートチャネル効果を低減し、オンオフ比を高めることができる。また、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を抑制することができ、高い信頼性を実現することができる。また、電気特性の温度依存性を抑制することができる。
【０１２４】
（実施の形態３）
本実施の形態では、実施の形態１または実施の形態２に示すトランジスタを用いて構成される３端子型ダイオードの形態について、図８を用いて説明する。
【０１２５】
図８は、３端子型ダイオードの断面図に相当する。
【０１２６】
図８（Ａ）に示す三端子型ダイオード１４９ａは、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。また、ゲート絶縁膜１１１には開口部が形成されており、開口部において、第２の電極１０９及び第３の電極１１３が接続される。
【０１２７】
図８（Ｂ）に示す三端子型ダイオード１４９ｂは、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。また、ゲート絶縁膜１１１には開口部が形成されており、開口部において、第１の電極１０５及び第３の電極１１３が接続される。
【０１２８】
本実施の形態に示す三端子型ダイオードは、ゲート電極として機能する第３の電極と、ソース電極またはドレイン電極の一方とが電気的に接続されていることを特徴とする。例えば、ドレイン電極として機能する第１の電極と、ゲート電極として機能する第３の電極が電気的に接続される構造の場合、ドレイン電極にソース電極よりも高い電圧（正の電圧）が印加されると、ゲート電極にも正の電圧が印加されるため、トランジスタがオン状態となり、順方向電流がより流れやすくなる。一方、ドレイン電極にソース電極よりも低い電圧（負の電圧）が印加されると、トランジスタがオフ状態となり、逆方向電流がより流れにくくなるため、ダイオードの整流特性をより高めることができる。
【０１２９】
なお、本実施の形態では、３端子型ダイオードについて説明したが、第３の電極を有さない、２端子型ダイオードを作製することができる。
【０１３０】
（実施の形態４）
本実施の形態では、耐熱性の高いトランジスタについて、図１を用いて説明する。
【０１３１】
図１に示す基板１０１において、放熱性の高い基板を用いることで、耐熱性の高いトランジスタを作製することができる。放熱性の高い基板としては、半導体基板、金属基板、プラスチック等があり、半導体基板の代表例としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板等がある。金属基板の代表例としては、アルミニウム基板、銅基板、ステンレス基板等がある。プラスチック基板の代表例としては、カーボン繊維、金属繊維、金属片等を有するプラスチック基板がある。なお、半導体基板、金属基板、及びプラスチック基板は、これらに限定されず放熱性の高いものであれば、適宜用いることができる。
【０１３２】
また、図１に示す絶縁膜１０３として、熱伝導率の高い絶縁膜を形成することで、耐熱性の高いトランジスタを作製することができる。熱伝導率の高い絶縁膜としては、窒化アルミウム膜、窒化酸化アルミニウム膜、窒化シリコン膜等がある。
【０１３３】
また、図１に示す第１の電極１０５と絶縁膜１０３の間に半導体膜を設けてもよい。半導体膜の代表例としては、シリコン膜、ゲルマニウム膜、シリコンカーバイド膜、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）膜等がある。
【０１３４】
なお、以上の構成のいずれか一つ以上を用いることで、耐熱性の高いトランジスタを作製することができる。
【０１３５】
（実施の形態５）
本実施の形態では、第１の電極１０５及び第２の電極１０９において、仕事関数の異なる材料を用いて形成することを特徴とするトランジスタについて説明する。
【０１３６】
本実施の形態では、第１の電極１０５及び第２の電極１０９の一方が、酸化物半導体の電子親和力以下の仕事関数の導電材料で形成され、第１の電極１０５及び第２の電極１０９の他方が、酸化物半導体の電子親和力より大きい仕事関数の導電材料で形成される。
【０１３７】
例えば、酸化物半導体の電子親和力（χ）が４．３ｅＶである場合、酸化物半導体の電子親和力よりも大きい仕事関数の導電性材料の例として、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）などを用いることができる。また、仕事関数が酸化物半導体の電子親和力以下である導電性材料の例として、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、ジルコニウム（Ｚｒ）などを用いることができる。
【０１３８】
はじめに、ドレインとして機能する電極を酸化物半導体の電子親和力より仕事関数の大きい導電性材料で形成し、ソースとして機能する電極を酸化物半導体の電子親和力以下の仕事関数の導電性材料で形成する場合について、説明する。
【０１３９】
ドレインとして機能する電極を形成する導電性材料の仕事関数をφｍｄとし、ソースとして機能する電極を形成する導電性材料の仕事関数φｍｓとし、仕事関数φｍｓ、電子親和力χ、及び仕事関数φｍｄの関係が、数式６で示す関係となるようにする。
【０１４０】
【数６】
【０１４１】
このように、ソースとして機能する電極の仕事関数が、酸化物半導体の電子親和力以下であるため、トランジスタがオン状態における障壁（例えば図３（Ｂ）のｈ）を低減でき、低いゲート電圧でオン状態となり、大電流を流すことができる。
【０１４２】
一方、仕事関数φｍｄ、電子親和力χ、及び仕事関数φｍｓの関係が、数式７で示す関係となるようにする。
【０１４３】
【数７】
【０１４４】
このように、ソースとして機能する電極の仕事関数が、酸化物半導体の電子親和力より大きいため、トランジスタの障壁が高くなる。このため、オフ状態における電流を低減することができる。
【０１４５】
なお、ソースとして機能する電極を第１の電極１０５及び第２の電極１０９の一方とし、ドレインとして機能する電極を第１の電極１０５及び第２の電極１０９の他方とすることができる。
【０１４６】
以上のことから、第１の電極１０５及び第２の電極１０９の一方が、酸化物半導体の電子親和力以下の仕事関数の導電材料で形成され、第１の電極１０５及び第２の電極１０９の他方が、酸化物半導体の電子親和力より大きい仕事関数の導電材料で形成されることで、トランジスタのオン特性またはオフ特性を向上させることができる。
【０１４７】
また、実施の形態３に示すダイオードにおいても、式６または式７の関係を満たすことで、整流特性の高いダイオードとなる。
【０１４８】
（実施の形態６）
本実施の形態では、図１または図７に示すトランジスタの製造工程について、図９乃至図１２を用いて説明する。
【０１４９】
図９（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成し、絶縁膜１０３上に第１の電極１０５を形成する。第１の電極１０５は、トランジスタのソース電極及びドレイン電極の一方として機能する。
【０１５０】
絶縁膜１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
【０１５１】
なお、スパッタリング法で絶縁膜１０３を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜１０３を形成することが好ましい。これは、絶縁膜１０３に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気されるため、当該処理室で絶縁膜１０３を形成すると、絶縁膜１０３に含まれる不純物の濃度を低減できる。
【０１５２】
また、絶縁膜１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１５３】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を形成する場合に用いられ、ＤＣスパッタリング法は主に金属膜を形成する場合に用いられる。
【０１５４】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複数種類の材料を同時に放電させて形成することもできる。
【０１５５】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【０１５６】
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法を用いることもできる。
【０１５７】
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
【０１５８】
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板１０１に絶縁膜１０３として、酸化シリコン膜を形成する。なお、絶縁膜１０３を形成する際は、基板１０１は加熱されていてもよい。
【０１５９】
例えば、石英（好ましくは合成石英）ターゲットを用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気でＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は１００ｎｍとするとよい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることができる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用いて行う。
【０１６０】
また、絶縁膜１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及びシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱されていてもよい。
【０１６１】
絶縁膜１０３として窒化シリコン膜及び酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
【０１６２】
第１の電極１０５は、基板１０１上に導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。または、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を形成することで、工程数を削減することができる。なお、第１の電極１０５の端部をテーパ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。第１の電極１０５の端部と絶縁膜１０３のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができる。
【０１６３】
本実施の形態では、第１の電極１０５となる導電膜として、スパッタリング法により膜厚５０ｎｍのチタン膜を形成し、厚さ１００ｎｍのアルミニウム膜を形成し、厚さ５０ｎｍのチタン膜を形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第１の電極１０５を形成する。
【０１６４】
次に、図９（Ｂ）に示すように、絶縁膜１０３及び第１の電極１０５上に、厚さ２ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜１０２ａを形成する。
【０１６５】
ここで、第１の酸化物半導体膜１０２ａの作製方法について、説明する。
【０１６６】
絶縁膜１０３及び第１の電極１０５上にスパッタリング法、塗布法、印刷法等により、厚さ２ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜１０２ａを形成する。
【０１６７】
第１の酸化物半導体膜１０２ａは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表的にはアルゴン）及び酸素雰囲気においてスパッタリング法により形成することができる。
【０１６８】
また、第１の酸化物半導体膜１０２ａの成膜を行う前、または成膜中、または成膜後に、スパッタ装置内に残存している水分などを除去することが好ましい。スパッタ装置内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気したスパッタ装置の成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１６９】
第１の酸化物半導体膜１０２ａとしては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。
【０１７０】
また、第１の酸化物半導体膜１０２ａは、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【０１７１】
また、第１の酸化物半導体膜１０２ａは、Ｉｎ−Ａ−Ｂ−Ｏで表現される酸化物半導体材料を用いても良い。ここで、Ａは、ガリウム（Ｇａ）やアルミニウム（Ａｌ）などの１３族元素、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）に代表される１４族元素などから選択される一または複数種類の元素を表す。また、Ｂは、亜鉛（Ｚｎ）に代表される１２族元素から選択される一または複数種類の元素を表す。なお、Ｉｎ、Ａ、Ｂの含有量は任意であり、Ａの含有量がゼロの場合を含む。一方、ＩｎおよびＢの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ−Ｚｎ−ＯやＩｎ−Ｚｎ−Ｏなどが含まれる。
【０１７２】
第１の酸化物半導体膜を形成する際に、Ｉｎ：Ｇａ：Ｚｎ＝１：０以上２以下：１以上５以下の組成比を有する金属酸化物ターゲットを用いることを特徴とする。本実施の形態では、酸化物半導体ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子比］））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。また、酸化物半導体ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子比］の組成比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子比］の組成比を有するターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［原子比］の組成比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：０．５：２［原子比］の組成比を有するターゲットを用いることもできる。また、Ｇａを含まないＩｎ：Ｚｎ＝１：１［原子比］のターゲットを用いてもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を用いるよりもＩｎ−Ｚｎ−Ｏ膜を用いることで電界効果移動度を高くすることができる。本実施の形態では、後に加熱処理を行い意図的に結晶化させるため、結晶化が生じやすい酸化物半導体ターゲットを用いることが好ましい。
【０１７３】
また、酸化物半導体ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とするのが好ましい。相対密度の高いターゲットを用いると、形成される酸化物半導体膜中の不純物濃度を低減することができ、電気特性または信頼性の高いトランジスタを得ることができる。
【０１７４】
また、第１の酸化物半導体膜１０２ａの成膜を行う前、スパッタ装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うと良い。プリヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プリヒート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物半導体膜の成膜を行う。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
【０１７５】
次に、第１の酸化物半導体膜１０２ａの第１の加熱処理を行い、少なくとも一部を結晶化させる。第１の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。第１の加熱処理によって表面から結晶成長した多結晶領域を有する第１の酸化物半導体膜１０２ｂ（第１の結晶性を有する酸化物半導体膜ともいう。）を形成する（図９（Ｃ）参照。）。多結晶領域は、表面から内部に向かって結晶成長し、２ｎｍ以上１５ｎｍ以下の平均厚さを有する板状結晶である。また、表面に形成される多結晶領域は、その表面に対して垂直方向にｃ軸配向をしている。本実施の形態では、第１の加熱処理によって第１の酸化物半導体膜のほとんどを多結晶とする例を示す。第１の酸化物半導体膜の表面に形成される比較的結晶方位の揃った多結晶領域は、表面から垂直方向に結晶成長するため、下地部材の影響を受けることなく形成することができる。
【０１７６】
なお、第１の酸化物半導体膜１０２ｂのうち、第１の電極１０５の凹凸と重なる領域は結晶粒界があり、多結晶体となる。また、第１の酸化物半導体膜１０２ｂのうち、多結晶のａ−ｂ面、ａ軸、ｂ軸がずれることもありうる。
【０１７７】
第１の酸化物半導体膜が、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の場合に、第１の酸化物半導体膜の表面に、結晶方位の揃った結晶領域が形成されるメカニズムの一例を説明する。加熱処理により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に含まれる亜鉛が拡散し、表面近傍に集まり、結晶成長の種となる。このときのその結晶成長は、表面に平行な方向の結晶成長のほうが、表面に対して垂直方向の結晶成長よりも強いため、平板状の多結晶領域が形成される。即ち、ａ−ｂ面の方向とｃ軸の方向とはａ−ｂ面の方向が結晶化しやすい。また、平板状の多結晶領域において、それぞれの単結晶領域のａ−ｂ面は表面に対し平行となる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面上は自由空間であり、ここでの上方への結晶の成長はない。これらのことは、ＴＤＳの測定時に４５０℃まで測定を行った際、ＩｎやＧａは検出されないが、亜鉛は真空加熱条件下、特に３００℃付近でピーク検出されることが確認できている。なお、ＴＤＳの測定は真空中で行われ、亜鉛は２００℃付近から検出されていることが確認できている。
【０１７８】
なお、第１の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の超乾燥空気中で第１の加熱処理を行っても良い。
【０１７９】
本実施の形態では、第１の加熱処理として、乾燥空気雰囲気で７００℃、１時間の加熱処理を行う。
【０１８０】
また、第１の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水化が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第１の酸化物半導体膜内部に酸素を補給してｉ型とすることができる。
【０１８１】
なお、第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
【０１８２】
次に、少なくとも表面に平板状の多結晶領域を有する第１の酸化物半導体膜１０２ｂ上に、第１の酸化物半導体膜１０２ｂよりも膜厚の厚い第２の酸化物半導体膜１０４ａを形成する（図９（Ｄ）参照。）。第２の酸化物半導体膜１０４ａの膜厚は１μｍ以上、さらには３μｍ以上、さらには１０μｍ以上が好ましい。第２の酸化物半導体膜１０４ａは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表的にはアルゴン）及び酸素雰囲気においてスパッタリング法により形成することができる。
【０１８３】
第２の酸化物半導体膜１０４ａとしては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。
【０１８４】
また、第１の酸化物半導体膜と第２の酸化物半導体膜１０４ａは、同一成分材料を用いることが好ましい。同一成分材料を用いる場合、後に行われる結晶化において第１の酸化物半導体膜の多結晶領域を結晶成長の種として結晶成長を行いやすくなる。また、同一成分を含む材料である場合には、密着性などの界面物性や電気的特性も良好である。
【０１８５】
次に、第２の加熱処理を行い、第１の酸化物半導体膜１０２ｂの結晶領域を結晶成長の種として結晶成長を行う。第２の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下とする。また、加熱時間は１分以上２４時間以下とする。第２の加熱処理によって第２の酸化物半導体膜１０４ａを結晶化させる。こうして多結晶領域を有する酸化物半導体膜１０８（第２の結晶性を有する酸化物半導体膜ともいう。）を得ることができる（図９（Ｅ）参照。）。このとき、同一の結晶構造かつ近接した格子定数（ミスマッチが１％以下）を有することが好ましい。なお、酸化物半導体膜１０８は、第１の酸化物半導体膜及び第２の酸化物半導体膜を含む。第２の加熱処理の温度を、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下とすることで、第２の酸化物半導体膜１０４ａの結晶成長における結晶軸と、第１の酸化物半導体膜１０２ｂの結晶軸とが略同一となるように、第２の酸化物半導体膜１０４ａを結晶成長（エピタキシャル成長、またはアキシャル成長ともいう。）させることができる。また、第２の酸化物半導体膜１０４ａを固相成長でエピタキシャル成長またはアキシャル成長させることができる。
【０１８６】
また、図９（Ｃ）乃至図９（Ｅ）の工程を具体的に説明するために、図１２（Ａ）乃至図１２（Ｃ）を用いて説明する。
【０１８７】
図１２（Ａ）は、結晶化のための第１の加熱処理が行われた後の第１の酸化物半導体膜１０２ｂを示している。図１２（Ａ）は図９（Ｃ）に対応している。また、図１２（Ｂ）は図９（Ｄ）に対応しており、第２の酸化物半導体膜１０４ａの成膜直後の断面図である。また、図１２（Ｃ）は、図９（Ｅ）に対応しており、第２の加熱処理後の断面図である。第２の加熱処理によって、さらに高い配向性を有する多結晶領域を有する酸化物半導体膜１０８となる。また、第１の酸化物半導体膜と第２の酸化物半導体膜に同一主成分の酸化物半導体材料を用いる場合、図１２（Ｃ）に示すように、第１の酸化物半導体膜１０２ｂの結晶領域を種結晶として第２の酸化物半導体膜１０４ｂの表面に向かって上方に結晶成長し、第２の酸化物半導体膜１０４ｂが形成され、酸化物半導体膜同士が同一結晶構造を有する。そのため、図１２（Ｃ）では点線で示したが、第１の酸化物半導体膜と第２の酸化物半導体膜の境界は不明瞭となることがある。また、第２の加熱処理によって、成膜直後の第２の酸化物半導体膜１０４ｂの内部は、高純度化される。
【０１８８】
なお、第２の加熱処理は、窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの雰囲気下で行う。このとき、窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下の超乾燥空気中で第２の加熱処理を行っても良い。また、第２の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気として雰囲気を切り替えても良い。
【０１８９】
なお、第２の加熱処理に用いる加熱処理装置も特に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＧＲＴＡ装置、ＬＲＴＡ装置等のＲＴＡ装置を用いることができる。
【０１９０】
次に、第１の酸化物半導体膜及び第２の酸化物半導体膜からなる酸化物半導体膜１０８上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて酸化物半導体膜１０８をエッチングして、島状の酸化物半導体膜１０７を形成する。また、島状の酸化物半導体膜１０７を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。当該エッチングにより、第２の電極１０９及び酸化物半導体膜１０７の端部と、第１の電極１０５のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい。
【０１９１】
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体膜１０７を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
【０１９２】
なお、ここでは、酸化物半導体膜と、第１の電極１０５とのエッチングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、酸化物半導体膜のエッチングレートの高い条件を選択する。
【０１９３】
酸化物半導体膜をウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１９４】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１９５】
また、酸化物半導体膜をドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１９６】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１９７】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
【０１９８】
次に、絶縁膜、第１の電極１０５、及び島状の酸化物半導体膜１０７上に、後に第２の電極１０９となる導電膜１１０を形成する（図１０（Ａ）参照）。導電膜１１０は、後に第２の電極１０９となる。導電膜１１０は、第１の電極１０５の材料及び手法を適宜用いることができるが、第１の電極１０５よりエッチング速度の速い材料を用いることで、後のエッチング工程が容易となる。
【０１９９】
次に、導電膜１１０上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて導電膜１１０をエッチングして、第２の電極１０９を形成する（図１０（Ｂ）参照。）。
【０２００】
本実施の形態では、エッチャントとして過水アンモニア水（アンモニア、水、過酸化水素水の混合液）を用いて、第２の電極１０９となる導電膜をエッチングして、第２の電極１０９を形成する。
【０２０１】
なお、ここでの導電膜１１０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
【０２０２】
次に、図１０（Ｃ）に示すように、第１の電極１０５、酸化物半導体膜１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。
【０２０３】
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体膜（水素濃度が低減され高純度化された酸化物半導体膜）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁膜１１１との界面は重要である。そのため高純度化された酸化物半導体膜に接するゲート絶縁膜１１１は、高品質化が要求される。
【０２０４】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。水素濃度が低減され高純度化された酸化物半導体膜と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。また、高密度プラズマＣＶＤにより得られた絶縁膜は、一定した厚さの膜を形成できるため、段差被覆性に優れている。また、高密度プラズマＣＶＤにより得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。
【０２０５】
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁膜の形成後の加熱処理によってゲート絶縁膜の膜質、酸化物半導体膜との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体膜との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０２０６】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体膜に添加されていると、不純物と酸化物半導体膜の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された不対結合がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
【０２０７】
これに対して、酸化物半導体膜の不純物、特に水素や水などを極力除去し、上記のようにゲート絶縁膜との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることを可能としている。
【０２０８】
スパッタリング法でゲート絶縁膜１１１を形成することでゲート絶縁膜１１１中の水素濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０２０９】
なお、酸化物半導体膜に接して設けられる絶縁膜にハロゲン元素（例えば、フッ素または塩素）を含ませ、または酸化物半導体膜を露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体膜にハロゲン元素を含ませ、酸化物半導体膜または該酸化物半導体膜に接して設けられる絶縁膜との界面に存在しうる、水素、水、水酸基または水素化物（水素化合物ともいう）などの不純物を排除してもよい。絶縁膜にハロゲン元素を含ませる場合には、該絶縁膜中におけるハロゲン元素濃度は、５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３程度とすればよい。
【０２１０】
また、上記したように酸化物半導体膜中または酸化物半導体膜とこれに接する絶縁膜との界面にハロゲン元素を含ませ、酸化物半導体膜と接して設けられた絶縁膜が酸化物絶縁膜である場合には、酸化物半導体膜と接しない側の酸化物絶縁膜を、窒素物絶縁膜で覆うことが好ましい。すなわち、酸化物半導体膜に接する酸化物絶縁膜の上に接して窒化シリコン膜などを設ければよい。このような構造とすることで、水素、水、水酸基または水素化物などの不純物が酸化物絶縁膜に侵入することを低減することができる。
【０２１１】
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９側から酸化シリコン膜と窒化シリコン膜を積層した構造とすることもできる。例えば、第１のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン膜を形成する。
【０２１２】
また、ゲート絶縁膜１１１を形成する前、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなくゲート絶縁膜１１１の成膜を行う。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
【０２１３】
次に、不活性ガス雰囲気、または酸素ガス雰囲気で第３の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。当該加熱処理により、第１の加熱処理及び第２で発生した酸素欠陥に酸素を供給することで、ドナーとなる酸素欠陥を更に低減し、化学量論比を満たす構成とすることが可能であり、酸化物半導体膜１０７をよりｉ型化または実質的にｉ型化にすることができる。なお、当該第３の加熱処理は、のちに形成される第３の電極１１３、絶縁膜１１７、または配線１２５、１２９のいずれかを形成した後に行ってもよい。当該加熱処理により、酸化物半導体膜中に含まれる水素または水分をゲート絶縁膜に拡散させることができる。
【０２１４】
次に、ゲート絶縁膜１１１上にゲート電極として機能する第３の電極１１３を形成する。
【０２１５】
第３の電極１１３は、ゲート絶縁膜１１１上に第３の電極１１３となる導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。
【０２１６】
以上の工程で、水素濃度が低減され高純度化された酸化物半導体膜１０７を有するトランジスタ１４５を作製することができる。
【０２１７】
次に、図１１（Ａ）に示すように、ゲート絶縁膜１１１及び第３の電極１１３上に絶縁膜１１７を形成した後、コンタクトホール１１９、１２３を形成する。
【０２１８】
絶縁膜１１７は、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または、酸化物絶縁膜及び窒化物絶縁膜の積層とすることもできる。
【０２１９】
絶縁膜１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング法で絶縁膜１１７を形成する場合、基板１０１を１００℃〜４００℃の温度に加熱し、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて絶縁膜を形成してもよい。この場合においても、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜を形成することが好ましい。
【０２２０】
なお、絶縁膜１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとなるトランジスタを得ることができる。よって表示装置や半導体装置の信頼性を向上できる。
【０２２１】
コンタクトホール１１９、１２３は、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁膜１１１及び絶縁膜１１７の一部を除去して、第１の電極１０５、第２の電極１０９、及び第３の電極１１３に達するコンタクトホール１１９、１２３を形成する。
【０２２２】
次に、ゲート絶縁膜１１１、及びコンタクトホール１１９、１２３上に導電膜を形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、配線１２５、１２９、１３１を形成する（図１１（Ｂ）参照）。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
【０２２３】
配線１２５、１２９、１３１は、第１の電極１０５と同様に形成することができる。
【０２２４】
なお、第３の電極１１３及び配線１２５、１２９、１３１の間に平坦化のための平坦化絶縁膜を設けてもよい。平坦化絶縁膜の代表例としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などがある。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０２２５】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有していてもよい。
【０２２６】
平坦化絶縁膜の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーターなどを用いることができる。
【０２２７】
上記のように酸化物半導体膜中の水素の濃度を低減し、高純度化し、且つ結晶性を高めることができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に低く、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、ショートチャネル効果が低く、オンオフ比の高いトランジスタを作製することができる。
【０２２８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２２９】
（実施の形態７）
本実施の形態では、実施の形態６と異なるトランジスタの作製方法について、図９及び図１３を用いて説明する。本実施の形態では、第２の電極１０９となる導電膜の形成工程が実施の形態６と異なる。
【０２３０】
実施の形態６と同様に、図９（Ａ）乃至図９（Ｄ）の工程を経て、基板１０１上に、絶縁膜１０３、第１の電極１０５、第１の加熱処理により少なくとも表面に多結晶領域を有する第１の酸化物半導体膜１０２ｂ、第２の酸化物半導体膜１０４ａを形成する。
【０２３１】
次に、図１３（Ａ）に示すように、第２の酸化物半導体膜１０４ａ上に、第２の電極１０９となる導電膜１１０を形成する。ここでは、導電膜１１０として、融点が１０００℃以上の金属元素を用いる。導電膜１１０の代表例としては、モリブデン、タングステン、チタン、タンタル、ニオブ、イリジウム、バナジウム、クロム、ジルコニウム、白金、パラジウム、スカンジウム、鉄、イットリウム、コバルト、ニッケル、マンガン、金がある。
【０２３２】
次に、第２の加熱処理を行い、第１の酸化物半導体膜１０２ｂの多結晶領域を結晶成長の種として結晶成長を行う。第２の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下とする。第２の加熱処理によって第２の酸化物半導体膜１０４ａを結晶化させ、酸化物半導体膜１０８を得ることができる。
【０２３３】
次に、導電膜１１０上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該レジストマスクを用いて導電膜１１０をエッチングして、島状の酸化物半導体膜１０７及び第２の電極１０９及びを形成する（図１３（Ｃ）参照。）。
【０２３４】
この後、実施の形態６に示す図１０（Ｃ）乃至図１１の工程を経て、トランジスタ１４５を作製することができる。
【０２３５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２３６】
（実施の形態８）
本実施の形態では、実施の形態６及び実施の形態７とは異なるトランジスタの作製方法について、図９及び図１４を用いて説明する。本実施の形態では、第２の酸化物半導体膜の形成工程が実施の形態６及び実施の形態７と異なる。
【０２３７】
実施の形態６と同様に、図９（Ａ）乃至図９（Ｃ）の工程を経て、図１４（Ａ）に示すように、基板１０１上に、絶縁膜１０３、第１の電極１０５、第１の加熱処理により少なくとも表面に多結晶領域を有する第１の酸化物半導体膜１０２ｂを形成する。
【０２３８】
次に、図１４（Ｂ）に示すように、２００℃以上６００℃以下、好ましくは２００℃以上５５０℃以下で加熱しながら、スパッタリング法により、第１の酸化物半導体膜１０２ｂ上に第２の酸化物半導体膜１１２を堆積する。ここでは、第１の酸化物半導体膜１０２ｂ表面の多結晶領域を結晶成長の種として、第１の酸化物半導体膜１０２ｂと結晶軸の方向が同じとなるように、特にｃ軸の方向が同一となるように結晶成長（エピタキシャル成長、アキシャル成長ともいう。）させながら、第２の酸化物半導体膜１１２を堆積する。この結果、第２の加熱処理を行わずとも、ｃ軸の方向が第１の酸化物半導体膜１０２ｂと同一である結晶化した酸化物半導体膜１０８を形成することができる。なお、酸化物半導体膜は、第１の酸化物半導体膜１０２ｂ及び第２の酸化物半導体膜１１２を含む。
【０２３９】
この後、実施の形態６または実施の形態７の工程を経て、トランジスタ１４５を作製することができる。
【０２４０】
本実施の形態では、加熱処理数を削減することが可能であるため、スループットを向上させることができる。
【０２４１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４２】
（実施の形態９）
本実施の形態では、実施の形態６乃至実施の形態８と異なる形態を図１５を用いて以下に説明する。
【０２４３】
本実施の形態では、第１の酸化物半導体膜１０２ａを１５ｎｍの膜厚とする例を示す。
【０２４４】
第１の酸化物半導体膜１０２ａを１５ｎｍの膜厚とする場合、第１の酸化物半導体膜１０２ａや下地部材である第１の電極１０５の材料や加熱温度や加熱時間などの条件にもよるが、第１の加熱処理により、第１の酸化物半導体膜１０２ｂの表面から結晶成長しても多結晶領域１５１の先端が第１の電極１０５の界面にまで届かず、非晶質領域１５３が残存する（図１５（Ａ）参照。）。
【０２４５】
次いで、図１５（Ｂ）は、第１の酸化物半導体膜１０２ｂ上に第２の酸化物半導体膜１０４ａを成膜した直後の断面図である。
【０２４６】
そして、第２の酸化物半導体膜１０４ａを成膜した後に第２の加熱処理を行う。第２の加熱処理によって、第１の酸化物半導体膜１０２ｂにおいて、第１の電極１０５との界面に向かって下方向に結晶成長が進み、第１の電極１０５に達した第１の酸化物半導体膜１０２ｃとなる。また、第１の酸化物半導体膜１０２ｃと第２の酸化物半導体膜１０４ｂに同一主成分の酸化物半導体材料を用いる場合、図１５（Ｃ）に示すように、第１の酸化物半導体膜１０２ｂの多結晶領域を結晶成長の種として第２の酸化物半導体膜１０４ｂの表面に向かって上方に結晶成長し、第２の酸化物半導体膜１０４ｂが形成され、同一結晶構造を有する酸化物半導体膜１０８が形成される。そのため、図１５（Ｃ）では点線で示したが、第１の酸化物半導体膜１０２ｃ及び第２の酸化物半導体膜１０４ｂの境界は不明瞭となることがある。
【０２４７】
本実施の形態においては、第１の酸化物半導体膜１０２ｂと第２の酸化物半導体膜１０４ａの界面を基準として、上方向に結晶成長させると同時に下方向にも結晶成長させることができる。
【０２４８】
また、第１の加熱処理の条件や第２の加熱処理の条件は実施の形態６に記した条件範囲とする。なお、第１の加熱処理よりも第２の加熱処理の加熱温度が高い場合や加熱時間が長い場合などにおいては、第２の加熱処理の際に第２の酸化物半導体膜１０４ａの表面に単結晶領域が形成されることがある。第２の酸化物半導体膜１０４ａの表面に単結晶領域が形成されると、トランジスタ特性などに影響がある場合には、第２の酸化物半導体膜１０４ｂの表面に単結晶領域が形成されないような条件を実施者が適宜選択すればよい。
【０２４９】
また、上記説明では、第１の酸化物半導体膜を１５ｎｍの膜厚とする例を示したが、特に限定されず、第１の酸化物半導体膜１０２ｂを１０ｎｍ以下の膜厚とする場合であっても、第１の加熱処理の温度を低くする、または加熱時間を短くすれば、第１の酸化物半導体膜１０２ｂの多結晶領域１５１と第１の電極１０５の間に非晶質領域１５３を残存させることができる。その後、第２の加熱処理によって第１の電極１０５に達する単結晶領域を形成すれば図１５（Ｃ）の状態を得ることができる。従って、本実施の形態に示す工程は、第１の加熱処理の低温化や加熱時間短縮を図ることもできる。
【０２５０】
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２５１】
（実施の形態１０）
実施の形態６乃至実施の形態９は、第１の酸化物半導体膜と第２の酸化物半導体膜に同一主成分の酸化物半導体材料を用いる場合を示したが、本実施の形態では異なる成分の酸化物半導体材料を用いる場合を示す。なお、図１６（Ａ）は図９（Ａ）と同一であるため、同じ部分には同じ符号を用いて説明する。
【０２５２】
本実施の形態では、Ｇａを含まないＩｎ：Ｚｎ＝１：１［原子比］の金属酸化物ターゲットを用い、第１の酸化物半導体膜を５ｎｍの膜厚とする例を示す。
【０２５３】
実施の形態６と同様に、絶縁膜１０３及び第１の電極１０５上に結晶化のための第１の加熱処理が行われた後の第１の酸化物半導体膜１０２ｂを図１６（Ａ）に示す。なお、図１６（Ａ）は図９（Ａ）と同一であるため、同じ部分には同じ符号を用いて説明する。
【０２５４】
次いで、第１の加熱処理を行う。第１の酸化物半導体膜や第１の電極１０５の材料や加熱温度や加熱時間などの条件にもよるが、第１の加熱処理により、表面から結晶成長させて第１の電極１０５の界面にまで多結晶である第１の酸化物半導体膜１０２ｂを形成する（図１６（Ａ）参照。）。
【０２５５】
表面に比較的結晶方位の揃った多結晶領域を有する第１の酸化物半導体膜１０２ｂは、表面から垂直方向に結晶成長する。また、第１の酸化物半導体膜１０２ｂは、表面に対して垂直方向にｃ軸配向している。
【０２５６】
次いで、図１６（Ｂ）は、第１の酸化物半導体膜１０２ｂ上に第２の酸化物半導体膜１６１ａを成膜した直後の断面図である。第１の酸化物半導体膜上に第２の酸化物半導体膜を形成する際、Ｉｎ：Ｇａ：Ｚｎ＝１：０以上２以下：１以上５以下の組成比を有する金属酸化物ターゲットを用いることを特徴としている。本実施の形態では、第２の酸化物半導体膜１６１ａとして、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子比］））を用い、膜厚１μｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する。
【０２５７】
そして、第２の酸化物半導体膜１６１ａを成膜した後に第２の加熱処理を行う。第２の加熱処理によって、図１６（Ｃ）に示すように結晶成長を行う。図１６（Ｃ）に示すように、第１の酸化物半導体膜１０２ｂの多結晶領域を種として第２の酸化物半導体膜の表面に向かって上方に結晶成長させ、第２の酸化物半導体膜１６１ｂを形成することができる。
【０２５８】
また、第１の加熱処理で得られた第１の酸化物半導体膜１０２ｂは第２の加熱処理で再び加熱されるため、さらに結晶性が向上した第１の酸化物半導体膜１０２ｃとなる。
【０２５９】
第２の酸化物半導体膜１６１ａとして第１の酸化物半導体膜１０２ｂと異なる成分の酸化物半導体材料を用いるため、図１６（Ｃ）に示すように、第１の酸化物半導体膜１０２ｃと第２の酸化物半導体膜１６１ｂの境界が形成される。また、第２の加熱処理によっても、第１の電極１０５界面付近を含め第１の酸化物半導体膜のほとんどを多結晶領域とする。
【０２６０】
図１６（Ｃ）の構造は、第１の電極１０５上に接して第１の酸化物半導体膜１０２ｃ、第２の酸化物半導体膜１６１ｂの順に積層された２層構造と言える。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜よりも結晶しやすいＩｎ−Ｚｎ−Ｏ膜を用い、結晶成長の種とすることで、効率よくその上方向に結晶成長を行い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を多結晶領域とすることができる。また、第１の酸化物半導体膜１０２ｃと、第２の酸化物半導体膜１６１ｂとのバンドギャップを変化させることができる。
【０２６１】
また、第１の加熱処理の条件や第２の加熱処理の条件は実施の形態６に記した条件範囲とする。
【０２６２】
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２６３】
（実施の形態１１）
本実施の形態では、歩留まりの高い半導体装置の作製方法について、図１７を用いて説明する。
【０２６４】
図１７（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成し、絶縁膜１０３上に第１の電極１０５を形成する。次に、第１の電極１０５上に保護膜１６５を形成する。保護膜１６５は、第１の電極１０５と、のちに形成する酸化物半導体膜の密着性を高めるために設ける。また、酸化物半導体膜の形成工程で、第１の電極１０５の酸化を防ぐために設ける。
【０２６５】
保護膜１６５は、厚さ１ｎｍ以上１００ｎｍ以下の金属窒化物膜で形成することが好ましく、代表的には窒化チタン膜、窒化タンタル膜で形成する。
【０２６６】
次に、第１の酸化物半導体膜１０２ａを形成することで、第１の酸化物半導体膜１０２ａの膜剥れを低減することができる。また、第１の電極１０５の酸化を防止することができる。
【０２６７】
この後は、実施の形態６乃至実施の形態１０のいずれかの工程を行うことで、半導体装置を作製することができる。
【０２６８】
（実施の形態１２）
実施の形態１乃至実施の形態１１に示す半導体素子を有する回路を用いた形態について説明する。
【０２６９】
実施の形態１乃至実施の形態１１に示す半導体素子の一形態であるトランジスタおよびダイオードは、オンオフ比が高く、耐圧が高く、劣化が少ないため、エアコン、冷蔵庫、炊飯器、太陽光発電システムなどのインバータ技術を応用した家電製品、ノート型コンピュータをはじめとするバッテリ駆動型携帯情報端末機器、ストロボなどの電力増幅装置、電気自動車、ＤＣ／ＤＣ（直流／直流）コンバータ回路、モータ制御回路、オーディオ増幅器、ロジック回路、スイッチ回路、高周波リニア増幅器などに用いることができる。
【０２７０】
ここで、実施の形態１乃至実施の形態１１に示す半導体素子を用いて構成されるインバータを備えた太陽光発電システムの一例について、図１８を参照して説明する。なお、ここでは、住宅等に設置される太陽光発電システムの構成の一例について示す。
【０２７１】
図１８に示す住宅用の太陽光発電システムは、太陽光発電の状況に応じて、電力の供給方式を変更するシステムである。例えば、晴天時など太陽光発電が行われる状況においては、太陽光発電により生じた電力を家庭内で消費し、また、余剰電力は電力会社からの配電線４１４に供給する。一方、太陽光発電による電力が不足する夜間や雨天時には、配電線４１４から電気の供給を受けて、それを家庭内で消費する。
【０２７２】
図１８に示す住宅用の太陽光発電システムは、太陽光を電力（直流）に変換する太陽電池パネル４００や、その電力を直流から交流に変換するインバータ４０４などを含む。インバータ４０４から出力される交流電力は、各種の電気器具４１０を動作させる電力として使用される。
【０２７３】
余分な電力は、配電線４１４を通じて家庭外に供給される。すなわち、当該システムを利用して電力の売却が可能である。直流開閉器４０２は、太陽電池パネル４００とインバータ４０４との接続または遮断を選択するために設けられている。また、交流開閉器４０８は、配電線４１４と接続されるトランス４１２と、分電盤４０６との接続または遮断を選択するために設けられている。
【０２７４】
上記のインバータに、開示する発明の半導体装置を適用することで、信頼性が高く、安価な太陽光発電システムを実現することができる。
【０２７５】
本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることができる。
【実施例１】
【０２７６】
本実施例では、加熱処理して結晶化した酸化物半導体膜の断面をＴＥＭで撮影した結果を図１９及び図２０を用いて説明する。
【０２７７】
はじめに、試料Ａの作製方法を以下に説明する。
【０２７８】
ガラス基板上に、ＣＶＤ法により酸化窒化シリコン膜（ＳｉＯＮ）を成膜した。次に、酸化窒化シリコン膜上に厚さ５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＯＳ）を成膜した。このとき、酸化物半導体ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子比］））を用い、基板温度２００℃として、成膜速度４ｎｍ／ｍｉｎとして、ターゲットをスパッタリングして、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。なお、上記酸化物半導体ターゲットを用いる場合は、ＩｎＧａＺｎＯ４の結晶を得やすい。次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上に保護膜を形成した。次に、ガラス基板上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を、乾燥空気雰囲気で７００℃、１時間の加熱処理を行ったものを試料Ａとした。
【０２７９】
試料Ａの断面を撮影したＴＥＭ写真を図１９（Ａ）に示し、図１９（Ａ）の模式図を図１９（Ｂ）に示す。なお、ＴＥＭ写真は、加速電圧を３００ｋＶとし、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で観察した高倍写真（８００万倍）である。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、表面に対して垂直方向にｃ軸配向していることと、酸化窒化シリコン膜とＩｎ−Ｇａ−Ｚｎ−Ｏ膜との界面付近も結晶化され、表面に対して垂直方向にｃ軸配向していることが確認できる。即ち、平板状の多結晶領域を有する酸化物半導体膜が形成される。なお、ａ−ｂ面での隣り合っている平面の元素は同一物である。また、平板状の多結晶領域のｃ軸方向は、表面に対して垂直方向に一致する。
【０２８０】
次に、比較例である試料Ｂの作製方法を以下に説明する。
【０２８１】
ガラス基板上に、ＣＶＤ法により酸化窒化シリコン膜（ＳｉＯＮ）を成膜した。次に、酸化窒化シリコン膜上に、試料Ａと同様の条件により厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。次に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上に保護膜を成膜した。次に、乾燥空気雰囲気で７００℃、１時間の加熱を行ったものを試料Ｂとした。
【０２８２】
試料Ｂの断面を撮影したＴＥＭ写真を図２０（Ａ）に示し、図２０（Ａ）の模式図を図２０（Ｂ）に示す。ＴＥＭ写真は、加速電圧を３００ｋＶとし、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で観察した高倍写真（２００万倍）である。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面から約５ｎｍ程度が結晶化し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の内部には多くの非晶質部分と、配向の揃っていない複数の結晶がランダムに存在している様子が確認できる。従って、厚さを５０ｎｍと厚く成膜した後に６５０℃よりも高い７００℃、６分よりも長い１時間の加熱処理を１回行っても、厚い膜厚全体を高い配向性を有する単結晶領域にすることは困難であると言える。
【０２８３】
これらの実験結果から、２回に分けて酸化物半導体膜の成膜を行い、結晶成長の種となる多結晶領域を形成した後、再度成膜した後に結晶成長させることで膜厚の厚い多結晶領域を形成することができると言え、本明細書で開示する方法が極めて有用であることがわかる。２回に分けて成膜を行い、２回の熱処理を行うことで初めて高い配向を有する多結晶領域、即ち、平板状の多結晶領域の表面に対して垂直方向にｃ軸配向をしている多結晶領域を厚く得ることができる。
【符号の説明】
【０２８４】
１０１ 基板
１０２ａ 第１の酸化物半導体膜
１０２ｂ 第１の酸化物半導体膜
１０２ｃ 第１の酸化物半導体膜
１０３ 絶縁膜
１０４ａ 第２の酸化物半導体膜
１０４ｂ 第２の酸化物半導体膜
１０５ 第１の電極
１０７ 酸化物半導体膜
１０８ 酸化物半導体膜
１０９ 第２の電極
１１０ 導電膜
１１１ ゲート絶縁膜
１１２ 第２の酸化物半導体膜
１１３ 第３の電極
１１７ 絶縁膜
１１９ コンタクトホール
１２５ 配線
１２９ 配線
１３１ 配線
１４５ トランジスタ
１４７ トランジスタ
１４９ａ 三端子型ダイオード
１４９ｂ 三端子型ダイオード
１５１ 多結晶領域
１５３ 非晶質領域
１６１ａ 第２の酸化物半導体膜
１６１ｂ 第２の酸化物半導体膜
１６５ 保護膜
４００ 太陽電池パネル
４０２ 直流開閉器
４０４ インバータ
４０６ 分電盤
４０８ 交流開閉器
４１０ 電気器具
４１２ トランス
４１４ 配電線
【特許請求の範囲】
【請求項１】
基板上に第１の電極を形成し、
前記第１の電極上に第１の酸化物半導体膜を形成した後、第１の加熱処理を行って、前記第１の酸化物半導体膜の表面から内部に向かって結晶成長させて第１の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜上に第２の酸化物半導体膜を形成した後、第２の加熱処理を行って、前記第２の酸化物半導体膜を結晶成長させて、第２の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜を島状にエッチングした後、前記第２の結晶性を有する酸化物半導体膜上に第２の電極を形成し、
前記第１の電極、前記第１の結晶性を有する酸化物半導体膜、前記第２の結晶性を有する酸化物半導体膜、及び第２の電極を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に第１の電極を形成し、
前記第１の電極上に第１の酸化物半導体膜を形成した後、第１の加熱処理を行って、前記第１の酸化物半導体膜の表面から内部に向かって結晶成長させて第１の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜上に第２の酸化物半導体膜を形成し、
前記第２の酸化物半導体膜上に導電膜を形成した後、第２の加熱処理を行って、前記第２の酸化物半導体膜を結晶成長させて、第２の結晶性を有する酸化物半導体膜を形成し、
前記導電膜をエッチングして第２の電極を形成し、前記第１の結晶性を有する酸化物半導体膜、前記第２の結晶性を有する酸化物半導体膜を島状にエッチングした後、前記第１の電極、前記第１の結晶性を有する酸化物半導体膜、前記第２の結晶性を有する酸化物半導体膜、及び第２の電極を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項３】
基板上に第１の電極を形成し、
前記第１の電極上に第１の酸化物半導体膜を形成した後、第１の加熱処理を行って、前記第１の酸化物半導体膜の表面から内部に向かって結晶成長させて第１の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜上に、スパッタリング法を用いて加熱しながら第２の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜を島状にエッチングした後、前記第２の結晶性を有する酸化物半導体膜上に第２の電極を形成し、
前記第１の電極、前記第１の結晶性を有する酸化物半導体膜、前記第２の結晶性を有する酸化物半導体膜、及び第２の電極を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１または２において、前記第２の酸化物半導体膜は、前記第１の結晶性を有する酸化物半導体膜を種として結晶成長し、前記第２の結晶性を有する酸化物半導体膜となることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜は、表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、前記第２の結晶性を有する酸化物半導体膜は、表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜は、単結晶領域を複数有することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、前記第２の結晶性を有する酸化物半導体膜は、単結晶領域を複数有することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、前記第１の酸化物半導体膜の厚さは２ｎｍ以上１５ｎｍ以下を有することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、Ｉｎ：Ｇａ：Ｚｎ＝１：０以上２以下：１以上５以下の金属酸化物ターゲットを用いたスパッタリング法により前記第１の酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一項において、Ｉｎ：Ｇａ：Ｚｎ＝１：０以上２以下：１以上５以下の金属酸化物ターゲットを用いたスパッタリング法により、前記第１の結晶性を有する酸化物半導体膜上に第２の酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜はホモエピタキシャル成長していることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１１のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜はヘテロエピタキシャル成長していることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至１３のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、脱水化または脱水素化されていることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至１４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、キャリア密度が１×１０１２ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至１５のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、キャリア密度が１．４×１０１０ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至１６のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、真性半導体であることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１乃至１７のいずれか一項において、前記半導体装置は、トランジスタ、またはダイオードを有することを特徴とする半導体装置の作製方法。
【請求項１９】
基板上に形成される第１の電極と、
前記第１の電極上に形成され、表面から内部に向かって結晶成長した第１の結晶性を有する酸化物半導体膜と、前記第１の結晶性を有する酸化物半導体膜上に形成される第２の結晶性を有する酸化物半導体膜とが積層してなる酸化物半導体積層体と、
前記酸化物半導体積層体上に形成される第２の電極と、
前記第１の電極、前記酸化物半導体積層体、及び前記第２の電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して、少なくとも前記酸化物半導体積層体の側面と対向する環状の第３の電極とを有することを特徴とする半導体装置。
【請求項２０】
請求項１９において、前記第２の電極は前記酸化物半導体積層体の上面全てに接することを特徴とする半導体装置。
【請求項２１】
基板上に形成される第１の電極と、
前記第１の電極に接して形成され、表面から内部に向かって結晶成長した第１の結晶性を有する酸化物半導体膜と、前記第１の結晶性を有する酸化物半導体膜上に形成される第２の結晶性を有する酸化物半導体膜とが積層してなる酸化物半導体積層体と、
前記酸化物半導体積層体に接し、かつ端部が前記酸化物半導体積層体の端部より内側に形成される第２の電極と、
前記第１の電極、前記酸化物半導体積層体、及び前記第２の電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して、少なくとも前記酸化物半導体積層体及び前記第２の電極の側面と対向する環状の第３の電極とを有することを特徴とする半導体装置。
【請求項２２】
請求項１９乃至２１のいずれか一項において、前記第１の電極は、ソース電極及びドレイン電極の一方として機能し、
前記第２の電極は、ソース電極及びドレイン電極の他方として機能し、
前記第３の電極は、ゲート電極として機能することを特徴とする半導体装置。
【請求項２３】
請求項１９乃至２２のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置。
【請求項２４】
請求項１９乃至２３のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜は２ｎｍ以上１５ｎｍ以下の平均厚さを有することを特徴とする半導体装置。
【請求項２５】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、同一成分材料であることを特徴とする半導体装置。
【請求項２６】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜の電子親和力は同じであることを特徴とする半導体装置。
【請求項２７】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜はホモエピタキシャル構造であることを特徴とする半導体装置。
【請求項２８】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜の材料は異なることを特徴とする半導体装置。
【請求項２９】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜はヘテロエピタキシャル構造であることを特徴とする半導体装置。
【請求項３０】
請求項１９乃至２９のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、脱水化または脱水素化されていることを特徴とする半導体装置。
【請求項３１】
請求項１９乃至３０のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、キャリア密度が１×１０１２ｃｍ−３未満であることを特徴とする半導体装置。
【請求項３２】
請求項１９乃至３１のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、キャリア密度が１．４×１０１０ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項３３】
請求項１９乃至３２のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、真性半導体であることを特徴とする半導体装置。
【請求項３４】
請求項１９乃至３３のいずれか一項において、前記半導体装置は、トランジスタ、またはダイオードを有することを特徴とする半導体装置。
【請求項１】
基板上に第１の電極を形成し、
前記第１の電極上に第１の酸化物半導体膜を形成した後、第１の加熱処理を行って、前記第１の酸化物半導体膜の表面から内部に向かって結晶成長させて第１の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜上に第２の酸化物半導体膜を形成した後、第２の加熱処理を行って、前記第２の酸化物半導体膜を結晶成長させて、第２の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜を島状にエッチングした後、前記第２の結晶性を有する酸化物半導体膜上に第２の電極を形成し、
前記第１の電極、前記第１の結晶性を有する酸化物半導体膜、前記第２の結晶性を有する酸化物半導体膜、及び第２の電極を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に第１の電極を形成し、
前記第１の電極上に第１の酸化物半導体膜を形成した後、第１の加熱処理を行って、前記第１の酸化物半導体膜の表面から内部に向かって結晶成長させて第１の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜上に第２の酸化物半導体膜を形成し、
前記第２の酸化物半導体膜上に導電膜を形成した後、第２の加熱処理を行って、前記第２の酸化物半導体膜を結晶成長させて、第２の結晶性を有する酸化物半導体膜を形成し、
前記導電膜をエッチングして第２の電極を形成し、前記第１の結晶性を有する酸化物半導体膜、前記第２の結晶性を有する酸化物半導体膜を島状にエッチングした後、前記第１の電極、前記第１の結晶性を有する酸化物半導体膜、前記第２の結晶性を有する酸化物半導体膜、及び第２の電極を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項３】
基板上に第１の電極を形成し、
前記第１の電極上に第１の酸化物半導体膜を形成した後、第１の加熱処理を行って、前記第１の酸化物半導体膜の表面から内部に向かって結晶成長させて第１の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜上に、スパッタリング法を用いて加熱しながら第２の結晶性を有する酸化物半導体膜を形成し、
前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜を島状にエッチングした後、前記第２の結晶性を有する酸化物半導体膜上に第２の電極を形成し、
前記第１の電極、前記第１の結晶性を有する酸化物半導体膜、前記第２の結晶性を有する酸化物半導体膜、及び第２の電極を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１または２において、前記第２の酸化物半導体膜は、前記第１の結晶性を有する酸化物半導体膜を種として結晶成長し、前記第２の結晶性を有する酸化物半導体膜となることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜は、表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、前記第２の結晶性を有する酸化物半導体膜は、表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜は、単結晶領域を複数有することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、前記第２の結晶性を有する酸化物半導体膜は、単結晶領域を複数有することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、前記第１の酸化物半導体膜の厚さは２ｎｍ以上１５ｎｍ以下を有することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一項において、Ｉｎ：Ｇａ：Ｚｎ＝１：０以上２以下：１以上５以下の金属酸化物ターゲットを用いたスパッタリング法により前記第１の酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一項において、Ｉｎ：Ｇａ：Ｚｎ＝１：０以上２以下：１以上５以下の金属酸化物ターゲットを用いたスパッタリング法により、前記第１の結晶性を有する酸化物半導体膜上に第２の酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜はホモエピタキシャル成長していることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１１のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜はヘテロエピタキシャル成長していることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至１３のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、脱水化または脱水素化されていることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至１４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、キャリア密度が１×１０１２ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至１５のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、キャリア密度が１．４×１０１０ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至１６のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、真性半導体であることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１乃至１７のいずれか一項において、前記半導体装置は、トランジスタ、またはダイオードを有することを特徴とする半導体装置の作製方法。
【請求項１９】
基板上に形成される第１の電極と、
前記第１の電極上に形成され、表面から内部に向かって結晶成長した第１の結晶性を有する酸化物半導体膜と、前記第１の結晶性を有する酸化物半導体膜上に形成される第２の結晶性を有する酸化物半導体膜とが積層してなる酸化物半導体積層体と、
前記酸化物半導体積層体上に形成される第２の電極と、
前記第１の電極、前記酸化物半導体積層体、及び前記第２の電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して、少なくとも前記酸化物半導体積層体の側面と対向する環状の第３の電極とを有することを特徴とする半導体装置。
【請求項２０】
請求項１９において、前記第２の電極は前記酸化物半導体積層体の上面全てに接することを特徴とする半導体装置。
【請求項２１】
基板上に形成される第１の電極と、
前記第１の電極に接して形成され、表面から内部に向かって結晶成長した第１の結晶性を有する酸化物半導体膜と、前記第１の結晶性を有する酸化物半導体膜上に形成される第２の結晶性を有する酸化物半導体膜とが積層してなる酸化物半導体積層体と、
前記酸化物半導体積層体に接し、かつ端部が前記酸化物半導体積層体の端部より内側に形成される第２の電極と、
前記第１の電極、前記酸化物半導体積層体、及び前記第２の電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して、少なくとも前記酸化物半導体積層体及び前記第２の電極の側面と対向する環状の第３の電極とを有することを特徴とする半導体装置。
【請求項２２】
請求項１９乃至２１のいずれか一項において、前記第１の電極は、ソース電極及びドレイン電極の一方として機能し、
前記第２の電極は、ソース電極及びドレイン電極の他方として機能し、
前記第３の電極は、ゲート電極として機能することを特徴とする半導体装置。
【請求項２３】
請求項１９乃至２２のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、表面に対して垂直方向にｃ軸配向をしていることを特徴とする半導体装置。
【請求項２４】
請求項１９乃至２３のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜は２ｎｍ以上１５ｎｍ以下の平均厚さを有することを特徴とする半導体装置。
【請求項２５】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、同一成分材料であることを特徴とする半導体装置。
【請求項２６】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜の電子親和力は同じであることを特徴とする半導体装置。
【請求項２７】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜はホモエピタキシャル構造であることを特徴とする半導体装置。
【請求項２８】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜の材料は異なることを特徴とする半導体装置。
【請求項２９】
請求項１９乃至２４のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜はヘテロエピタキシャル構造であることを特徴とする半導体装置。
【請求項３０】
請求項１９乃至２９のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、脱水化または脱水素化されていることを特徴とする半導体装置。
【請求項３１】
請求項１９乃至３０のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、キャリア密度が１×１０１２ｃｍ−３未満であることを特徴とする半導体装置。
【請求項３２】
請求項１９乃至３１のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、キャリア密度が１．４×１０１０ｃｍ−３未満であることを特徴とする半導体装置の作製方法。
【請求項３３】
請求項１９乃至３２のいずれか一項において、前記第１の結晶性を有する酸化物半導体膜及び前記第２の結晶性を有する酸化物半導体膜は、真性半導体であることを特徴とする半導体装置。
【請求項３４】
請求項１９乃至３３のいずれか一項において、前記半導体装置は、トランジスタ、またはダイオードを有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１１−１３５０６７（Ｐ２０１１−１３５０６７Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２０１０−２６３０８７（Ｐ２０１０−２６３０８７）
【出願日】平成２２年１１月２６日（２０１０．１１．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２２年１１月２６日（２０１０．１１．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]