液晶表示装置の作製方法
【課題】生産性を向上させた液晶表示装置及びその作製方法の提供する。
【解決手段】走査線とデータ線が絶縁層を介して交差する領域に、非晶質半導体又は有機半導体をチャネル部とする第１の薄膜トランジスタを有する第１の基板と、第２の基板と、第１の基板と第２の基板の間の液晶層と、結晶質半導体をチャネル部とする第２の薄膜トランジスタを有する第３の基板を有し、結晶質半導体は第２の薄膜トランジスタにおける電子又は正孔が流れる方向に沿って結晶粒界が延び、第１の基板と第２の基板は第１の基板が露出するように貼り合わされ、第３の基板は第１の基板上の露出した領域に貼り合わされ、第３の基板上には第２の薄膜トランジスタを形成する第１の領域と入出力端子を形成する第２の領域が設けられ、第３の基板の短辺は１乃至６ｍｍ、第１の領域の短辺は０．５乃至１ｍｍである。
【解決手段】走査線とデータ線が絶縁層を介して交差する領域に、非晶質半導体又は有機半導体をチャネル部とする第１の薄膜トランジスタを有する第１の基板と、第２の基板と、第１の基板と第２の基板の間の液晶層と、結晶質半導体をチャネル部とする第２の薄膜トランジスタを有する第３の基板を有し、結晶質半導体は第２の薄膜トランジスタにおける電子又は正孔が流れる方向に沿って結晶粒界が延び、第１の基板と第２の基板は第１の基板が露出するように貼り合わされ、第３の基板は第１の基板上の露出した領域に貼り合わされ、第３の基板上には第２の薄膜トランジスタを形成する第１の領域と入出力端子を形成する第２の領域が設けられ、第３の基板の短辺は１乃至６ｍｍ、第１の領域の短辺は０．５乃至１ｍｍである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像や文字などの情報を表示する表示部を具備した液晶表示装置及びその作製
方法に関する。また、表示部を形成する画素領域の各画素に信号を伝達する駆動回路の構
成とその作製方法及びその実装方法に関する。さらに、薄膜トランジスタなどの半導体素
子をマトリクス状に配置した領域を具備した液晶表示装置に関し、特に該領域とは別に設
けられる回路の構成と作製方法及びその実装方法に関する。
【背景技術】
【０００２】
液晶層を備えた液晶表示装置において、画像などの情報を表示するための画面を形成する
手段として、薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置した画素領域を有するア
クティブマトリクス型の表示装置がある。前記表示装置は、軽量薄型化が可能である利点
を活かして、ノートパソコンやモバイルコンピュータ、携帯電話をはじめ、液晶テレビな
どの様々な電子機器に利用されている。
【０００３】
ところで、非晶質半導体でチャネル部を形成する技術は、該非晶質半導体が比較的安価で
大型基板に形成することが可能であることから、生産性に優れる。しかしながら、非晶質
半導体でチャネル部を形成した薄膜トランジスタの電界効果移動度は最大でも１cm2／Vse
c程度しか得ることができない。画素領域に設けるスイッチ用ＴＦＴとしては利用可能で
あるが、高速動作が要求される駆動回路を構成する素子として用いることはできなかった
。
【０００４】
従って、駆動回路は単結晶シリコン基板で作製したＩＣチップを用いて、該画素領域の周
辺にＴＡＢ方式（ＴＣＰ）やＣＯＧ方式で実装する。ＴＡＢ方式は、パッド部にバンプを
形成したドライバＩＣと、ポリイミドに銅箔を接着し写真製版技術で、回路を形成した後
メッキを施したフィルム回路を合金にて接続後、ＩＣの周囲を樹脂で封止しパッケージ化
したものである。ＣＯＧ方式はＩＣチップを表示装置の基板上に形成した配線のパターン
に合わせて、電気的に接続するように直接貼り合わせる方式である。
【０００５】
ＣＯＧ方式で実装する駆動回路は、ガラスや石英等の基板上に、非単結晶半導体材料で作
製した複数のＴＦＴを形成し、短冊状に分割して形成する。その後、短冊上に分割した駆
動回路を基板上に実装する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１-１６０７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
円形のシリコンウエハは、そのサイズが年々大きくなり、最大で直径が３００ｍｍ程度の
ものがあるが、矩形状のドライバＩＣを取り出せる個数は限られてしまう。さらに、従来
のドライバＩＣの基体であるシリコンウエハと、ガラス基板との温度係数は異なるため、
貼り合わせた後にたわみなどが生じ、コンタクト抵抗の増大といった不良や、発生する応
力によって、素子の信頼性が低下してしまう。
【０００８】
上記の実情を鑑み、本発明は、ＴＡＢ方式又はＣＯＧ方式を採用した場合において、矩形
状のガラス基板上に高速動作が可能な複数の半導体素子を形成し、該複数の半導体素子を
用いて複数のドライバＩＣを形成することで、生産性を向上させた液晶表示装置及びその
作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【００１０】
本発明は、各画素に薄膜トランジスタを配置した画素領域を備えた第１の基板と、前記画
素領域に対応して対向電極が形成された第２の基板と、走査線側駆動回路又はデータ線側
駆動回路が形成された第３の基板とを有し、前記走査線側駆動回路と前記データ線側駆動
回路とは、チャネル長方向と平行な方向に延びる結晶粒界をもつ結晶性半導体でチャネル
形成領域を形成した薄膜トランジスタを有し、前記走査線側駆動回路と前記データ線側駆
動回路に備えられた薄膜トランジスタのゲート絶縁膜の厚さは互いに異なっていることを
特徴とする。
【００１１】
本発明は、第１の半導体素子が配置された画素領域を有する第１の基板と、前記画素領域
に対応して対向電極が形成された第２の基板と、前記第１の基板の前記画素領域の外側に
設けられ、結晶質半導体で形成する複数の第２の半導体素子が配置された第３の基板とを
有し、前記第１の基板と前記第２の基板との間に液晶層を狭持した液晶表示装置において
、前記結晶質半導体は、前記複数の第２の半導体素子における電子又は正孔が流れる方向
に沿って結晶粒界が延びており、前記複数の第２の半導体素子は、第１の厚さのゲート絶
縁膜で形成された薄膜トランジスタと、第２の厚さのゲート絶縁膜で形成された薄膜トラ
ンジスタとを含むことを特徴とする。
【００１２】
本発明は、第１の薄膜トランジスタが配置された画素領域を有する第１の基板と、前記画
素領域に対応して対向電極が形成された第２の基板と、前記第１の基板の前記画素領域の
外側に設けられ、結晶質半導体でチャネル部を形成する複数の第２の薄膜トランジスタが
配置された第３の基板とを有し、前記第１の基板と前記第２の基板の間に液晶層を狭持し
た液晶表示装置において、前記結晶質半導体は、前記複数の第２の薄膜トランジスタにお
ける電子又は正孔が流れる方向に沿って結晶粒界が延びており、前記複数の第２の薄膜ト
ランジスタは、第１の厚さのゲート絶縁膜で形成された薄膜トランジスタと、第２の厚さ
のゲート絶縁膜で形成された薄膜トランジスタとを含むことを特徴とする。
【００１３】
本発明は、第１の基板上に非晶質半導体又は有機半導体で形成する第１の半導体素子が配
置された画素領域を形成し、第２の基板上に前記画素領域に対応した対向電極を形成した
後、前記第１及び前記第２の基板を貼り合わせ、第３の基板上に結晶質半導体で形成する
第２の半導体素子を複数配置した駆動回路と、該駆動回路に従属する入力端子及び出力端
子を含むドライバＩＣを複数個形成した後、前記複数個のドライバＩＣを各々に分割し、
前記ドライバＩＣを前記第１の基板上に形成された前記画素領域の周辺に貼り合わせるこ
とを特徴とする液晶表示装置の作製方法であって、前記結晶質半導体は、連続発振のレー
ザ光の照射により形成することを特徴とする。
【００１４】
また前記第３の基板は、前記結晶質半導体が形成された第１の領域と、前記結晶質半導体
が形成されていない第２の領域を有し、前記第１の領域には前記駆動回路が設けられ、前
記第２の領域には入力端子及び出力端子が設けられることを特徴とする。
【００１５】
また、前記第３の基板は、前記結晶質半導体が形成された第１の領域と、前記結晶質半導
体が形成されていない第２の領域を有し、前記第１の領域には前記駆動回路が設けられ、
前記第２の領域には入力端子及び出力端子が設けられ、前記第３の基板の短辺は１乃至６
ｍｍであり、前記第１の領域の短辺は０．５乃至１ｍｍであることを特徴とする。
【００１６】
また、前記第３の基板の短辺は１〜６ｍｍであり、前記第３の基板に設けられる入力端子
及び出力端子は画素ピッチと同じピッチで形成されていることを特徴とする。さらに、前
記第３の基板の長辺は、前記画素領域の短辺又は長辺と同じ長さであることを特徴とする
。
【００１７】
前記結晶質半導体はレーザ光の照射により形成されたものであり、当該レーザ光を発生さ
せる発振器は、連続発振の固体レーザである。より詳しくは、前記発振器は、連続発振の
ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビー
レーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種又は複数
種、又は連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ2レーザから選ばれ
た１種又は複数種である。
【００１８】
また本発明は、複数のレーザ発振器と回析光学素子を有する装置を用いてレーザ結晶化を
行うことを特徴とする。そして、エネルギー分布が重なるように、複数のレーザ発振器か
ら射出する各レーザ光を重ね合わせることを特徴とする。この重ね合わされたレーザ光は
、回析光学素子によって、長軸方向に矩形状（トップハット）の分布を示し、本発明は、
このような分布を示すレーザ光を用いて、レーザ結晶化を行うことを特徴とする。上記特
徴により、微結晶領域が少ない結晶質半導体を用いることができる。
【００１９】
本装置により射出された連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結
晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良
好なために高速駆動が可能で、素子の動作周波数を向上させた液晶表示装置を提供するこ
とができる。また、特性バラツキが少ないために高い信頼性を得ることができる。また、
さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の
走査方向と一致させることが好適である。これは、連続発振レーザによるレーザ結晶化工
程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行
（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。
なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電
荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方
向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ね
チャネル方向に沿って形成されていることを意味する。
【００２０】
そして、本発明は、ガラス基板上に形成されたこのような良好な結晶性を有する結晶質半
導体を含む半導体素子をドライバＩＣに用いることを特徴とする。結晶質半導体を用いる
ことが好適な回路としては、信号線駆動回路及び走査線駆動回路などの駆動回路だけでな
く、レジスタ、デコーダ、カウンタ、分周回路、メモリ等を構成する論理回路等が挙げら
れる。なお、レーザ光のレーザビームの幅をドライバＩＣの短辺と同じ長さとすると生産
性を向上させた液晶表示装置及びその作製方法を提供することができるため好適である。
【００２１】
本発明は、データ線側に配置する駆動回路と、走査線側に配置する駆動回路とで、薄膜ト
ランジスタの膜厚を変えることを特徴とする。これは、データ線側と走査線側の各々の要
求に応えるものであり、具体的には、データ線駆動回路は、駆動電圧３Ｖで周波数５０Ｍ
Ｈｚ以上（例えば６５ＭＨｚ以上）で駆動するため、ゲート絶縁膜の厚さは２０〜７０ｎ
ｍ、チャネル長は０．３〜１μｍに設定する。一方、走査線駆動回路は、データ線駆動回
路に比較してその駆動周波数はおよそ百分の一となる１００ｋＭＨｚ程度で駆動するため
、ゲート絶縁膜の厚さは１５０〜２５０ｎｍ、チャネル長は１〜２μｍに設定する。上記
構成により、各々の駆動回路の動作周波数に応じたドライバＩＣ、該ドライバＩＣを有す
る液晶表示装置を提供することができる。
【００２２】
上記構成を有する本発明は、連続発光レーザによるレーザ光の照射により形成された特性
の良好な薄膜トランジスタを用いることで、高速動作が可能なドライバＩＣを実装した液
晶表示装置及びその作製方法を提供する。また、矩形状の大面積の基板に複数のドライバ
ＩＣを作製することができるため、低コストの液晶表示装置及びその作製方法を提供する
ことができる。さらに、本発明によるドライバＩＣを実装するＣＯＧ方式又はＴＡＢ方式
を採用することで、小型・薄型・軽量と狭額縁化を実現した液晶表示装置及びその作製方
法を提供することができる。
【発明の効果】
【００２３】
上記構成を有する本発明は、連続発振レーザによるレーザ光の照射により形成された特性
の良好な薄膜トランジスタを用いることで、高速動作が可能なドライバＩＣを実装した液
晶表示装置及びその作製方法を提供する。また、レーザ光のレーザビームの幅をドライバ
ＩＣの短辺と同じ値に設定することで、生産性を向上させた液晶表示装置の作製方法を提
供する。さらに、矩形状の大面積の基板に複数のドライバＩＣを作製することができるた
め、低コストの液晶表示装置及びその作製方法を提供することができる。また、ドライバ
ＩＣを実装するＣＯＧ方式を採用することで、小型・薄型・軽量と狭額縁化を実現した液
晶表示装置及びその作製方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の液晶表示装置及びその作製方法を説明する図。
【図２】本発明の液晶表示装置及びその作製方法を説明する図。
【図３】ドライバＩＣを示す図。
【図４】シフトレジスタのマスクレイアウト図。
【図５】本発明の液晶表示装置及びその作製方法を説明する図。
【図６】線状ビームのプロファイルを示す図。
【図７】本発明の液晶表示装置の作製方法を示す図。
【図８】本発明の液晶表示装置の作製方法を示す図。
【図９】本発明の液晶表示装置の作製方法を示す図。
【図１０】ドライバＩＣの入出力端子にバンプを作製する図。
【図１１】画素領域及びＦＰＣと、ドライバＩＣとの接続を説明する図。
【図１２】本発明の液晶表示装置を説明する図。
【図１３】ドライバＩＣを説明する図。
【図１４】画素領域の上面図と等価回路図。
【図１５】画素領域に具備されるトランジスタの断面図。
【図１６】画素領域に具備されるトランジスタの断面図。
【図１７】本発明の液晶表示装置を電子機器に搭載した図。
【図１８】本発明の液晶表示装置の断面図。
【図１９】本発明が適用される電子機器を示す図。
【図２０】本発明が適用される電子機器を示す図。
【図２１】結晶質半導体の写真とその模式図。
【発明を実施するための形態】
【００２５】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２６】
（実施の形態１）
本発明の基本的な概念について、図１（Ａ）の斜視図を用いて説明する。第１の基板１０
０１上には、文字や画像などの情報を表示する画素領域１００２が設けられる。第３の基
板１００６上には、複数の駆動回路と該複数の駆動回路を接続する入出力端子が設けられ
る。各駆動回路と、当該駆動回路に対応した入力端子及び出力端子（入出力端子）を１つ
のユニットとして、第３の基板１００６を短冊状又は矩形状に分断すると、複数のドライ
バＩＣが得られる。そして、このドライバＩＣを第１の基板１００１に貼り合わせると、
液晶表示装置が完成する。図１（Ａ）では、走査線駆動回路に相当するドライバＩＣ１０
１０と、信号線駆動回路に相当するドライバＩＣ１００９が実装される形態を示す。なお
ドライバＩＣの構成は、走査線側と信号線側で異なる構成であることが好適である。
【００２７】
図１（Ｂ）には、実際にドライバＩＣを貼り付けて、該ドライバＩＣ内の入出力端子と画
素領域１００２とが電気的に接続した液晶表示装置の上面図を示す。第１の基板１００１
上には画素領域１００２が形成され、該画素領域１００２上には、対向電極が形成された
第２の基板１１０が液晶層を介して貼り合わされる。液晶層が設けられている場合、第１
の基板１００１と第２の基板１１０の間隔はスペーサによって決定付けられるが、ネマチ
ック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとする。第１の基板
１００１と、第２の基板１１０にはアルミノホウケイ酸ガラスやバリウムホウケイ酸ガラ
スなどの無アルカリガラスを用いることが好ましく、その厚さは０．３〜１．１ｍｍ（代
表的には０．７ｍｍ）であるため、相対的に液晶層の厚さは外観上無視できる。
【００２８】
画素領域１００２は、走査線群１０８とデータ線群１０９が交差してマトリクスを形成し
、各交差部に対応してＴＦＴが配置される。ここで配置されるＴＦＴの構造は特に限定さ
れるものではないが、代表的には非晶質シリコン層を能動層とする逆スタガ型のＴＦＴが
好適に用いられる。非晶質シリコン層はプラズマＣＶＤ法で３００℃以下の温度で形成す
ることが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であって
も、ＴＦＴを形成するのに必要な膜厚を数十秒で形成するという特徴を有する。このよう
な製造技術の特徴は、大画面の表示装置を作製する上で有効である。
【００２９】
画素領域１００２の外側には、駆動回路が形成されたドライバＩＣ１００９、１０１０が
実装される。１００９はデータ線側の駆動回路であり、１０１０は走査線側の駆動回路で
ある。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスでデータ
線の本数が３０７２本であり、走査線側が７６８本必要となる。また、ＵＸＧＡではそれ
ぞれ４８００本と１２００本が必要となる。本実施の形態では、画素領域１００２の一辺
とドライバＩＣの長辺を同じ長さに設定しているため、データ線及び走査線のピッチと、
ドライバＩＣの出力端子のピッチと合わせることが好適である。そうすると、画素領域１
００２の端部で数ブロック毎に区分して引出線１０７を形成する必要がなく、プロセス上
、歩留まりよく作製することができる。さらに、取り付けるドライバＩＣの個数が減少す
るため、信頼性が向上する。
【００３０】
なお、これらのドライバＩＣは、矩形状の第３の基板１００６上に複数個作り込むと、大
量に形成することができるため、生産性を向上させる観点から好ましい。従って、第３の
基板１００６として、大面積の基板を用いることが好ましく、例えば、一辺が３００ｍｍ
から１０００ｍｍ程度の大面積の基板を用いることが好ましい。そして、駆動回路部と入
出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出す
と、ドライバＩＣが完成する。このドライバＩＣの短辺の長さは１〜６ｍｍ、長辺の長さ
は１０〜６０ｍｍとする。
【００３１】
本発明は、これらのドライバＩＣが結晶質半導体により形成されることを特徴とし、前記
結晶質半導体は連続発振のレーザ光を照射することで形成されることを特徴とする。従っ
て、当該レーザ光を発生させる発振器としては、連続発振の固体レーザ又は気体レーザを
用いる。また本発明では、レーザ光のスポットの幅（具体的には１〜６ｍｍ）をドライバ
ＩＣの短辺の長さ、又はドライバＩＣに配置される駆動回路の短辺の長さと同じ長さに設
定する。本構成により、レーザ光のレーザビームを１回走査すると、最低１個のドライバ
ＩＣを形成することが可能となり、生産性を向上させた液晶表示装置及びその作製方法を
提供することができる。
【００３２】
また連続発振のレーザ光を照射すると、その走査方向に、結晶粒界が延びることを活用し
、結晶粒界が延びた方向とチャネル長方向とが平行になるように、半導体層をパターン加
工する。そうすると、十分な電気的特性が得られた結晶質半導体を活性層として用いた薄
膜トランジスタを形成することができる。
【００３３】
図１（Ｃ）は、ドライバＩＣに作り込まれた薄膜トランジスタの上面図であり、結晶粒の
長軸方向と、チャネル長方向とが同じ方向になるようにパターン加工する様子を示してい
る。
【００３４】
また本発明は、データ線側に配置する駆動回路と、走査線側に配置する駆動回路とで、薄
膜トランジスタの膜厚を変えることを特徴とする。一例として、図１（Ｄ）は走査線側駆
動回路とデータ線駆動回路の薄膜トランジスタの断面図を示す。これは、データ線側と走
査線側の各々の要求に応えるものであり、具体的には、データ線駆動回路は、駆動電圧３
Ｖで周波数５０ＭＨｚ以上（例えば６５ＭＨｚ以上）で駆動するため、ゲート絶縁膜の厚
さは２０〜７０ｎｍ、チャネル長は０．３〜１μｍに設定する。一方、走査線駆動回路は
、データ線駆動回路に比較してその駆動周波数はおよそ百分の一となる１００ｋＭＨｚ程
度で駆動するため、ゲート絶縁膜の厚さは１５０〜２５０ｎｍ、チャネル長は１〜２μｍ
に設定する。上記構成により、各々の駆動回路の動作周波数に応じたドライバＩＣ、該ド
ライバＩＣを有する液晶表示装置を提供することができる。
【００３５】
なお、ドライバＩＣのＩＣチップに対する外形寸法の優位性はこの長辺の長さにある。こ
のように、長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いることにより、画素領
域に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済むので、
製造上の歩留まりを向上させることができる。また本発明は、ガラス基板上にドライバＩ
Ｃを形成するものであり、母体として用いる基板の形状に限定されないので生産性を損な
うことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較する
と、大きな優位点である。
【００３６】
第３の基板１００６上に形成された駆動回路の分割の方法は特に限定されず、図２（Ａ）
に示すように縦と横の２方向に分断し、第３の基板１００６から複数個のドライバＩＣを
取り出してもよい。そして、図２（Ｂ）に示すように、データ線側と、走査線側の両方で
複数個ずつ貼り付けてもよい。
【００３７】
上記の図１、２にはＣＯＧ方式を採用した液晶表示装置を図示したが、ＴＡＢ方式を採用
した液晶表示装置に本発明を適用してもよい。ここで、ＴＡＢ方式を採用した液晶表示装
置について、図５を用いて説明する。ＴＡＢ方式では、画素領域１００２に電気的に接続
した配線が露出しており、その露出した配線にＦＰＣが接続し、該ＦＰＣにドライバＩＣ
１００７〜１００９が接着される。図５（Ａ）は、複数のＦＰＣ１０１１を配置し、該Ｆ
ＰＣ１０１１にドライバＩＣ１００７、１００８が接着された場合を示す。図５（Ｂ）は
、１枚のＦＰＣ１０１２に、１つのドライバＩＣ１００９を配置した場合を示す。後者を
採用する場合には、強度の問題から、ドライバＩＣ１００９を固定する金属片などを一緒
に設けるとよい。
【００３８】
なお、このドライバＩＣの駆動条件として、一例を挙げると、電源電圧ＶＤＤ−０．５〜
３０Ｖ、ＶＤＤ−ＶＥＥ−０．５〜２８Ｖ、ＶＥＥ−１７〜０．５Ｖ、入力電圧ＶＥＥ−
０．５〜ＶＤＤ+０．５、入力電流±１０ｍＡ、出力電流±１０ｍＡの条件下で動作させ
るとよい。
【００３９】
（実施の形態２）
本発明の実施の形態について、図面を用いて説明する。
【００４０】
本発明において用いるドライバＩＣは、矩形状の基板上に非晶質半導体を形成し、該非晶
質半導体を連続発振のレーザ光を用いたレーザ結晶化により結晶化した結晶質半導体を用
いることを特徴とする。ここで、第３の基板１００６上の非晶質半導体にレーザ光を照射
する様子を図３（Ａ）を用いて説明する。本発明では、レーザ光のスポットの幅（具体的
には１〜６ｍｍ）をドライバＩＣの短辺の長さ、又はドライバＩＣに配置される駆動回路
の短辺の長さと同じ長さに設定する。そうすると、第３の基板１００６上の結晶質半導体
を用いて、短辺の長さ１〜６ｍｍのドライバＩＣを複数個形成することができる。これら
のドライバＩＣは、ガラススクライバーにより加工線に沿って第３の基板１００６から分
割して形成される。そのため、群の中のドライバＩＣは切りしろ０．５〜１ｍｍで配置す
る。このような加工方法を用いると、例えば、３００×４００ｍｍの第１期ラインの液晶
用ガラス基板を用いたとしても、２×２０ｍｍのドライバＩＣを１２７×１２７ｍｍの群
の中に３６０個作り込むことができ、１枚の基板からは２１６０個のドライバＩＣを取り
出すことができる。
【００４１】
次に、第３の基板１００６上の非晶質半導体にレーザ光を照射して、結晶質半導体を形成
する様子について、図３（Ｂ）を用いて説明する。一般的にスポット状に絞り込んだレー
ザ光のエネルギー密度には分布が存在する。多くの場合において、レーザ光のスポットは
、中心部から端部に向かって徐々にエネルギー密度が減少する分布を有する。従って、中
心部のスポットが照射された半導体は良好に結晶化し、優れた電気的特性を有する。しか
しながら、中心部よりもエネルギー密度が低い端部の範囲のレーザ光が照射された半導体
は、レーザ光のエネルギー密度が十分でないために、溶融が十分でなく微結晶化する。こ
のような領域においては、十分な電気的特性が得られないため、活性層として用いるには
適さない。
【００４２】
そこで、図３（Ｃ）に示すように、中心部のエネルギー密度が高いレーザ光が照射された
部分を領域１０２４、それ以外の領域を１０２２、１０２３としたとき、領域１０２４の
良好な結晶性を有する結晶質半導体により駆動回路を構成する。そして、領域１０２２、
１０２３に形成された半導体は除去し、該領域には入力端子１０２０と出力端子１０２１
を形成する。なお、領域１０２４の短辺は０．５〜１ミリ程度である。つまり、駆動回路
の短辺の長さと、中心部のエネルギー密度が高い領域の長さはほぼ同じである。従って、
レーザ光を照射し、その中心部分には良好な結晶性を有する結晶性半導体を作製すること
ができるが、この良好な結晶性を有する結晶性半導体を用いて駆動回路を構成する。
【００４３】
なお、駆動回路を構成するトランジスタのチャネル形成領域やソース・ドレイン領域は結
晶質半導体で形成され、該結晶質半導体は、連続発光レーザにより形成される。この結晶
質半導体をパターン加工する際には、全ての薄膜トランジスタのチャネル長が揃うように
行う。このようにパターン加工した薄膜トランジスタは、電子又は正孔が流れる方向（チ
ャネル長方向）に結晶粒界が延びているため、高速動作が可能となる。
【００４４】
図３（Ｄ）は、図３（Ｃ）のＢ−Ｂ'線に対応した断面図である。画素領域に配置される
信号線又は走査線に接続する出力端子１０２１のピッチは４０〜１００μmで複数個形成
される。同様に、入力端子１０２０も必要な個数を形成する。これらの入力端子１０２０
及び出力端子１０２１は一辺の長さを３０〜１００μmとした正方形または長方形状に形
成する。
【００４５】
続いて、図４には、駆動回路１０２５の一例として、複数のトランジスタで構成されるシ
フトレジスタを作製したときのマスクレイアウト図を示す。シフトレジスタは、１段分の
回路が縦続接続して構成され、各段でＣＫ及びＣＫＢの信号が交互に入力される。一段分
の回路は、マトリクス状に配置された複数の画素のうち、一列分の画素に対応する。従っ
て、一段分の短辺方向の長さを、画素ピッチの長さと同じ長さに設定することが好ましい
。そうすると、ドライバＩＣの出力端子のピッチを走査線又はデータ線と同じピッチに設
定することができる。本構成により、画素領域の端部で数ブロック毎に区分して引出線を
形成する必要がなく、プロセス上、歩留まりよく作製することができる。
【００４６】
なお、大面積の基板上に多数のドライバＩＣを形成するための課題として露光技術が挙げ
られる。ドライバＩＣのデザインルールは０．３〜２μm、好ましくは０．３５〜１μmで
ある。ドライバＩＣを形成する際には、このようなデザインルールで、スループット良く
露光を行う必要がある。露光方式において、プロキシミティ方式やプロジェクション方式
はスループット向上には有利であるが、大型の高精細マスクが必要であり、高い解像度や
重ね合わせ精度が得られにくいなどの欠点がある。一方、ステッパ方式では、その一例と
してｉ線（３６５ｎｍ）を使って０．７μmの解像度で、４４ｍｍ角の領域又は５４×３
０ｍｍの領域を一度に露光することができる。これに対応して、ドライバＩＣの長辺の長
さをこの露光範囲内としておけばサブミクロンパターンであっても効率よく露光すること
が可能となる。
【００４７】
（実施の形態３）
本実施の形態では、連続発振レーザ（ContinuousWaveレーザ）を用いたレーザ結晶化につ
いて説明する。
【００４８】
連続発振レーザとしては、波長が５５０ｎｍ以下で出力安定性の著しく高いものが望まし
い。例えば、Ｎｄ:ＹＶＯ4レーザの第２高調波、Ｎｄ:ＹＡＧレーザの第２高調波、Ｎｄ:
ＹＬＦレーザの第２高調波、Ｎｄ:ガラスレーザの第２高調波、Ｎｄ:ＹＡｌＯ3レーザの
第２高調波又はＡｒレーザ等が該当する。また、前記レーザのさらなる高次高調波、ルビ
ーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ、連続発振のエキシマレ
ーザ、Ｋｒレーザ、ＣＯ2レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ
、又は金蒸気レーザ等のレーザが該当する。また、これらのレーザを複数、若しくは複数
種用いたレーザが該当する。
【００４９】
本発明は、複数のレーザ発振器から射出されたレーザビームを重ね合わせることを特徴と
する。通常、レーザ光のエネルギー密度には分布があり、中心部から端部に向かって徐々
にエネルギー密度が減少する分布を示すが、本発明では、このエネルギー密度が重なるよ
うに、複数のレーザビームを重ね合わせることを特徴とする。上記特徴と回析光学素子を
用いることで、長軸方向が矩形（トップハット）のプロファイルを示し、長さ０．５〜１
ミリの線状ビームを形成することができる。
【００５０】
このように、レーザビームを重ね合わせてレーザ結晶化を行うためには、複数台のレーザ
発振器、λ/２波長板、ミラー、偏光子、回析光学素子等からなるホモジナイザー、シリ
ンドリカルレンズなどからなるズーム系、集光系などを具備した装置を用いて行う。
【００５１】
複数台のレーザ発振器から射出された各レーザビームは、同一方向の偏光方向を有する。
そのため、複数のレーザビームのうち、１つ又は複数のレーザビームは、λ/２波長板を
透過して、偏光方向が９０°回転する。そして、偏光子により複数のレーザビームが重ね
合わされる。重ね合わされたレーザビームは、ホモジナイザー等を介することで、線状ビ
ームに形成され、該線状ビームが基板上の非晶質半導体に照射される。
【００５２】
照射面におけるビームプロファイル形状を図６に示す。図６（Ａ）は斜視図であり、長軸
方向から見ると矩形となっている（図６（Ｂ））。また、短軸方向から見るとガウシアン
ライクのプロファイルとなっている（図６（Ａ））。回析光学素子を用いたホモジナイザ
ーにより、長軸方向は矩形状のプロファイルに形成されている。
【００５３】
なお、基板上の半導体膜を結晶化するためには、線状ビームを、長軸方向に適当な照射ピ
ッチでずらしながら、長軸方向に垂直な方向に走査する。この動作はレーザ発振器と光学
系（λ/2波長板、ミラー、偏光子、ホモジナイザー、ズーム系及び集光系）は固定し、Ｘ
−Ｙステージを用いて基板上を線状ビームが走査するように、基板を移動させて行う。
【００５４】
図２１（Ａ）は、上記の光学系とＹＶＯ4レーザを用いて、レーザ結晶化した結晶質半導
体の写真であり、図２１（Ｂ）は該写真の模式図である。レーザ結晶化は、パワー１４．
４Ｗ、スキャン速度は３５ｃｍ/ｓｅｃ、ビーム長０．７５ｍｍで行った。図２１（Ａ）
（Ｂ）に示すように、上記の光学系を用いると、微結晶領域がほとんどなく、良好な結晶
性を有する結晶質半導体を得ることが可能であることが分かる。
【００５５】
本発明は、複数のレーザ発振器と回析光学素子を有する装置を用いてレーザ結晶化を行う
ことを特徴とする。そして、エネルギー分布が重なるように、複数のレーザ発振器から射
出する各レーザ光を重ね合わせることを特徴とする。この重ね合わされたレーザ光は、回
析光学素子によって、長軸方向に矩形状（トップハット）の分布を示し、本発明は、この
ような分布を示すレーザ光を用いて、レーザ結晶化を行うことを特徴とする。上記特徴に
より、微結晶領域が少ない結晶質半導体を作製することができる。
【００５６】
本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。
【実施例１】
【００５７】
本実施例では、連続発振レーザを用いて、薄膜トランジスタを形成する作製工程について
、図７〜図９を用いて説明する。
【００５８】
まず、基板３００上に下地膜３０１を成膜する（図７（Ａ））。基板３００には、例えば
バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、
ＳＵＳ基板（ステンレス基板）等を用いることができる。また、プラスチック等の可撓性
を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあ
るが、作製工程における処理温度に耐え得るのであれば用いてもよい。
【００５９】
下地膜３０１は基板３００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、
半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってア
ルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒
化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマＣＶＤ法
を用いて窒化酸化珪素膜を１０〜４００ｎｍの膜厚になるように成膜した。
【００６０】
なお下地膜３０１は単層であっても複数の絶縁膜を積層したものであっても良い。またガ
ラス基板、ＳＵＳ基板又はプラスチック基板のように、アルカリ金属やアルカリ土類金属
が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地
膜を設けることは有効であるが、石英基板などの不純物の拡散がさして問題とならない場
合は、必ずしも設ける必要はない。
【００６１】
次に下地膜上に半導体３０２を形成する。半導体３０２の膜厚は２５〜１００ｎｍ（好ま
しくは３０〜６０ｎｍ）とする。半導体３０２としては、珪素やシリコンゲルマニウムを
用いる。その後、５００℃１時間の加熱処理を行って、水素出しを行う。
【００６２】
次に、レーザ照射装置を用いて、非晶質半導体３０２を結晶化して、結晶質半導体３０３
を形成する。この場合、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４
高調波を用いることで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ:
ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５
５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ4レーザから射出された
レーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。また、
共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そ
して、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、
半導体膜５０２に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2
程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃ
ｍ／ｓ程度の速度でレーザ光に対して相対的に非晶質半導体を移動させて照射する。
【００６３】
このようにして得られた結晶質半導体を所望の形状にパターニングして半導体層３０４〜
３０７を形成する。その後、半導体層３０４〜３０７を覆うゲート絶縁膜３０８を形成す
る。ゲート絶縁膜３０８としては、例えば、スパッタ法を用いて、膜厚を３０〜２００ｎ
ｍとして珪素を含む絶縁膜で形成する。
【００６４】
続いて、結晶質半導体の作製方法として、上記とは異なる方法について図８を用いて説明
する。この方法についても、非晶質半導体３０２まで形成する工程までは同じであるため
、その説明は省略する。
【００６５】
この方法では、非晶質半導体３０２の表面に、重量換算で１〜１００ｐｐｍのＮｉを含む
酢酸ニッケル塩溶液３１０をスピンコート法で塗布する。なお、触媒の添加は上記方法に
限定されず、スパッタリング法、蒸着法、プラズマ処理などを用いて添加してもよい。
【００６６】
次に、４００〜６５０度で４〜２４時間、例えば５５０度、１４時間の加熱処理を行った
。この加熱処理により、酢酸ニッケル塩溶液が塗布された表面から、基板３００に向かっ
て縦方向に結晶化が促進された結晶質半導体が形成される。なお、触媒元素としてはニッ
ケル（Ｎｉ）を用いているが、その以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラ
ジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）といった元素を用いても良い。
【００６７】
そして、上述したように、連続発振レーザを用いて、レーザ光を照射して、結晶質半導体
３１１を形成する（図８（Ｂ））。なお、触媒元素を用いて結晶化された結晶質半導体３
１１内には、触媒元素（ここではＮｉ）がおよそ１×１０19atoms/cm3程度の濃度で含ま
れていると考えられる。そこで、次に、結晶質半導体３１１内に存在する触媒元素のゲッ
タリングを行う。
【００６８】
まず、結晶質半導体３１１の表面に酸化膜３１２を形成する（図８（Ｃ））。１〜１０ｎ
ｍ程度の膜厚を有する酸化膜３１２を形成することで、後のエッチング工程において結晶
質半導体３１１の表面がエッチングにより荒れるのを防ぐことができる。
【００６９】
酸化膜３１２は公知の方法を用いて形成することができる。例えば、硫酸、塩酸、硝酸な
どと過酸化水素水を混合させた水溶液や、オゾン水で、結晶質半導体３１１の表面を酸化
することで形成しても良いし、酸素を含む雰囲気中でのプラズマ処理や、加熱処理、紫外
線照射等により形成しても良い。また酸化膜を別途、プラズマＣＶＤ法やスパッタ法、蒸
着法などで形成しても良い。
【００７０】
次に酸化膜３１２上に、希ガス元素を１×１０20atoms/cm3以上の濃度で含むゲッタリン
グ用の半導体３１３を、スパッタ法を用いて２５〜２５０ｎｍの厚さで形成する。ゲッタ
リング用の半導体３１３は、結晶質半導体３１１とエッチングの選択比を大きくするため
、当該結晶質半導体３１１よりも膜の密度の低い方がより望ましい。希ガス元素としては
ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン
（Ｘｅ）から選ばれた一種または複数種を用いる。
【００７１】
次に、ファーネスアニール法やＲＴＡ法を用いて加熱処理を施し、ゲッタリングを行う。
ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１
２時間の加熱処理を行う。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜
６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り
返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０
００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００７２】
加熱処理により、結晶質半導体３１１内の触媒元素が、拡散により矢印に示すようにゲッ
タリング用の半導体３１３に移動し、ゲッタリングされる。
【００７３】
次にゲッタリング用の半導体３１３を選択的にエッチングして除去する。エッチングは、
ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチ
ルアンモニウムハイドロオキサイド（（ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液
によるウエットエッチングで行うことができる。このとき、酸化膜３１２によって結晶質
半導体３１１がエッチングされるのを防ぐことができる。
【００７４】
次に酸化膜３１２を、フッ酸により除去する。続いて、結晶質半導体３１１をパターニン
グし、半導体層３１４〜３１７を形成する（図８（Ｄ））。その後、半導体層３１４〜３
１７を覆うゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８としては、例えば、スパ
ッタ法を用いて、膜厚を３０〜２００ｎｍとして珪素を含む絶縁膜で形成する。
【００７５】
なお、本発明においてゲッタリング工程は、本実施例に示した方法に限定されない。その
他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。
【００７６】
次いで、ゲート絶縁膜３０８上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから
選択された元素、前記元素を主成分とする合金材料若しくは化合物材料、リン等の不純物
元素をドーピングした多結晶珪素膜に代表される半導体膜やＡｇＰｄＣｕ合金などの公知
の導電性を有する材料を用いて、膜厚２０〜１００ｎｍの第１導電膜３２０を形成する（
図９（Ａ））。次に、第１導電膜３２０を被覆するように、膜厚１００〜４００ｎｍの第
２導電膜と、膜厚１００〜４００ｎｍの窒化珪素膜を積層形成する。続いて、最初に酸化
珪素膜や窒化珪素膜などの絶縁膜をパターン加工して、絶縁層３２９〜３３２を形成する
。より詳しくは、酸化珪素膜であれば、リン酸系のエッチング液を用いてパターン加工し
、窒化珪素膜であればフッ酸系のエッチング液を用いてパターン加工する。次に絶縁層３
２９〜３３２をマスクとして、第２導電膜をパターン加工して、導電層３２５〜３２８を
形成する。
【００７７】
次に、ドーピング処理を行う。本処理では、半導体層３０４〜３０７に、リン又はヒ素な
どの１５族に属し、Ｎ型を付与する不純物元素を低濃度に添加する。この際、導電層３２
５〜３２８及び絶縁層３２９〜３３２がＮ型を付与する不純物元素に対するマスクとなっ
て、自己整合的に不純物領域３２１〜３２４が形成され、１×１０18〜１×１０20atoms/
cm3の濃度範囲でＮ型を付与する不純物元素が添加される。
【００７８】
次に、異方性のサイドエッチングを行って導電層３２５〜３２８を後退させて、導電層３
３５〜３３８を形成する（図９（Ｂ））。その後、マスクとして機能した絶縁層３２９〜
３３２をエッチングにより除去する（図９（Ｃ））。次に、新たにレジストからなるマス
ク３４６、３４７を形成して、上記のドーピング処理よりも高い加速電圧でドーピング処
理を行う。導電層３３５、３３７を不純物元素に対するマスクとして用いて、ドーピング
処理を行った結果、不純物領域(Ｎ−領域、ＬＤＤ領域)３４１、３４４には１×１０18〜
５×１０19atoms/cm3の濃度範囲で不純物元素が付与され、不純物領域(Ｎ＋領域)３４０
、３４３には１×１０19〜５×１０21atoms/cm3の濃度範囲でＮ型を付与する不純物元素
を添加される。また、チャネル形成領域３４２、３４５が形成される。
【００７９】
次いで、レジストからなるマスク３４６、３４７を除去した後、新たにレジストからなる
マスク３５６、３５７を形成する（図９（Ｄ））。その後、ドーピング処理を行って、Ｐ
チャネル型ＴＦＴの活性層となる半導体層に、前記第１の導電型とは逆の導電型を付与す
る不純物元素が添加された不純物領域を形成する。本処理では、導電層３３６、３３８を
不純物元素に対するマスクとして用いて、Ｐ型を付与する不純物元素を添加し、自己整合
的に不純物領域(Ｐ＋領域)３５０、３５３、不純物領域(Ｐ−領域)３５１、３５４及びチ
ャネル形成領域３５２、３５５を形成する。ここでは、Ｐ型を付与する不純物元素の濃度
が１×１０19〜５×１０21atoms/cm3となるようにドーピング処理を行う。なおドーピン
グ処理を行う条件等は上記記載に限定されず、２回以上の複数回のドーピング処理で形成
しても良い。
【００８０】
次に、レジストからなるマスク３５６、３５７を除去し、導電層３２５〜３２８をマスク
として、第１導電膜３２０を異方性エッチングして、導電層３６０〜３６３を形成する（
図９（Ｅ））。以上の工程により、Ｎチャネル型トランジスタ３８０、３８２と、Ｐチャ
ネル型トランジスタ３８１、３８３を同一基板上に形成することができる。
【００８１】
そして、保護膜として絶縁膜３７２を形成する。この絶縁膜３７２には、プラズマＣＶＤ
法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜を用いて
、単層又は積層構造として形成する。本実施例では、プラズマＣＶＤ法により膜厚１００
ｎｍの酸化窒化珪素膜を形成した。次いで加熱処理を行って、半導体層の結晶性の回復、
又は半導体層に添加された不純物元素の活性化を行ってもよい。
【００８２】
次いで、絶縁膜３７２上に、有機絶縁膜３７３を形成する。有機絶縁膜３７３としては、
ＳＯＧ法によって塗布された酸化珪素膜、ポリイミド、ポリアミド、アクリル等の有機絶
縁膜を用いる。有機絶縁膜３７３は、基板３００に形成されたＴＦＴによる凹凸を緩和し
、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
【００８３】
次に、フォトリソグラフィ法を用いて、絶縁膜３７２及び有機絶縁膜３７３をパターン加
工して、不純物領域３４０、３４３、３５０及び３５３に達するコンタクトホールを形成
する。次に、導電性材料を用いて、導電膜を形成し、該導電膜をパターン加工して、配線
３６４〜３７１を形成する。その後保護膜として絶縁膜３７４を形成すると、図示するよ
うな液晶表示装置が完成する。
【００８４】
駆動回路やＣＰＵなどの機能回路を用途としたトランジスタは、ＬＤＤ構造又はＧＯＬＤ
構造が好適であり、高速化のためには、トランジスタの微細化を図ることが好ましい。本
実施例により完成されるトランジスタ３８０〜３８３は、ＬＤＤ構造を有するため、高速
動作が必要な駆動回路に用いることが好適である。また、微細化に伴って、ゲート絶縁膜
３０８の薄膜化が欠かせないが、本実施例の工程では、ゲート絶縁膜３０８が第１導電膜
３２０に被覆された状態でドーピング工程が行われ、該ゲート絶縁膜３０８が保護されて
いるため、微細化にも有効な作製方法といえる。
【００８５】
本実施例は、上記の実施の形態と自由に組み合わせて実施することが可能である。
【実施例２】
【００８６】
本実施例では、ドライバＩＣの入出力端子にバンプを形成する方法について説明する。バ
ンプは、ＣＯＧでドライバＩＣを実装するために設けるものである。このバンプは公知の
方法で形成すればよく、その１例について図１０を用いて説明する。
【００８７】
ソースまたはドレイン配線と同じ層上に形成される入出力端子６０３上に、ＴｉとＰｄま
たは、ＣｒとＣｕを積層したバリアメタル層６０５を形成する（図１０（Ａ））。バリア
メタル層６０５の形成はスパッタ法や蒸着法などを適用する。続いて、レジストマスク６
０６を形成する。
【００８８】
次に、Ａｕで形成されるバンプ６０７を電解メッキで５〜２０μmの厚さに形成する（図
１０（Ｂ））。そして、不要となったレジストマスク６０６を除去して、新たにバンプの
上からレジストを塗布してバリアメタル層６０５をエッチングするためのレジストマスク
６０８を形成する（図１０（Ｃ））。
【００８９】
レジストマスク６０８を形成するためのフォトリソ工程は、バンプを介して行うため高い
解像度を得ることができない。そこで、レジストマスク６０８は、バンプとその周辺を覆
うように形成する。このレジストマスク６０８を利用してバリアメタル層をエッチングす
ると、バリアメタル層６０９が形成される（図１０（Ｄ））。その後、バンプとバリアメ
タル層との密着性を高めるために２００〜３００℃で熱処理を行う。このようにして、入
出力端子にバンプを形成したドライバＩＣを完成させることができる。
【００９０】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である
。
【実施例３】
【００９１】
本実施例では、ドライバＩＣを実装する方法について、図１１、１８を用いて説明する。
実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用す
ればよく、その一例について図１１を用いて説明する。
【００９２】
第１の基板２０１に、異方性導電材によりドライバＩＣ２０８が実装された例について説
明する（図１１（Ａ））。第１の基板２０１上には画素領域２０２、引出線２０６、接続
配線及び入出力端子２０７を有する。第２の基板２０３は、シール材２０４で第１の基板
２０１と接着されており、その間に液晶層２０５を有する。
【００９３】
接続配線及び入出力端子２０７の一方の端には、ＦＰＣ２１２が異方性導電材で接着され
ている。異方性導電材は樹脂２１５と表面にＡｕなどがメッキされた数十〜数百μm径の
導電性粒子２１４から成り、導電性粒子２１４により接続配線及び入出力端子２０７とＦ
ＰＣ２１２に形成された配線２１３とが電気的に接続される。ドライバＩＣ２０８も、異
方性導電材で第１の基板２０１に接着され、樹脂２１１中に混入された導電性粒子２１０
により、ドライバＩＣ２０８に設けられた入出力端子２０９と引出線２０６または接続配
線及び入出力端子２０７と電気的に接続される。
【００９４】
この方式によるドライバＩＣ２０８の実装方法について、図１１（Ｃ）を用いて説明する
。ドライバＩＣ２２４には、入出力端子２２５が設けられ、その周辺部には保護絶縁膜２
２６が形成される。第１の基板２２０には第１の導電層２２１と第２の導電層２２３、及
び絶縁層２２２が図で示すように形成され、ここでは第１の導電層２２１と第２の導電層
２２３とで引出線または接続配線を形成している。
【００９５】
第１の基板２２０に形成されるこれらの導電層及び絶縁層は画素領域の画素ＴＦＴと同じ
工程で形成される。例えば、画素ＴＦＴが逆スタガ型で形成される場合、第１の導電層２
２１はゲート電極と同じ層に形成され、Ｔａ、Ｃｒ、Ｔｉ、Ａｌなどの材料で形成される
。通常ゲート電極上にはゲート絶縁膜が形成され、絶縁層２２２はこれと同じ層で形成さ
れるものである。第１の導電層２２１上に重ねて設ける第２の導電層２２３は画素電極と
同じ透明導電膜で形成されるものであり、導電性粒子２２７との接触を良好なものとする
。樹脂２２８中に混入された導電性粒子２２７の大きさと密度を適したものとすることに
より、このような形態でドライバＩＣと第１の基板２２０とは電気的に接続する。
【００９６】
次は、樹脂の収縮力を用いたＣＯＧ方式の例（図１１（Ｄ））であり、ドライバＩＣ２２
４側にＴａやＴｉなどでバリア層２２９を形成し、その上に無電解メッキ法などによりＡ
ｕを約２０μm形成しバンプ２３０とする。そして、ドライバＩＣと第１の基板２２０と
の間に光硬化性絶縁樹脂２３１を介在させ、光硬化して固まる樹脂の収縮力を利用して電
極間を圧接して電気的な接続を形成する。
【００９７】
次は、ＦＰＣ２１２上の配線２１３と、導電性粒子２１４を介してドライバＩＣ２０８を
設けた場合（図１１（Ｅ））を示したものであり、この構成は、携帯端末等の筐体の大き
さが限られた電子機器に用いる場合に大変有効である。
【００９８】
また、第１の基板２０１にドライバＩＣ２０８を接着材２１６で固定して、Ａｕワイヤ２
１７によりドライバＩＣ２０８の入出力端子と、引出線または接続配線とを接続した場合
（図１１（Ｂ））を示したものである。ここでは封止樹脂２１８で封止する。なお、ドラ
イバＩＣ２０８の実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤ
ボンディング方法、或いはＴＡＢ方法を用いることができる。
【００９９】
ドライバＩＣの厚さは、対向電極が形成された第２の基板と同じ厚さとすることで、両者
の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それ
ぞれの基板を同じ材質のもので作製することにより、この液晶表示装置に温度変化が生じ
ても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。そ
の他にも、本実施形態で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実
装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすこ
とができる。
【０１００】
なお、ドライバＩＣ２０８は、ガラスや石英などの基板上に、駆動回路に相当する薄膜か
らなる素子群が形成されたものである。この基板は、必ずしも必要ではなく、剥離して除
去しても構わない。その方法について、簡単に説明する。
【０１０１】
まず第１の方法として、石英やガラスからなる基板上に、薄膜からなる素子群と入出力端
子を形成する。このとき、素子群と基板の間には接着剤の層を設ける。そしてバンプを用
いてドライバＩＣと引き出し線を電気的に接続した後、基板上に両面テープを貼り付け、
物理的手段により、基板を剥離する。
【０１０２】
また第２の方法として、石英やガラスからなる第１の基板上に、薄膜からなる素子群と入
出力端子を形成する。この素子群の上に絶縁膜を形成し、該絶縁膜上に接着剤を形成し、
該接着剤上に両面テープを貼り付けて、該両面テープ上に第２の基板を貼り付ける。その
後、第１の基板を剥離すると、素子群の下部に形成された下地膜が露出する。続いて、露
出した下地膜に接着剤を形成し、この接着剤とバンプ、並びに引き出し配線及び接続配線
とを貼り付ける。そして最後に第２の基板を剥離する。
【０１０３】
このように、ドライバＩＣは、必ずしも基板上に作製されている必要はなく、該基板を剥
離して、素子群だけを電気的に接続してもよい。このようなドライバＩＣは、スティック
クリスタルともよばれる。このときの断面図を図１８に示すが、このようにドライバＩＣ
を構成する基板を剥離すると、軽量化を図ることができ、携帯端末に搭載する場合などに
特に有効である。
【０１０４】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である
。
【実施例４】
【０１０５】
本実施例では、ドライバＩＣの構成について、図面を用いて説明する。
【０１０６】
上述したように、ドライバＩＣは、液晶表示装置の駆動回路として利用する。図１２はそ
のような表示装置のブロック図である。画素領域１６０１は複数の走査線とデータ線で形
成され、ＴＦＴが設けられたアクティブマトリクス型であっても良いし、パッシブマトリ
クス型であっても良い。その周辺には、ドライバＩＣに相当する走査線駆動回路１６０２
及びデータ線駆動回路１６０３が配置される。
【０１０７】
外部から入力されるクロック、スタートパルス１６０７と、映像信号１６０８は、ドライ
バＩＣの入力仕様に変換するためのコントロール回路１６０５に入力され、それぞれのタ
イミング仕様に変換される。また、電源１６０９、オペアンプから成る電源回路１６０６
は外付けの回路で賄われる。このコントロール回路１６０５と電源回路１６０６は、ＴＡ
Ｂ方式で実装すると、表示装置の小型化に有効である。
【０１０８】
コントロール回路１６０５からは、走査線とデータ線にそれぞれ信号が出力されるが、デ
ータ線には、信号分割回路１６０４により、入力デジタル信号をｍ個に分割して供給する
。分割数ｍは２以上の自然数で、実際的には２〜１６分割にするのが適当である。この場
合、入力デジタル信号線１６１０の本数と、修正デジタル信号線１６２０の本数は異なる
。信号分割回路１６０４としては、ＩＣチップを実装しても良いし、ドライバＩＣを用い
てもよい。
【０１０９】
ドライバＩＣの回路構成は、走査線側とデータ線側とで異なる。図１２（Ｂ）はその一例
を示し、走査線駆動回路１６０２は、シフトレジスタ回路１２３、レベルシフタ回路１２
４、バッファ回路１２５からなる。一方、データ線駆動回路１６０３は、シフトレジスタ
回路１２６、ラッチ回路１２７、レベルシフタ回路１２８、Ｄ／Ａ変換回路１２９からな
る。
【０１１０】
また、上記とは異なる、データ線側に設けるドライバＩＣの一例について図１３を用いて
説明する。回路構成は、入力側からシフトレジスタ回路１８０１、ラッチ回路１８０４、
１８０５、レベルシフタ回路１８０６、Ｄ／Ａ変換回路１８０７を有する。
【０１１１】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である
。
【実施例５】
【０１１２】
本実施例では、ドライバＩＣを実装する基板上に設けられた画素領域の構成について説明
する。より詳しくは、一対の電極間に、液晶材料を含む場合について説明する。
【０１１３】
図１４（Ａ）は、液晶層を含む画素領域の上面図（マスクレイアウト図）である。走査線
６５１とデータ線６５５が交差し、その交差点に画素ＴＦＴ６５８が形成される。画素Ｔ
ＦＴ６５８はボトムゲート型であり、ソース・ドレイン電極６５６の一方はデータ線６５
５、他方は画素電極６５７と接続する。液晶の駆動に必要な保持容量６５９はゲート電極
６５２と同じ層で形成される容量配線６５３と、ゲート絶縁膜と同じ層で形成される絶縁
層を介して画素電極６５７との間で形成する。図１４（Ｂ）はその等価回路である。
【０１１４】
画素ＴＦＴの構造は特に限定されないが、例えば、図１５（Ａ）で示すチャネルエッチ型
のボトムゲート型ＴＦＴで形成することができる。これは、基板６６０上にＴａ、Ｃｒ、
Ｍｏ、Ａｌなどでゲート電極６６１を形成し、その後、窒化シリコン膜、酸化シリコン膜
、または酸化タンタル膜などでゲート絶縁膜６６２を形成し、その上にゲート電極６６１
と一部が重なるように非晶質構造を有する半導体層６６３を島状に形成する。非晶質構造
を有する半導体層６６３の代表的な材料は非晶質シリコンであり、プラズマＣＶＤ法で１
００〜２５０ｎｍの厚さに形成する。ｎ型またはｐ型不純物が添加された半導体層６６４
は、非晶質構造を有する半導体層６６３と重ねて設ける。
【０１１５】
その後、透明導電膜で画素電極６６５を形成する。透明導電膜には酸化インジウム・スズ
（Ｉｎ2Ｏ3：ＳｎＯ2、ＩＴＯ）や酸化亜鉛（ＺｎＯ）、酸化インジウム・スズと酸化亜
鉛の化合物、酸化ガリウム（Ｇａ2Ｏ3）を添加した酸化亜鉛などを用いる。次いで、ソー
ス・ドレイン電極６６６をＣｒ、Ｔｉ、Ｔａなどで形成する。このソース・ドレイン電極
６６６をマスクとしてｎ型またはｐ型不純物が添加された半導体層６６４をエッチング処
理して２つの領域に分割する。このエッチング処理は、非晶質構造を有する半導体層６６
３との選択加工ができないので、その一部もエッチングして除去される。最後に、窒化シ
リコンまたは酸化シリコンなどで保護膜６６７を形成して画素ＴＦＴが完成する。
【０１１６】
図１５（Ｂ）はチャネル保護膜型の構造であり、非晶質構造を有する半導体層６６８上に
窒化シリコンなどで形成されるチャネル保護層６６９が設けられ、ソース・ドレイン領域
を形成するエッチング加工のときに非晶質構造を有する半導体層６６８がエッチングされ
ない構造となっている。
【０１１７】
図１５（Ｃ）は保護膜６７０の上にアクリルなどの有機樹脂材料で形成される平坦化膜６
７１が形成され、その上に画素電極６７２が形成された構造である。コンタクトホールを
介して画素電極を画素ＴＦＴと接続する構造とすることで、開口率を向上させることが可
能なり、また、表面を平坦化することによりディスクリネーションなど液晶の配向の乱れ
を低減させることができる。
【０１１８】
ここでは、ボトムゲート型のＴＦＴを画素ＴＦＴとして用いる例を示したが、トップゲー
ト型のＴＦＴであっても何ら差し支えはない。ＴＦＴの特性と製造コストとの観点からは
ボトムゲート型のＴＦＴが多くの場合使用されるが、本発明のドライバＩＣは、画素領域
をタンタルと酸化タンタルを組み合わせて形成されるＭＩＭ型の素子で形成したものに対
しても応用することができる。
【０１１９】
上記の図１４では、画素領域を構成する半導体素子は、非晶質半導体により形成される場
合を示したが、有機半導体で形成される半導体素子を用いてもよい。そこで、以下には有
機半導体で形成される半導体素子について説明する。
【０１２０】
有機半導体で形成される半導体素子は、基板４００上にゲート電極４０１、ゲート絶縁膜
４０２、ソース・ドレイン電極４０３及び有機半導体４０４が順に積層されたプレーナ型
（図１６（Ａ））、基板４００上にゲート電極４０１、ゲート絶縁膜４０２、有機半導体
４０４及びソース・ドレイン電極４０３が順に積層された逆スタガ型（図１６（Ｂ））、
基板４００上にソース・ドレイン電極４０３、有機半導体４０４、ゲート絶縁膜４０２及
びゲート電極４０１が順に積層されたスタガ型（図１６（Ｃ））の３種類がある。画素領
域には、いずれのタイプの薄膜トランジスタを用いてもよい。但し、上述した有機半導体
で形成される半導体素子（有機トランジスタ）のゲート絶縁膜４０２には、高誘電体材料
のＴａ2Ｏ5を使用することが好適である。これは、Ｔａ2Ｏ5の誘電率は２４程度と、一般
に使用する酸化硅素の約６倍と高いためである。比誘電率が高いと、チャネル層に多くの
電荷が誘起されるので、オン電流が増加する。また、キャリア移動度が高い材料であるペ
ンタセンをチャネル層に使用することも好適である。キャリア移動度を高めた分だけ、オ
ン電流を大きくすることができる。
【０１２１】
次に、有機トランジスタを用いた液晶表示装置の断面構造について、図１６（Ｄ）を用い
て説明する。基板４１０上にはゲート電極４２３、４１２、ゲート絶縁膜４１３、４１７
、厚さ１００ｎｍ程度のペンタセン層４１４、厚さ２〜３ｎｍ程度のＡｌ層４１５、４１
６、ポリビニルアルコール４１９、紫外線硬化樹脂４２０が順に積層して形成され、また
基板４１１上にＩＴＯ膜４２２が形成されている。そして、これらの薄膜が形成された基
板４１０と基板４１１を貼り合わせた後、液晶層４２１を注入すると、液晶表示装置が完
成する。
【０１２２】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である
。
【実施例６】
【０１２３】
本実施例は、ドライバＩＣが実装された表示装置を電子装置に搭載する方法について、図
１７を用いて説明する。
【０１２４】
図１７において、表示装置は画素領域７０２が実装された基板７０１の端部にドライバＩ
Ｃ７１０が実装される。そして、スペーサ７０６を内包するシール剤７０７により対向基
板７０３と貼り合わせられ、さらに偏光板７０８、７０９が設けられる。そして、接続部
材７２３によって筐体７２４に固定される。
【０１２５】
ドライバＩＣ７１０は、その入出力端子７１１において、導電性粒子７１２を含む樹脂７
１３で、基板７０１上に形成された入出力配線７０５、７１４と接続している。入出力配
線７１４の一方の端はフレキシブルプリント配線板７１７（ＦＰＣ７１７）が導電性粒子
７１５を含む樹脂７１６で接着される。ＦＰＣ７１７は、信号処理回路、増幅回路及び電
源回路などが設けられたプリント基板７１９上の入出力配線７２０にやはり同様な手法（
導電性粒子７２１を含む樹脂７２２）で接続し、画像表示に必要な信号をドライバＩＣが
実装された表示装置に伝達するようになっている。そして、表示装置が透過型の液晶表示
装置であれば、対向基板７０３側に光源と光導光体が設けられ、さらにバックライト７１
８が設けられている。
【０１２６】
ここで示す表示装置の実装方法は一例であり、電子装置の形態に合わせて適宣組み立てら
れるものである。本発明を適用して作製される電子機器の一例として、ビデオカメラ、デ
ジタルカメラ、ゴーグル型ディスプレイなどの音響再生装置、ノート型パーソナルコンピ
ュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話等)、家庭用ゲーム
機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図
１９、２０に示す。
【０１２７】
図１９（Ａ）は大型（４０インチ程度）の液晶テレビであり、表示部２００１、筐体２０
０２及び音声出力部２００３等を含む。図１９（Ｂ）は、液晶モニターであり、筐体２０
１１、音声出力部２０１２及び表示部２０１３等を含む。図１９（Ｃ）は折り畳み式の携
帯端末であり、第１の表示面２０２１、操作ボタン２０２２、第２の表示面２０２３、操
作ボタン２０２４、筐体２０２５及びレンズ２０２６等を含む。上記電子機器において、
表示部２００１、２０１３、第１の表示面２０２１、第２の表示面２０２３の作製に本発
明を適用することができる。
【０１２８】
図２０（Ａ）はＰＤＡ（personaldigitalassistant）であり、外部インターフェイス２０
３１、スタイラス２０３３、表示部２０３４及び操作ボタン２０３５等を含む。図２０（
Ｂ）は携帯型ゲーム機器であり、表示部２０４１、操作ボタン２０４３、２０４４等を含
む。図２０（Ｃ）はディジタルビデオカメラであり、接眼部２０５１、操作スイッチ２０
５２、表示部２０５６、表示部２０５３及びバッテリー２０５５等を含む。図２０（Ｄ）
はノート型パーソナルコンピュータであり、筐体２０６１、表示部２０６２及びキーボー
ド２０６４等を含む。上記電子機器において、表示部２０３４、２０４１、２０５３、２
０５６、２０６２の作製に本発明を適用することができる。
【０１２９】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例７】
【０１３０】
表示装置に多階調の画像を表示するときの駆動方式としては、アナログ駆動とデジタル駆
動が挙げられる。両方式の相違点は、表示素子の発光、非発光のそれぞれの状態において
該発光素子を制御する方法にある。前者のアナログ駆動は、表示素子に流れる電流を制御
して階調を表現する。また後者のデジタル駆動は、表示素子がオン状態（輝度がほぼ１０
０％である状態）と、オフ状態（輝度がほぼ０％である状態）の２つの状態のみによって
階調表現する。デジタル駆動は、オンとオフの２つの状態だけを用いると、２階調しか表
示出来ないため、別の方式と組み合わせて多階調の画像を表示する駆動方法があり、例え
ば面積階調方式や、時間階調方式が挙げられる。
【０１３１】
本発明の表示装置は、液晶パネル及び発光パネル問わず、アナログ駆動やデジタル駆動の
いずれを適用してもよく、また、デジタル駆動において面積階調方式や時間階調方式のい
ずれを適用してもよい。また、液晶応答速度の改善を図ったオーバードライブ方式などの
他の駆動方式を適用してもよい。
【０１３２】
なお、上述したように、本発明の表示装置は、アクティブマトリクス型、パッシブマトリ
クス型のどちらでも構わない。但し、発光パネルは、アクティブマトリクス型を適用した
場合、発光素子は電流駆動型の素子であるため、画素内のトランジスタのバラツキが少な
い場合にアナログ駆動を用いることが好適である。また、デジタル駆動でも、駆動用のト
ランジスタを飽和領域で動作させることで、一定の電流量を発光素子に供給することが好
適である。つまり、電流駆動型の素子を用いる以上、一定の電流量を供給することができ
るような画素構成を適用し、さらにそれに最適な駆動方法を用いることが好ましい。
【０１３３】
本実施例では、上記駆動方式のうち、時間階調方式について簡単に説明する。通常、液晶
表示装置や発光装置等の表示装置においては、フレーム周波数は６０Ｈｚ程度である。つ
まり、１秒間に６０回程度の画面の描画が行われる。これにより、人間の眼にフリッカ（
画面のちらつき）を感じさせないようにすることが出来る。このとき、画面の描画を１回
行う期間を１フレーム期間と呼ぶ。そして、時間階調方式では、１フレーム期間を複数の
サブフレーム期間に分割する。このときの分割数は、階調ビット数に等しい場合が多く、
ここでは簡単のために、分割数が階調ビット数に等しい場合を示す。ここでは、３ビット
階調の場合、つまり３つのサブフレーム期間ＳＦ１〜ＳＦ３に分割した場合について説明
する。
【０１３４】
各サブフレーム期間は、書き込み（アドレス）期間Ｔａと発光（サステイン）期間Ｔｓを
有する。アドレス期間とは、画素にビデオ信号を書き込む期間であり、各サブフレーム期
間での長さは等しい。サステイン期間は、アドレス期間において画素に書き込まれたビデ
オ信号に基づいて発光素子が発光する期間である。このとき、サブフレーム期間ＳＦ1〜
ＳＦ3は、その長さの比をＴｓ1：Ｔｓ2：Ｔｓ3＝４：２：１とする。つまり、ｎビット階
調を表現する際、ｎ個のサステイン期間の長さの比は、２(n-1)：２(n-2)：・・・：２1
：２0とする。そして、どのサステイン期間で発光素子が発光するかによって、１フレー
ム期間あたりに、各画素が発光する期間の長さが決定し、これによって階調表現を行う。
【０１３５】
つまり、サステイン期間Ｔｓ１〜Ｔｓ３のそれぞれにおいて、発光、非発光のいずれかの
状態をとることによって、その合計発光時間の長短を利用して、輝度０％、１４％、２８
％、４３％、５７％、７１％、８６％、１００％の８階調を表現する。例えば、Ｔｓ１が
発光し、Ｔｓ２、Ｔｓ３が発光しない場合、その輝度は５７％であり、Ｔｓ１とＴｓ３が
発光し、Ｔｓ２が発光しない場合、その輝度は７１％となる。つまり時間階調方式の場合
は、合計発光時間のうち７１％の長さの時間で発光することによって同様の階調を表現す
る。
【０１３６】
なお、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせば良い。また
、サブフレーム期間の順序は、必ずしも上位ビットから下位ビットといった順序である必
要はなく、１フレーム期間中、ランダムに並んでいても良い。さらに各フレーム期間内で
、その順序が変化しても良い。
【０１３７】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例８】
【０１３８】
上記の実施の形態３では、連続発振レーザを用いたレーザ結晶化について説明したが、本
発明は連続発振レーザに制約されず、パルスレーザを用いたレーザ結晶化を行ってもよい
。これは、パルス的に出力されるエネルギービーム（パルスビーム）であっても、レーザ
光により半導体膜が溶融してから固化するまでに、次のパルスのレーザ光を照射できるよ
うな発振周波数でレーザ光を発振させれば、走査方向に向かって連続的に成長した結晶粒
を得ることができるためである。つまり、パルスレーザであっても、連続発振レーザを用
いた場合と同様の効果を得ることができるためである。
従って、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも
短くなるように、発振の周波数の下限を定めたパルスビームを使用するとよい。具体的に
は、パルスレーザの発振周波数は１０ＭＨｚ以上、好ましくは６０〜１００ＭＨｚとし、
通常パルスレーザの発振周波数として用いる数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく
高い周波数帯を使用する。
上記の周波数帯を使用すると、半導体膜がレーザ光によって溶融してから固化するまでに
、次のパルスのレーザ光を照射することができる。従って、従来の周波数帯のパルス発振
のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させること
ができるため、走査方向に向かって連続的に成長した結晶粒を有する半導体膜を形成する
ことができる。さらに具体的には、結晶粒の走査方向における幅が１０〜３０μｍ、走査
方向に対して垂直な方向における幅が１〜５μm程度の結晶粒の集合を形成することがで
き、連続発振レーザと同程度の結晶粒を得ることができる。そして走査方向に沿って長く
伸びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界
のほとんど存在しない半導体膜の形成が可能となる。
【０１３９】
パルスレーザとしては、上記周波数での発振が可能な、Ａｒレーザ、Ｋｒレーザ、エキシ
マレーザ、ＣＯ2レーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、
ＹａｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti：サフ
ァイアレーザ、銅蒸気レーザ又は金蒸気レーザを用いることができる。
【技術分野】
【０００１】
本発明は、画像や文字などの情報を表示する表示部を具備した液晶表示装置及びその作製
方法に関する。また、表示部を形成する画素領域の各画素に信号を伝達する駆動回路の構
成とその作製方法及びその実装方法に関する。さらに、薄膜トランジスタなどの半導体素
子をマトリクス状に配置した領域を具備した液晶表示装置に関し、特に該領域とは別に設
けられる回路の構成と作製方法及びその実装方法に関する。
【背景技術】
【０００２】
液晶層を備えた液晶表示装置において、画像などの情報を表示するための画面を形成する
手段として、薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置した画素領域を有するア
クティブマトリクス型の表示装置がある。前記表示装置は、軽量薄型化が可能である利点
を活かして、ノートパソコンやモバイルコンピュータ、携帯電話をはじめ、液晶テレビな
どの様々な電子機器に利用されている。
【０００３】
ところで、非晶質半導体でチャネル部を形成する技術は、該非晶質半導体が比較的安価で
大型基板に形成することが可能であることから、生産性に優れる。しかしながら、非晶質
半導体でチャネル部を形成した薄膜トランジスタの電界効果移動度は最大でも１cm2／Vse
c程度しか得ることができない。画素領域に設けるスイッチ用ＴＦＴとしては利用可能で
あるが、高速動作が要求される駆動回路を構成する素子として用いることはできなかった
。
【０００４】
従って、駆動回路は単結晶シリコン基板で作製したＩＣチップを用いて、該画素領域の周
辺にＴＡＢ方式（ＴＣＰ）やＣＯＧ方式で実装する。ＴＡＢ方式は、パッド部にバンプを
形成したドライバＩＣと、ポリイミドに銅箔を接着し写真製版技術で、回路を形成した後
メッキを施したフィルム回路を合金にて接続後、ＩＣの周囲を樹脂で封止しパッケージ化
したものである。ＣＯＧ方式はＩＣチップを表示装置の基板上に形成した配線のパターン
に合わせて、電気的に接続するように直接貼り合わせる方式である。
【０００５】
ＣＯＧ方式で実装する駆動回路は、ガラスや石英等の基板上に、非単結晶半導体材料で作
製した複数のＴＦＴを形成し、短冊状に分割して形成する。その後、短冊上に分割した駆
動回路を基板上に実装する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１-１６０７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
円形のシリコンウエハは、そのサイズが年々大きくなり、最大で直径が３００ｍｍ程度の
ものがあるが、矩形状のドライバＩＣを取り出せる個数は限られてしまう。さらに、従来
のドライバＩＣの基体であるシリコンウエハと、ガラス基板との温度係数は異なるため、
貼り合わせた後にたわみなどが生じ、コンタクト抵抗の増大といった不良や、発生する応
力によって、素子の信頼性が低下してしまう。
【０００８】
上記の実情を鑑み、本発明は、ＴＡＢ方式又はＣＯＧ方式を採用した場合において、矩形
状のガラス基板上に高速動作が可能な複数の半導体素子を形成し、該複数の半導体素子を
用いて複数のドライバＩＣを形成することで、生産性を向上させた液晶表示装置及びその
作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【００１０】
本発明は、各画素に薄膜トランジスタを配置した画素領域を備えた第１の基板と、前記画
素領域に対応して対向電極が形成された第２の基板と、走査線側駆動回路又はデータ線側
駆動回路が形成された第３の基板とを有し、前記走査線側駆動回路と前記データ線側駆動
回路とは、チャネル長方向と平行な方向に延びる結晶粒界をもつ結晶性半導体でチャネル
形成領域を形成した薄膜トランジスタを有し、前記走査線側駆動回路と前記データ線側駆
動回路に備えられた薄膜トランジスタのゲート絶縁膜の厚さは互いに異なっていることを
特徴とする。
【００１１】
本発明は、第１の半導体素子が配置された画素領域を有する第１の基板と、前記画素領域
に対応して対向電極が形成された第２の基板と、前記第１の基板の前記画素領域の外側に
設けられ、結晶質半導体で形成する複数の第２の半導体素子が配置された第３の基板とを
有し、前記第１の基板と前記第２の基板との間に液晶層を狭持した液晶表示装置において
、前記結晶質半導体は、前記複数の第２の半導体素子における電子又は正孔が流れる方向
に沿って結晶粒界が延びており、前記複数の第２の半導体素子は、第１の厚さのゲート絶
縁膜で形成された薄膜トランジスタと、第２の厚さのゲート絶縁膜で形成された薄膜トラ
ンジスタとを含むことを特徴とする。
【００１２】
本発明は、第１の薄膜トランジスタが配置された画素領域を有する第１の基板と、前記画
素領域に対応して対向電極が形成された第２の基板と、前記第１の基板の前記画素領域の
外側に設けられ、結晶質半導体でチャネル部を形成する複数の第２の薄膜トランジスタが
配置された第３の基板とを有し、前記第１の基板と前記第２の基板の間に液晶層を狭持し
た液晶表示装置において、前記結晶質半導体は、前記複数の第２の薄膜トランジスタにお
ける電子又は正孔が流れる方向に沿って結晶粒界が延びており、前記複数の第２の薄膜ト
ランジスタは、第１の厚さのゲート絶縁膜で形成された薄膜トランジスタと、第２の厚さ
のゲート絶縁膜で形成された薄膜トランジスタとを含むことを特徴とする。
【００１３】
本発明は、第１の基板上に非晶質半導体又は有機半導体で形成する第１の半導体素子が配
置された画素領域を形成し、第２の基板上に前記画素領域に対応した対向電極を形成した
後、前記第１及び前記第２の基板を貼り合わせ、第３の基板上に結晶質半導体で形成する
第２の半導体素子を複数配置した駆動回路と、該駆動回路に従属する入力端子及び出力端
子を含むドライバＩＣを複数個形成した後、前記複数個のドライバＩＣを各々に分割し、
前記ドライバＩＣを前記第１の基板上に形成された前記画素領域の周辺に貼り合わせるこ
とを特徴とする液晶表示装置の作製方法であって、前記結晶質半導体は、連続発振のレー
ザ光の照射により形成することを特徴とする。
【００１４】
また前記第３の基板は、前記結晶質半導体が形成された第１の領域と、前記結晶質半導体
が形成されていない第２の領域を有し、前記第１の領域には前記駆動回路が設けられ、前
記第２の領域には入力端子及び出力端子が設けられることを特徴とする。
【００１５】
また、前記第３の基板は、前記結晶質半導体が形成された第１の領域と、前記結晶質半導
体が形成されていない第２の領域を有し、前記第１の領域には前記駆動回路が設けられ、
前記第２の領域には入力端子及び出力端子が設けられ、前記第３の基板の短辺は１乃至６
ｍｍであり、前記第１の領域の短辺は０．５乃至１ｍｍであることを特徴とする。
【００１６】
また、前記第３の基板の短辺は１〜６ｍｍであり、前記第３の基板に設けられる入力端子
及び出力端子は画素ピッチと同じピッチで形成されていることを特徴とする。さらに、前
記第３の基板の長辺は、前記画素領域の短辺又は長辺と同じ長さであることを特徴とする
。
【００１７】
前記結晶質半導体はレーザ光の照射により形成されたものであり、当該レーザ光を発生さ
せる発振器は、連続発振の固体レーザである。より詳しくは、前記発振器は、連続発振の
ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビー
レーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種又は複数
種、又は連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ2レーザから選ばれ
た１種又は複数種である。
【００１８】
また本発明は、複数のレーザ発振器と回析光学素子を有する装置を用いてレーザ結晶化を
行うことを特徴とする。そして、エネルギー分布が重なるように、複数のレーザ発振器か
ら射出する各レーザ光を重ね合わせることを特徴とする。この重ね合わされたレーザ光は
、回析光学素子によって、長軸方向に矩形状（トップハット）の分布を示し、本発明は、
このような分布を示すレーザ光を用いて、レーザ結晶化を行うことを特徴とする。上記特
徴により、微結晶領域が少ない結晶質半導体を用いることができる。
【００１９】
本装置により射出された連続発振のレーザを用いると、結晶欠陥が少なく、大粒径の多結
晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良
好なために高速駆動が可能で、素子の動作周波数を向上させた液晶表示装置を提供するこ
とができる。また、特性バラツキが少ないために高い信頼性を得ることができる。また、
さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の
走査方向と一致させることが好適である。これは、連続発振レーザによるレーザ結晶化工
程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行
（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。
なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電
荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方
向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ね
チャネル方向に沿って形成されていることを意味する。
【００２０】
そして、本発明は、ガラス基板上に形成されたこのような良好な結晶性を有する結晶質半
導体を含む半導体素子をドライバＩＣに用いることを特徴とする。結晶質半導体を用いる
ことが好適な回路としては、信号線駆動回路及び走査線駆動回路などの駆動回路だけでな
く、レジスタ、デコーダ、カウンタ、分周回路、メモリ等を構成する論理回路等が挙げら
れる。なお、レーザ光のレーザビームの幅をドライバＩＣの短辺と同じ長さとすると生産
性を向上させた液晶表示装置及びその作製方法を提供することができるため好適である。
【００２１】
本発明は、データ線側に配置する駆動回路と、走査線側に配置する駆動回路とで、薄膜ト
ランジスタの膜厚を変えることを特徴とする。これは、データ線側と走査線側の各々の要
求に応えるものであり、具体的には、データ線駆動回路は、駆動電圧３Ｖで周波数５０Ｍ
Ｈｚ以上（例えば６５ＭＨｚ以上）で駆動するため、ゲート絶縁膜の厚さは２０〜７０ｎ
ｍ、チャネル長は０．３〜１μｍに設定する。一方、走査線駆動回路は、データ線駆動回
路に比較してその駆動周波数はおよそ百分の一となる１００ｋＭＨｚ程度で駆動するため
、ゲート絶縁膜の厚さは１５０〜２５０ｎｍ、チャネル長は１〜２μｍに設定する。上記
構成により、各々の駆動回路の動作周波数に応じたドライバＩＣ、該ドライバＩＣを有す
る液晶表示装置を提供することができる。
【００２２】
上記構成を有する本発明は、連続発光レーザによるレーザ光の照射により形成された特性
の良好な薄膜トランジスタを用いることで、高速動作が可能なドライバＩＣを実装した液
晶表示装置及びその作製方法を提供する。また、矩形状の大面積の基板に複数のドライバ
ＩＣを作製することができるため、低コストの液晶表示装置及びその作製方法を提供する
ことができる。さらに、本発明によるドライバＩＣを実装するＣＯＧ方式又はＴＡＢ方式
を採用することで、小型・薄型・軽量と狭額縁化を実現した液晶表示装置及びその作製方
法を提供することができる。
【発明の効果】
【００２３】
上記構成を有する本発明は、連続発振レーザによるレーザ光の照射により形成された特性
の良好な薄膜トランジスタを用いることで、高速動作が可能なドライバＩＣを実装した液
晶表示装置及びその作製方法を提供する。また、レーザ光のレーザビームの幅をドライバ
ＩＣの短辺と同じ値に設定することで、生産性を向上させた液晶表示装置の作製方法を提
供する。さらに、矩形状の大面積の基板に複数のドライバＩＣを作製することができるた
め、低コストの液晶表示装置及びその作製方法を提供することができる。また、ドライバ
ＩＣを実装するＣＯＧ方式を採用することで、小型・薄型・軽量と狭額縁化を実現した液
晶表示装置及びその作製方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の液晶表示装置及びその作製方法を説明する図。
【図２】本発明の液晶表示装置及びその作製方法を説明する図。
【図３】ドライバＩＣを示す図。
【図４】シフトレジスタのマスクレイアウト図。
【図５】本発明の液晶表示装置及びその作製方法を説明する図。
【図６】線状ビームのプロファイルを示す図。
【図７】本発明の液晶表示装置の作製方法を示す図。
【図８】本発明の液晶表示装置の作製方法を示す図。
【図９】本発明の液晶表示装置の作製方法を示す図。
【図１０】ドライバＩＣの入出力端子にバンプを作製する図。
【図１１】画素領域及びＦＰＣと、ドライバＩＣとの接続を説明する図。
【図１２】本発明の液晶表示装置を説明する図。
【図１３】ドライバＩＣを説明する図。
【図１４】画素領域の上面図と等価回路図。
【図１５】画素領域に具備されるトランジスタの断面図。
【図１６】画素領域に具備されるトランジスタの断面図。
【図１７】本発明の液晶表示装置を電子機器に搭載した図。
【図１８】本発明の液晶表示装置の断面図。
【図１９】本発明が適用される電子機器を示す図。
【図２０】本発明が適用される電子機器を示す図。
【図２１】結晶質半導体の写真とその模式図。
【発明を実施するための形態】
【００２５】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２６】
（実施の形態１）
本発明の基本的な概念について、図１（Ａ）の斜視図を用いて説明する。第１の基板１０
０１上には、文字や画像などの情報を表示する画素領域１００２が設けられる。第３の基
板１００６上には、複数の駆動回路と該複数の駆動回路を接続する入出力端子が設けられ
る。各駆動回路と、当該駆動回路に対応した入力端子及び出力端子（入出力端子）を１つ
のユニットとして、第３の基板１００６を短冊状又は矩形状に分断すると、複数のドライ
バＩＣが得られる。そして、このドライバＩＣを第１の基板１００１に貼り合わせると、
液晶表示装置が完成する。図１（Ａ）では、走査線駆動回路に相当するドライバＩＣ１０
１０と、信号線駆動回路に相当するドライバＩＣ１００９が実装される形態を示す。なお
ドライバＩＣの構成は、走査線側と信号線側で異なる構成であることが好適である。
【００２７】
図１（Ｂ）には、実際にドライバＩＣを貼り付けて、該ドライバＩＣ内の入出力端子と画
素領域１００２とが電気的に接続した液晶表示装置の上面図を示す。第１の基板１００１
上には画素領域１００２が形成され、該画素領域１００２上には、対向電極が形成された
第２の基板１１０が液晶層を介して貼り合わされる。液晶層が設けられている場合、第１
の基板１００１と第２の基板１１０の間隔はスペーサによって決定付けられるが、ネマチ
ック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとする。第１の基板
１００１と、第２の基板１１０にはアルミノホウケイ酸ガラスやバリウムホウケイ酸ガラ
スなどの無アルカリガラスを用いることが好ましく、その厚さは０．３〜１．１ｍｍ（代
表的には０．７ｍｍ）であるため、相対的に液晶層の厚さは外観上無視できる。
【００２８】
画素領域１００２は、走査線群１０８とデータ線群１０９が交差してマトリクスを形成し
、各交差部に対応してＴＦＴが配置される。ここで配置されるＴＦＴの構造は特に限定さ
れるものではないが、代表的には非晶質シリコン層を能動層とする逆スタガ型のＴＦＴが
好適に用いられる。非晶質シリコン層はプラズマＣＶＤ法で３００℃以下の温度で形成す
ることが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であって
も、ＴＦＴを形成するのに必要な膜厚を数十秒で形成するという特徴を有する。このよう
な製造技術の特徴は、大画面の表示装置を作製する上で有効である。
【００２９】
画素領域１００２の外側には、駆動回路が形成されたドライバＩＣ１００９、１０１０が
実装される。１００９はデータ線側の駆動回路であり、１０１０は走査線側の駆動回路で
ある。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスでデータ
線の本数が３０７２本であり、走査線側が７６８本必要となる。また、ＵＸＧＡではそれ
ぞれ４８００本と１２００本が必要となる。本実施の形態では、画素領域１００２の一辺
とドライバＩＣの長辺を同じ長さに設定しているため、データ線及び走査線のピッチと、
ドライバＩＣの出力端子のピッチと合わせることが好適である。そうすると、画素領域１
００２の端部で数ブロック毎に区分して引出線１０７を形成する必要がなく、プロセス上
、歩留まりよく作製することができる。さらに、取り付けるドライバＩＣの個数が減少す
るため、信頼性が向上する。
【００３０】
なお、これらのドライバＩＣは、矩形状の第３の基板１００６上に複数個作り込むと、大
量に形成することができるため、生産性を向上させる観点から好ましい。従って、第３の
基板１００６として、大面積の基板を用いることが好ましく、例えば、一辺が３００ｍｍ
から１０００ｍｍ程度の大面積の基板を用いることが好ましい。そして、駆動回路部と入
出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出す
と、ドライバＩＣが完成する。このドライバＩＣの短辺の長さは１〜６ｍｍ、長辺の長さ
は１０〜６０ｍｍとする。
【００３１】
本発明は、これらのドライバＩＣが結晶質半導体により形成されることを特徴とし、前記
結晶質半導体は連続発振のレーザ光を照射することで形成されることを特徴とする。従っ
て、当該レーザ光を発生させる発振器としては、連続発振の固体レーザ又は気体レーザを
用いる。また本発明では、レーザ光のスポットの幅（具体的には１〜６ｍｍ）をドライバ
ＩＣの短辺の長さ、又はドライバＩＣに配置される駆動回路の短辺の長さと同じ長さに設
定する。本構成により、レーザ光のレーザビームを１回走査すると、最低１個のドライバ
ＩＣを形成することが可能となり、生産性を向上させた液晶表示装置及びその作製方法を
提供することができる。
【００３２】
また連続発振のレーザ光を照射すると、その走査方向に、結晶粒界が延びることを活用し
、結晶粒界が延びた方向とチャネル長方向とが平行になるように、半導体層をパターン加
工する。そうすると、十分な電気的特性が得られた結晶質半導体を活性層として用いた薄
膜トランジスタを形成することができる。
【００３３】
図１（Ｃ）は、ドライバＩＣに作り込まれた薄膜トランジスタの上面図であり、結晶粒の
長軸方向と、チャネル長方向とが同じ方向になるようにパターン加工する様子を示してい
る。
【００３４】
また本発明は、データ線側に配置する駆動回路と、走査線側に配置する駆動回路とで、薄
膜トランジスタの膜厚を変えることを特徴とする。一例として、図１（Ｄ）は走査線側駆
動回路とデータ線駆動回路の薄膜トランジスタの断面図を示す。これは、データ線側と走
査線側の各々の要求に応えるものであり、具体的には、データ線駆動回路は、駆動電圧３
Ｖで周波数５０ＭＨｚ以上（例えば６５ＭＨｚ以上）で駆動するため、ゲート絶縁膜の厚
さは２０〜７０ｎｍ、チャネル長は０．３〜１μｍに設定する。一方、走査線駆動回路は
、データ線駆動回路に比較してその駆動周波数はおよそ百分の一となる１００ｋＭＨｚ程
度で駆動するため、ゲート絶縁膜の厚さは１５０〜２５０ｎｍ、チャネル長は１〜２μｍ
に設定する。上記構成により、各々の駆動回路の動作周波数に応じたドライバＩＣ、該ド
ライバＩＣを有する液晶表示装置を提供することができる。
【００３５】
なお、ドライバＩＣのＩＣチップに対する外形寸法の優位性はこの長辺の長さにある。こ
のように、長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いることにより、画素領
域に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済むので、
製造上の歩留まりを向上させることができる。また本発明は、ガラス基板上にドライバＩ
Ｃを形成するものであり、母体として用いる基板の形状に限定されないので生産性を損な
うことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較する
と、大きな優位点である。
【００３６】
第３の基板１００６上に形成された駆動回路の分割の方法は特に限定されず、図２（Ａ）
に示すように縦と横の２方向に分断し、第３の基板１００６から複数個のドライバＩＣを
取り出してもよい。そして、図２（Ｂ）に示すように、データ線側と、走査線側の両方で
複数個ずつ貼り付けてもよい。
【００３７】
上記の図１、２にはＣＯＧ方式を採用した液晶表示装置を図示したが、ＴＡＢ方式を採用
した液晶表示装置に本発明を適用してもよい。ここで、ＴＡＢ方式を採用した液晶表示装
置について、図５を用いて説明する。ＴＡＢ方式では、画素領域１００２に電気的に接続
した配線が露出しており、その露出した配線にＦＰＣが接続し、該ＦＰＣにドライバＩＣ
１００７〜１００９が接着される。図５（Ａ）は、複数のＦＰＣ１０１１を配置し、該Ｆ
ＰＣ１０１１にドライバＩＣ１００７、１００８が接着された場合を示す。図５（Ｂ）は
、１枚のＦＰＣ１０１２に、１つのドライバＩＣ１００９を配置した場合を示す。後者を
採用する場合には、強度の問題から、ドライバＩＣ１００９を固定する金属片などを一緒
に設けるとよい。
【００３８】
なお、このドライバＩＣの駆動条件として、一例を挙げると、電源電圧ＶＤＤ−０．５〜
３０Ｖ、ＶＤＤ−ＶＥＥ−０．５〜２８Ｖ、ＶＥＥ−１７〜０．５Ｖ、入力電圧ＶＥＥ−
０．５〜ＶＤＤ+０．５、入力電流±１０ｍＡ、出力電流±１０ｍＡの条件下で動作させ
るとよい。
【００３９】
（実施の形態２）
本発明の実施の形態について、図面を用いて説明する。
【００４０】
本発明において用いるドライバＩＣは、矩形状の基板上に非晶質半導体を形成し、該非晶
質半導体を連続発振のレーザ光を用いたレーザ結晶化により結晶化した結晶質半導体を用
いることを特徴とする。ここで、第３の基板１００６上の非晶質半導体にレーザ光を照射
する様子を図３（Ａ）を用いて説明する。本発明では、レーザ光のスポットの幅（具体的
には１〜６ｍｍ）をドライバＩＣの短辺の長さ、又はドライバＩＣに配置される駆動回路
の短辺の長さと同じ長さに設定する。そうすると、第３の基板１００６上の結晶質半導体
を用いて、短辺の長さ１〜６ｍｍのドライバＩＣを複数個形成することができる。これら
のドライバＩＣは、ガラススクライバーにより加工線に沿って第３の基板１００６から分
割して形成される。そのため、群の中のドライバＩＣは切りしろ０．５〜１ｍｍで配置す
る。このような加工方法を用いると、例えば、３００×４００ｍｍの第１期ラインの液晶
用ガラス基板を用いたとしても、２×２０ｍｍのドライバＩＣを１２７×１２７ｍｍの群
の中に３６０個作り込むことができ、１枚の基板からは２１６０個のドライバＩＣを取り
出すことができる。
【００４１】
次に、第３の基板１００６上の非晶質半導体にレーザ光を照射して、結晶質半導体を形成
する様子について、図３（Ｂ）を用いて説明する。一般的にスポット状に絞り込んだレー
ザ光のエネルギー密度には分布が存在する。多くの場合において、レーザ光のスポットは
、中心部から端部に向かって徐々にエネルギー密度が減少する分布を有する。従って、中
心部のスポットが照射された半導体は良好に結晶化し、優れた電気的特性を有する。しか
しながら、中心部よりもエネルギー密度が低い端部の範囲のレーザ光が照射された半導体
は、レーザ光のエネルギー密度が十分でないために、溶融が十分でなく微結晶化する。こ
のような領域においては、十分な電気的特性が得られないため、活性層として用いるには
適さない。
【００４２】
そこで、図３（Ｃ）に示すように、中心部のエネルギー密度が高いレーザ光が照射された
部分を領域１０２４、それ以外の領域を１０２２、１０２３としたとき、領域１０２４の
良好な結晶性を有する結晶質半導体により駆動回路を構成する。そして、領域１０２２、
１０２３に形成された半導体は除去し、該領域には入力端子１０２０と出力端子１０２１
を形成する。なお、領域１０２４の短辺は０．５〜１ミリ程度である。つまり、駆動回路
の短辺の長さと、中心部のエネルギー密度が高い領域の長さはほぼ同じである。従って、
レーザ光を照射し、その中心部分には良好な結晶性を有する結晶性半導体を作製すること
ができるが、この良好な結晶性を有する結晶性半導体を用いて駆動回路を構成する。
【００４３】
なお、駆動回路を構成するトランジスタのチャネル形成領域やソース・ドレイン領域は結
晶質半導体で形成され、該結晶質半導体は、連続発光レーザにより形成される。この結晶
質半導体をパターン加工する際には、全ての薄膜トランジスタのチャネル長が揃うように
行う。このようにパターン加工した薄膜トランジスタは、電子又は正孔が流れる方向（チ
ャネル長方向）に結晶粒界が延びているため、高速動作が可能となる。
【００４４】
図３（Ｄ）は、図３（Ｃ）のＢ−Ｂ'線に対応した断面図である。画素領域に配置される
信号線又は走査線に接続する出力端子１０２１のピッチは４０〜１００μmで複数個形成
される。同様に、入力端子１０２０も必要な個数を形成する。これらの入力端子１０２０
及び出力端子１０２１は一辺の長さを３０〜１００μmとした正方形または長方形状に形
成する。
【００４５】
続いて、図４には、駆動回路１０２５の一例として、複数のトランジスタで構成されるシ
フトレジスタを作製したときのマスクレイアウト図を示す。シフトレジスタは、１段分の
回路が縦続接続して構成され、各段でＣＫ及びＣＫＢの信号が交互に入力される。一段分
の回路は、マトリクス状に配置された複数の画素のうち、一列分の画素に対応する。従っ
て、一段分の短辺方向の長さを、画素ピッチの長さと同じ長さに設定することが好ましい
。そうすると、ドライバＩＣの出力端子のピッチを走査線又はデータ線と同じピッチに設
定することができる。本構成により、画素領域の端部で数ブロック毎に区分して引出線を
形成する必要がなく、プロセス上、歩留まりよく作製することができる。
【００４６】
なお、大面積の基板上に多数のドライバＩＣを形成するための課題として露光技術が挙げ
られる。ドライバＩＣのデザインルールは０．３〜２μm、好ましくは０．３５〜１μmで
ある。ドライバＩＣを形成する際には、このようなデザインルールで、スループット良く
露光を行う必要がある。露光方式において、プロキシミティ方式やプロジェクション方式
はスループット向上には有利であるが、大型の高精細マスクが必要であり、高い解像度や
重ね合わせ精度が得られにくいなどの欠点がある。一方、ステッパ方式では、その一例と
してｉ線（３６５ｎｍ）を使って０．７μmの解像度で、４４ｍｍ角の領域又は５４×３
０ｍｍの領域を一度に露光することができる。これに対応して、ドライバＩＣの長辺の長
さをこの露光範囲内としておけばサブミクロンパターンであっても効率よく露光すること
が可能となる。
【００４７】
（実施の形態３）
本実施の形態では、連続発振レーザ（ContinuousWaveレーザ）を用いたレーザ結晶化につ
いて説明する。
【００４８】
連続発振レーザとしては、波長が５５０ｎｍ以下で出力安定性の著しく高いものが望まし
い。例えば、Ｎｄ:ＹＶＯ4レーザの第２高調波、Ｎｄ:ＹＡＧレーザの第２高調波、Ｎｄ:
ＹＬＦレーザの第２高調波、Ｎｄ:ガラスレーザの第２高調波、Ｎｄ:ＹＡｌＯ3レーザの
第２高調波又はＡｒレーザ等が該当する。また、前記レーザのさらなる高次高調波、ルビ
ーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ、連続発振のエキシマレ
ーザ、Ｋｒレーザ、ＣＯ2レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ
、又は金蒸気レーザ等のレーザが該当する。また、これらのレーザを複数、若しくは複数
種用いたレーザが該当する。
【００４９】
本発明は、複数のレーザ発振器から射出されたレーザビームを重ね合わせることを特徴と
する。通常、レーザ光のエネルギー密度には分布があり、中心部から端部に向かって徐々
にエネルギー密度が減少する分布を示すが、本発明では、このエネルギー密度が重なるよ
うに、複数のレーザビームを重ね合わせることを特徴とする。上記特徴と回析光学素子を
用いることで、長軸方向が矩形（トップハット）のプロファイルを示し、長さ０．５〜１
ミリの線状ビームを形成することができる。
【００５０】
このように、レーザビームを重ね合わせてレーザ結晶化を行うためには、複数台のレーザ
発振器、λ/２波長板、ミラー、偏光子、回析光学素子等からなるホモジナイザー、シリ
ンドリカルレンズなどからなるズーム系、集光系などを具備した装置を用いて行う。
【００５１】
複数台のレーザ発振器から射出された各レーザビームは、同一方向の偏光方向を有する。
そのため、複数のレーザビームのうち、１つ又は複数のレーザビームは、λ/２波長板を
透過して、偏光方向が９０°回転する。そして、偏光子により複数のレーザビームが重ね
合わされる。重ね合わされたレーザビームは、ホモジナイザー等を介することで、線状ビ
ームに形成され、該線状ビームが基板上の非晶質半導体に照射される。
【００５２】
照射面におけるビームプロファイル形状を図６に示す。図６（Ａ）は斜視図であり、長軸
方向から見ると矩形となっている（図６（Ｂ））。また、短軸方向から見るとガウシアン
ライクのプロファイルとなっている（図６（Ａ））。回析光学素子を用いたホモジナイザ
ーにより、長軸方向は矩形状のプロファイルに形成されている。
【００５３】
なお、基板上の半導体膜を結晶化するためには、線状ビームを、長軸方向に適当な照射ピ
ッチでずらしながら、長軸方向に垂直な方向に走査する。この動作はレーザ発振器と光学
系（λ/2波長板、ミラー、偏光子、ホモジナイザー、ズーム系及び集光系）は固定し、Ｘ
−Ｙステージを用いて基板上を線状ビームが走査するように、基板を移動させて行う。
【００５４】
図２１（Ａ）は、上記の光学系とＹＶＯ4レーザを用いて、レーザ結晶化した結晶質半導
体の写真であり、図２１（Ｂ）は該写真の模式図である。レーザ結晶化は、パワー１４．
４Ｗ、スキャン速度は３５ｃｍ/ｓｅｃ、ビーム長０．７５ｍｍで行った。図２１（Ａ）
（Ｂ）に示すように、上記の光学系を用いると、微結晶領域がほとんどなく、良好な結晶
性を有する結晶質半導体を得ることが可能であることが分かる。
【００５５】
本発明は、複数のレーザ発振器と回析光学素子を有する装置を用いてレーザ結晶化を行う
ことを特徴とする。そして、エネルギー分布が重なるように、複数のレーザ発振器から射
出する各レーザ光を重ね合わせることを特徴とする。この重ね合わされたレーザ光は、回
析光学素子によって、長軸方向に矩形状（トップハット）の分布を示し、本発明は、この
ような分布を示すレーザ光を用いて、レーザ結晶化を行うことを特徴とする。上記特徴に
より、微結晶領域が少ない結晶質半導体を作製することができる。
【００５６】
本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。
【実施例１】
【００５７】
本実施例では、連続発振レーザを用いて、薄膜トランジスタを形成する作製工程について
、図７〜図９を用いて説明する。
【００５８】
まず、基板３００上に下地膜３０１を成膜する（図７（Ａ））。基板３００には、例えば
バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、
ＳＵＳ基板（ステンレス基板）等を用いることができる。また、プラスチック等の可撓性
を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあ
るが、作製工程における処理温度に耐え得るのであれば用いてもよい。
【００５９】
下地膜３０１は基板３００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、
半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってア
ルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒
化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマＣＶＤ法
を用いて窒化酸化珪素膜を１０〜４００ｎｍの膜厚になるように成膜した。
【００６０】
なお下地膜３０１は単層であっても複数の絶縁膜を積層したものであっても良い。またガ
ラス基板、ＳＵＳ基板又はプラスチック基板のように、アルカリ金属やアルカリ土類金属
が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地
膜を設けることは有効であるが、石英基板などの不純物の拡散がさして問題とならない場
合は、必ずしも設ける必要はない。
【００６１】
次に下地膜上に半導体３０２を形成する。半導体３０２の膜厚は２５〜１００ｎｍ（好ま
しくは３０〜６０ｎｍ）とする。半導体３０２としては、珪素やシリコンゲルマニウムを
用いる。その後、５００℃１時間の加熱処理を行って、水素出しを行う。
【００６２】
次に、レーザ照射装置を用いて、非晶質半導体３０２を結晶化して、結晶質半導体３０３
を形成する。この場合、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４
高調波を用いることで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ:
ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５
５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ4レーザから射出された
レーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。また、
共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そ
して、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、
半導体膜５０２に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2
程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃ
ｍ／ｓ程度の速度でレーザ光に対して相対的に非晶質半導体を移動させて照射する。
【００６３】
このようにして得られた結晶質半導体を所望の形状にパターニングして半導体層３０４〜
３０７を形成する。その後、半導体層３０４〜３０７を覆うゲート絶縁膜３０８を形成す
る。ゲート絶縁膜３０８としては、例えば、スパッタ法を用いて、膜厚を３０〜２００ｎ
ｍとして珪素を含む絶縁膜で形成する。
【００６４】
続いて、結晶質半導体の作製方法として、上記とは異なる方法について図８を用いて説明
する。この方法についても、非晶質半導体３０２まで形成する工程までは同じであるため
、その説明は省略する。
【００６５】
この方法では、非晶質半導体３０２の表面に、重量換算で１〜１００ｐｐｍのＮｉを含む
酢酸ニッケル塩溶液３１０をスピンコート法で塗布する。なお、触媒の添加は上記方法に
限定されず、スパッタリング法、蒸着法、プラズマ処理などを用いて添加してもよい。
【００６６】
次に、４００〜６５０度で４〜２４時間、例えば５５０度、１４時間の加熱処理を行った
。この加熱処理により、酢酸ニッケル塩溶液が塗布された表面から、基板３００に向かっ
て縦方向に結晶化が促進された結晶質半導体が形成される。なお、触媒元素としてはニッ
ケル（Ｎｉ）を用いているが、その以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラ
ジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）といった元素を用いても良い。
【００６７】
そして、上述したように、連続発振レーザを用いて、レーザ光を照射して、結晶質半導体
３１１を形成する（図８（Ｂ））。なお、触媒元素を用いて結晶化された結晶質半導体３
１１内には、触媒元素（ここではＮｉ）がおよそ１×１０19atoms/cm3程度の濃度で含ま
れていると考えられる。そこで、次に、結晶質半導体３１１内に存在する触媒元素のゲッ
タリングを行う。
【００６８】
まず、結晶質半導体３１１の表面に酸化膜３１２を形成する（図８（Ｃ））。１〜１０ｎ
ｍ程度の膜厚を有する酸化膜３１２を形成することで、後のエッチング工程において結晶
質半導体３１１の表面がエッチングにより荒れるのを防ぐことができる。
【００６９】
酸化膜３１２は公知の方法を用いて形成することができる。例えば、硫酸、塩酸、硝酸な
どと過酸化水素水を混合させた水溶液や、オゾン水で、結晶質半導体３１１の表面を酸化
することで形成しても良いし、酸素を含む雰囲気中でのプラズマ処理や、加熱処理、紫外
線照射等により形成しても良い。また酸化膜を別途、プラズマＣＶＤ法やスパッタ法、蒸
着法などで形成しても良い。
【００７０】
次に酸化膜３１２上に、希ガス元素を１×１０20atoms/cm3以上の濃度で含むゲッタリン
グ用の半導体３１３を、スパッタ法を用いて２５〜２５０ｎｍの厚さで形成する。ゲッタ
リング用の半導体３１３は、結晶質半導体３１１とエッチングの選択比を大きくするため
、当該結晶質半導体３１１よりも膜の密度の低い方がより望ましい。希ガス元素としては
ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン
（Ｘｅ）から選ばれた一種または複数種を用いる。
【００７１】
次に、ファーネスアニール法やＲＴＡ法を用いて加熱処理を施し、ゲッタリングを行う。
ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１
２時間の加熱処理を行う。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜
６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り
返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０
００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００７２】
加熱処理により、結晶質半導体３１１内の触媒元素が、拡散により矢印に示すようにゲッ
タリング用の半導体３１３に移動し、ゲッタリングされる。
【００７３】
次にゲッタリング用の半導体３１３を選択的にエッチングして除去する。エッチングは、
ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチ
ルアンモニウムハイドロオキサイド（（ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液
によるウエットエッチングで行うことができる。このとき、酸化膜３１２によって結晶質
半導体３１１がエッチングされるのを防ぐことができる。
【００７４】
次に酸化膜３１２を、フッ酸により除去する。続いて、結晶質半導体３１１をパターニン
グし、半導体層３１４〜３１７を形成する（図８（Ｄ））。その後、半導体層３１４〜３
１７を覆うゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８としては、例えば、スパ
ッタ法を用いて、膜厚を３０〜２００ｎｍとして珪素を含む絶縁膜で形成する。
【００７５】
なお、本発明においてゲッタリング工程は、本実施例に示した方法に限定されない。その
他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。
【００７６】
次いで、ゲート絶縁膜３０８上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから
選択された元素、前記元素を主成分とする合金材料若しくは化合物材料、リン等の不純物
元素をドーピングした多結晶珪素膜に代表される半導体膜やＡｇＰｄＣｕ合金などの公知
の導電性を有する材料を用いて、膜厚２０〜１００ｎｍの第１導電膜３２０を形成する（
図９（Ａ））。次に、第１導電膜３２０を被覆するように、膜厚１００〜４００ｎｍの第
２導電膜と、膜厚１００〜４００ｎｍの窒化珪素膜を積層形成する。続いて、最初に酸化
珪素膜や窒化珪素膜などの絶縁膜をパターン加工して、絶縁層３２９〜３３２を形成する
。より詳しくは、酸化珪素膜であれば、リン酸系のエッチング液を用いてパターン加工し
、窒化珪素膜であればフッ酸系のエッチング液を用いてパターン加工する。次に絶縁層３
２９〜３３２をマスクとして、第２導電膜をパターン加工して、導電層３２５〜３２８を
形成する。
【００７７】
次に、ドーピング処理を行う。本処理では、半導体層３０４〜３０７に、リン又はヒ素な
どの１５族に属し、Ｎ型を付与する不純物元素を低濃度に添加する。この際、導電層３２
５〜３２８及び絶縁層３２９〜３３２がＮ型を付与する不純物元素に対するマスクとなっ
て、自己整合的に不純物領域３２１〜３２４が形成され、１×１０18〜１×１０20atoms/
cm3の濃度範囲でＮ型を付与する不純物元素が添加される。
【００７８】
次に、異方性のサイドエッチングを行って導電層３２５〜３２８を後退させて、導電層３
３５〜３３８を形成する（図９（Ｂ））。その後、マスクとして機能した絶縁層３２９〜
３３２をエッチングにより除去する（図９（Ｃ））。次に、新たにレジストからなるマス
ク３４６、３４７を形成して、上記のドーピング処理よりも高い加速電圧でドーピング処
理を行う。導電層３３５、３３７を不純物元素に対するマスクとして用いて、ドーピング
処理を行った結果、不純物領域(Ｎ−領域、ＬＤＤ領域)３４１、３４４には１×１０18〜
５×１０19atoms/cm3の濃度範囲で不純物元素が付与され、不純物領域(Ｎ＋領域)３４０
、３４３には１×１０19〜５×１０21atoms/cm3の濃度範囲でＮ型を付与する不純物元素
を添加される。また、チャネル形成領域３４２、３４５が形成される。
【００７９】
次いで、レジストからなるマスク３４６、３４７を除去した後、新たにレジストからなる
マスク３５６、３５７を形成する（図９（Ｄ））。その後、ドーピング処理を行って、Ｐ
チャネル型ＴＦＴの活性層となる半導体層に、前記第１の導電型とは逆の導電型を付与す
る不純物元素が添加された不純物領域を形成する。本処理では、導電層３３６、３３８を
不純物元素に対するマスクとして用いて、Ｐ型を付与する不純物元素を添加し、自己整合
的に不純物領域(Ｐ＋領域)３５０、３５３、不純物領域(Ｐ−領域)３５１、３５４及びチ
ャネル形成領域３５２、３５５を形成する。ここでは、Ｐ型を付与する不純物元素の濃度
が１×１０19〜５×１０21atoms/cm3となるようにドーピング処理を行う。なおドーピン
グ処理を行う条件等は上記記載に限定されず、２回以上の複数回のドーピング処理で形成
しても良い。
【００８０】
次に、レジストからなるマスク３５６、３５７を除去し、導電層３２５〜３２８をマスク
として、第１導電膜３２０を異方性エッチングして、導電層３６０〜３６３を形成する（
図９（Ｅ））。以上の工程により、Ｎチャネル型トランジスタ３８０、３８２と、Ｐチャ
ネル型トランジスタ３８１、３８３を同一基板上に形成することができる。
【００８１】
そして、保護膜として絶縁膜３７２を形成する。この絶縁膜３７２には、プラズマＣＶＤ
法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜を用いて
、単層又は積層構造として形成する。本実施例では、プラズマＣＶＤ法により膜厚１００
ｎｍの酸化窒化珪素膜を形成した。次いで加熱処理を行って、半導体層の結晶性の回復、
又は半導体層に添加された不純物元素の活性化を行ってもよい。
【００８２】
次いで、絶縁膜３７２上に、有機絶縁膜３７３を形成する。有機絶縁膜３７３としては、
ＳＯＧ法によって塗布された酸化珪素膜、ポリイミド、ポリアミド、アクリル等の有機絶
縁膜を用いる。有機絶縁膜３７３は、基板３００に形成されたＴＦＴによる凹凸を緩和し
、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
【００８３】
次に、フォトリソグラフィ法を用いて、絶縁膜３７２及び有機絶縁膜３７３をパターン加
工して、不純物領域３４０、３４３、３５０及び３５３に達するコンタクトホールを形成
する。次に、導電性材料を用いて、導電膜を形成し、該導電膜をパターン加工して、配線
３６４〜３７１を形成する。その後保護膜として絶縁膜３７４を形成すると、図示するよ
うな液晶表示装置が完成する。
【００８４】
駆動回路やＣＰＵなどの機能回路を用途としたトランジスタは、ＬＤＤ構造又はＧＯＬＤ
構造が好適であり、高速化のためには、トランジスタの微細化を図ることが好ましい。本
実施例により完成されるトランジスタ３８０〜３８３は、ＬＤＤ構造を有するため、高速
動作が必要な駆動回路に用いることが好適である。また、微細化に伴って、ゲート絶縁膜
３０８の薄膜化が欠かせないが、本実施例の工程では、ゲート絶縁膜３０８が第１導電膜
３２０に被覆された状態でドーピング工程が行われ、該ゲート絶縁膜３０８が保護されて
いるため、微細化にも有効な作製方法といえる。
【００８５】
本実施例は、上記の実施の形態と自由に組み合わせて実施することが可能である。
【実施例２】
【００８６】
本実施例では、ドライバＩＣの入出力端子にバンプを形成する方法について説明する。バ
ンプは、ＣＯＧでドライバＩＣを実装するために設けるものである。このバンプは公知の
方法で形成すればよく、その１例について図１０を用いて説明する。
【００８７】
ソースまたはドレイン配線と同じ層上に形成される入出力端子６０３上に、ＴｉとＰｄま
たは、ＣｒとＣｕを積層したバリアメタル層６０５を形成する（図１０（Ａ））。バリア
メタル層６０５の形成はスパッタ法や蒸着法などを適用する。続いて、レジストマスク６
０６を形成する。
【００８８】
次に、Ａｕで形成されるバンプ６０７を電解メッキで５〜２０μmの厚さに形成する（図
１０（Ｂ））。そして、不要となったレジストマスク６０６を除去して、新たにバンプの
上からレジストを塗布してバリアメタル層６０５をエッチングするためのレジストマスク
６０８を形成する（図１０（Ｃ））。
【００８９】
レジストマスク６０８を形成するためのフォトリソ工程は、バンプを介して行うため高い
解像度を得ることができない。そこで、レジストマスク６０８は、バンプとその周辺を覆
うように形成する。このレジストマスク６０８を利用してバリアメタル層をエッチングす
ると、バリアメタル層６０９が形成される（図１０（Ｄ））。その後、バンプとバリアメ
タル層との密着性を高めるために２００〜３００℃で熱処理を行う。このようにして、入
出力端子にバンプを形成したドライバＩＣを完成させることができる。
【００９０】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である
。
【実施例３】
【００９１】
本実施例では、ドライバＩＣを実装する方法について、図１１、１８を用いて説明する。
実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用す
ればよく、その一例について図１１を用いて説明する。
【００９２】
第１の基板２０１に、異方性導電材によりドライバＩＣ２０８が実装された例について説
明する（図１１（Ａ））。第１の基板２０１上には画素領域２０２、引出線２０６、接続
配線及び入出力端子２０７を有する。第２の基板２０３は、シール材２０４で第１の基板
２０１と接着されており、その間に液晶層２０５を有する。
【００９３】
接続配線及び入出力端子２０７の一方の端には、ＦＰＣ２１２が異方性導電材で接着され
ている。異方性導電材は樹脂２１５と表面にＡｕなどがメッキされた数十〜数百μm径の
導電性粒子２１４から成り、導電性粒子２１４により接続配線及び入出力端子２０７とＦ
ＰＣ２１２に形成された配線２１３とが電気的に接続される。ドライバＩＣ２０８も、異
方性導電材で第１の基板２０１に接着され、樹脂２１１中に混入された導電性粒子２１０
により、ドライバＩＣ２０８に設けられた入出力端子２０９と引出線２０６または接続配
線及び入出力端子２０７と電気的に接続される。
【００９４】
この方式によるドライバＩＣ２０８の実装方法について、図１１（Ｃ）を用いて説明する
。ドライバＩＣ２２４には、入出力端子２２５が設けられ、その周辺部には保護絶縁膜２
２６が形成される。第１の基板２２０には第１の導電層２２１と第２の導電層２２３、及
び絶縁層２２２が図で示すように形成され、ここでは第１の導電層２２１と第２の導電層
２２３とで引出線または接続配線を形成している。
【００９５】
第１の基板２２０に形成されるこれらの導電層及び絶縁層は画素領域の画素ＴＦＴと同じ
工程で形成される。例えば、画素ＴＦＴが逆スタガ型で形成される場合、第１の導電層２
２１はゲート電極と同じ層に形成され、Ｔａ、Ｃｒ、Ｔｉ、Ａｌなどの材料で形成される
。通常ゲート電極上にはゲート絶縁膜が形成され、絶縁層２２２はこれと同じ層で形成さ
れるものである。第１の導電層２２１上に重ねて設ける第２の導電層２２３は画素電極と
同じ透明導電膜で形成されるものであり、導電性粒子２２７との接触を良好なものとする
。樹脂２２８中に混入された導電性粒子２２７の大きさと密度を適したものとすることに
より、このような形態でドライバＩＣと第１の基板２２０とは電気的に接続する。
【００９６】
次は、樹脂の収縮力を用いたＣＯＧ方式の例（図１１（Ｄ））であり、ドライバＩＣ２２
４側にＴａやＴｉなどでバリア層２２９を形成し、その上に無電解メッキ法などによりＡ
ｕを約２０μm形成しバンプ２３０とする。そして、ドライバＩＣと第１の基板２２０と
の間に光硬化性絶縁樹脂２３１を介在させ、光硬化して固まる樹脂の収縮力を利用して電
極間を圧接して電気的な接続を形成する。
【００９７】
次は、ＦＰＣ２１２上の配線２１３と、導電性粒子２１４を介してドライバＩＣ２０８を
設けた場合（図１１（Ｅ））を示したものであり、この構成は、携帯端末等の筐体の大き
さが限られた電子機器に用いる場合に大変有効である。
【００９８】
また、第１の基板２０１にドライバＩＣ２０８を接着材２１６で固定して、Ａｕワイヤ２
１７によりドライバＩＣ２０８の入出力端子と、引出線または接続配線とを接続した場合
（図１１（Ｂ））を示したものである。ここでは封止樹脂２１８で封止する。なお、ドラ
イバＩＣ２０８の実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤ
ボンディング方法、或いはＴＡＢ方法を用いることができる。
【００９９】
ドライバＩＣの厚さは、対向電極が形成された第２の基板と同じ厚さとすることで、両者
の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それ
ぞれの基板を同じ材質のもので作製することにより、この液晶表示装置に温度変化が生じ
ても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。そ
の他にも、本実施形態で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実
装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすこ
とができる。
【０１００】
なお、ドライバＩＣ２０８は、ガラスや石英などの基板上に、駆動回路に相当する薄膜か
らなる素子群が形成されたものである。この基板は、必ずしも必要ではなく、剥離して除
去しても構わない。その方法について、簡単に説明する。
【０１０１】
まず第１の方法として、石英やガラスからなる基板上に、薄膜からなる素子群と入出力端
子を形成する。このとき、素子群と基板の間には接着剤の層を設ける。そしてバンプを用
いてドライバＩＣと引き出し線を電気的に接続した後、基板上に両面テープを貼り付け、
物理的手段により、基板を剥離する。
【０１０２】
また第２の方法として、石英やガラスからなる第１の基板上に、薄膜からなる素子群と入
出力端子を形成する。この素子群の上に絶縁膜を形成し、該絶縁膜上に接着剤を形成し、
該接着剤上に両面テープを貼り付けて、該両面テープ上に第２の基板を貼り付ける。その
後、第１の基板を剥離すると、素子群の下部に形成された下地膜が露出する。続いて、露
出した下地膜に接着剤を形成し、この接着剤とバンプ、並びに引き出し配線及び接続配線
とを貼り付ける。そして最後に第２の基板を剥離する。
【０１０３】
このように、ドライバＩＣは、必ずしも基板上に作製されている必要はなく、該基板を剥
離して、素子群だけを電気的に接続してもよい。このようなドライバＩＣは、スティック
クリスタルともよばれる。このときの断面図を図１８に示すが、このようにドライバＩＣ
を構成する基板を剥離すると、軽量化を図ることができ、携帯端末に搭載する場合などに
特に有効である。
【０１０４】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である
。
【実施例４】
【０１０５】
本実施例では、ドライバＩＣの構成について、図面を用いて説明する。
【０１０６】
上述したように、ドライバＩＣは、液晶表示装置の駆動回路として利用する。図１２はそ
のような表示装置のブロック図である。画素領域１６０１は複数の走査線とデータ線で形
成され、ＴＦＴが設けられたアクティブマトリクス型であっても良いし、パッシブマトリ
クス型であっても良い。その周辺には、ドライバＩＣに相当する走査線駆動回路１６０２
及びデータ線駆動回路１６０３が配置される。
【０１０７】
外部から入力されるクロック、スタートパルス１６０７と、映像信号１６０８は、ドライ
バＩＣの入力仕様に変換するためのコントロール回路１６０５に入力され、それぞれのタ
イミング仕様に変換される。また、電源１６０９、オペアンプから成る電源回路１６０６
は外付けの回路で賄われる。このコントロール回路１６０５と電源回路１６０６は、ＴＡ
Ｂ方式で実装すると、表示装置の小型化に有効である。
【０１０８】
コントロール回路１６０５からは、走査線とデータ線にそれぞれ信号が出力されるが、デ
ータ線には、信号分割回路１６０４により、入力デジタル信号をｍ個に分割して供給する
。分割数ｍは２以上の自然数で、実際的には２〜１６分割にするのが適当である。この場
合、入力デジタル信号線１６１０の本数と、修正デジタル信号線１６２０の本数は異なる
。信号分割回路１６０４としては、ＩＣチップを実装しても良いし、ドライバＩＣを用い
てもよい。
【０１０９】
ドライバＩＣの回路構成は、走査線側とデータ線側とで異なる。図１２（Ｂ）はその一例
を示し、走査線駆動回路１６０２は、シフトレジスタ回路１２３、レベルシフタ回路１２
４、バッファ回路１２５からなる。一方、データ線駆動回路１６０３は、シフトレジスタ
回路１２６、ラッチ回路１２７、レベルシフタ回路１２８、Ｄ／Ａ変換回路１２９からな
る。
【０１１０】
また、上記とは異なる、データ線側に設けるドライバＩＣの一例について図１３を用いて
説明する。回路構成は、入力側からシフトレジスタ回路１８０１、ラッチ回路１８０４、
１８０５、レベルシフタ回路１８０６、Ｄ／Ａ変換回路１８０７を有する。
【０１１１】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である
。
【実施例５】
【０１１２】
本実施例では、ドライバＩＣを実装する基板上に設けられた画素領域の構成について説明
する。より詳しくは、一対の電極間に、液晶材料を含む場合について説明する。
【０１１３】
図１４（Ａ）は、液晶層を含む画素領域の上面図（マスクレイアウト図）である。走査線
６５１とデータ線６５５が交差し、その交差点に画素ＴＦＴ６５８が形成される。画素Ｔ
ＦＴ６５８はボトムゲート型であり、ソース・ドレイン電極６５６の一方はデータ線６５
５、他方は画素電極６５７と接続する。液晶の駆動に必要な保持容量６５９はゲート電極
６５２と同じ層で形成される容量配線６５３と、ゲート絶縁膜と同じ層で形成される絶縁
層を介して画素電極６５７との間で形成する。図１４（Ｂ）はその等価回路である。
【０１１４】
画素ＴＦＴの構造は特に限定されないが、例えば、図１５（Ａ）で示すチャネルエッチ型
のボトムゲート型ＴＦＴで形成することができる。これは、基板６６０上にＴａ、Ｃｒ、
Ｍｏ、Ａｌなどでゲート電極６６１を形成し、その後、窒化シリコン膜、酸化シリコン膜
、または酸化タンタル膜などでゲート絶縁膜６６２を形成し、その上にゲート電極６６１
と一部が重なるように非晶質構造を有する半導体層６６３を島状に形成する。非晶質構造
を有する半導体層６６３の代表的な材料は非晶質シリコンであり、プラズマＣＶＤ法で１
００〜２５０ｎｍの厚さに形成する。ｎ型またはｐ型不純物が添加された半導体層６６４
は、非晶質構造を有する半導体層６６３と重ねて設ける。
【０１１５】
その後、透明導電膜で画素電極６６５を形成する。透明導電膜には酸化インジウム・スズ
（Ｉｎ2Ｏ3：ＳｎＯ2、ＩＴＯ）や酸化亜鉛（ＺｎＯ）、酸化インジウム・スズと酸化亜
鉛の化合物、酸化ガリウム（Ｇａ2Ｏ3）を添加した酸化亜鉛などを用いる。次いで、ソー
ス・ドレイン電極６６６をＣｒ、Ｔｉ、Ｔａなどで形成する。このソース・ドレイン電極
６６６をマスクとしてｎ型またはｐ型不純物が添加された半導体層６６４をエッチング処
理して２つの領域に分割する。このエッチング処理は、非晶質構造を有する半導体層６６
３との選択加工ができないので、その一部もエッチングして除去される。最後に、窒化シ
リコンまたは酸化シリコンなどで保護膜６６７を形成して画素ＴＦＴが完成する。
【０１１６】
図１５（Ｂ）はチャネル保護膜型の構造であり、非晶質構造を有する半導体層６６８上に
窒化シリコンなどで形成されるチャネル保護層６６９が設けられ、ソース・ドレイン領域
を形成するエッチング加工のときに非晶質構造を有する半導体層６６８がエッチングされ
ない構造となっている。
【０１１７】
図１５（Ｃ）は保護膜６７０の上にアクリルなどの有機樹脂材料で形成される平坦化膜６
７１が形成され、その上に画素電極６７２が形成された構造である。コンタクトホールを
介して画素電極を画素ＴＦＴと接続する構造とすることで、開口率を向上させることが可
能なり、また、表面を平坦化することによりディスクリネーションなど液晶の配向の乱れ
を低減させることができる。
【０１１８】
ここでは、ボトムゲート型のＴＦＴを画素ＴＦＴとして用いる例を示したが、トップゲー
ト型のＴＦＴであっても何ら差し支えはない。ＴＦＴの特性と製造コストとの観点からは
ボトムゲート型のＴＦＴが多くの場合使用されるが、本発明のドライバＩＣは、画素領域
をタンタルと酸化タンタルを組み合わせて形成されるＭＩＭ型の素子で形成したものに対
しても応用することができる。
【０１１９】
上記の図１４では、画素領域を構成する半導体素子は、非晶質半導体により形成される場
合を示したが、有機半導体で形成される半導体素子を用いてもよい。そこで、以下には有
機半導体で形成される半導体素子について説明する。
【０１２０】
有機半導体で形成される半導体素子は、基板４００上にゲート電極４０１、ゲート絶縁膜
４０２、ソース・ドレイン電極４０３及び有機半導体４０４が順に積層されたプレーナ型
（図１６（Ａ））、基板４００上にゲート電極４０１、ゲート絶縁膜４０２、有機半導体
４０４及びソース・ドレイン電極４０３が順に積層された逆スタガ型（図１６（Ｂ））、
基板４００上にソース・ドレイン電極４０３、有機半導体４０４、ゲート絶縁膜４０２及
びゲート電極４０１が順に積層されたスタガ型（図１６（Ｃ））の３種類がある。画素領
域には、いずれのタイプの薄膜トランジスタを用いてもよい。但し、上述した有機半導体
で形成される半導体素子（有機トランジスタ）のゲート絶縁膜４０２には、高誘電体材料
のＴａ2Ｏ5を使用することが好適である。これは、Ｔａ2Ｏ5の誘電率は２４程度と、一般
に使用する酸化硅素の約６倍と高いためである。比誘電率が高いと、チャネル層に多くの
電荷が誘起されるので、オン電流が増加する。また、キャリア移動度が高い材料であるペ
ンタセンをチャネル層に使用することも好適である。キャリア移動度を高めた分だけ、オ
ン電流を大きくすることができる。
【０１２１】
次に、有機トランジスタを用いた液晶表示装置の断面構造について、図１６（Ｄ）を用い
て説明する。基板４１０上にはゲート電極４２３、４１２、ゲート絶縁膜４１３、４１７
、厚さ１００ｎｍ程度のペンタセン層４１４、厚さ２〜３ｎｍ程度のＡｌ層４１５、４１
６、ポリビニルアルコール４１９、紫外線硬化樹脂４２０が順に積層して形成され、また
基板４１１上にＩＴＯ膜４２２が形成されている。そして、これらの薄膜が形成された基
板４１０と基板４１１を貼り合わせた後、液晶層４２１を注入すると、液晶表示装置が完
成する。
【０１２２】
本実施例は、上記の実施の形態、実施例と自由に組み合わせて実施することが可能である
。
【実施例６】
【０１２３】
本実施例は、ドライバＩＣが実装された表示装置を電子装置に搭載する方法について、図
１７を用いて説明する。
【０１２４】
図１７において、表示装置は画素領域７０２が実装された基板７０１の端部にドライバＩ
Ｃ７１０が実装される。そして、スペーサ７０６を内包するシール剤７０７により対向基
板７０３と貼り合わせられ、さらに偏光板７０８、７０９が設けられる。そして、接続部
材７２３によって筐体７２４に固定される。
【０１２５】
ドライバＩＣ７１０は、その入出力端子７１１において、導電性粒子７１２を含む樹脂７
１３で、基板７０１上に形成された入出力配線７０５、７１４と接続している。入出力配
線７１４の一方の端はフレキシブルプリント配線板７１７（ＦＰＣ７１７）が導電性粒子
７１５を含む樹脂７１６で接着される。ＦＰＣ７１７は、信号処理回路、増幅回路及び電
源回路などが設けられたプリント基板７１９上の入出力配線７２０にやはり同様な手法（
導電性粒子７２１を含む樹脂７２２）で接続し、画像表示に必要な信号をドライバＩＣが
実装された表示装置に伝達するようになっている。そして、表示装置が透過型の液晶表示
装置であれば、対向基板７０３側に光源と光導光体が設けられ、さらにバックライト７１
８が設けられている。
【０１２６】
ここで示す表示装置の実装方法は一例であり、電子装置の形態に合わせて適宣組み立てら
れるものである。本発明を適用して作製される電子機器の一例として、ビデオカメラ、デ
ジタルカメラ、ゴーグル型ディスプレイなどの音響再生装置、ノート型パーソナルコンピ
ュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話等)、家庭用ゲーム
機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図
１９、２０に示す。
【０１２７】
図１９（Ａ）は大型（４０インチ程度）の液晶テレビであり、表示部２００１、筐体２０
０２及び音声出力部２００３等を含む。図１９（Ｂ）は、液晶モニターであり、筐体２０
１１、音声出力部２０１２及び表示部２０１３等を含む。図１９（Ｃ）は折り畳み式の携
帯端末であり、第１の表示面２０２１、操作ボタン２０２２、第２の表示面２０２３、操
作ボタン２０２４、筐体２０２５及びレンズ２０２６等を含む。上記電子機器において、
表示部２００１、２０１３、第１の表示面２０２１、第２の表示面２０２３の作製に本発
明を適用することができる。
【０１２８】
図２０（Ａ）はＰＤＡ（personaldigitalassistant）であり、外部インターフェイス２０
３１、スタイラス２０３３、表示部２０３４及び操作ボタン２０３５等を含む。図２０（
Ｂ）は携帯型ゲーム機器であり、表示部２０４１、操作ボタン２０４３、２０４４等を含
む。図２０（Ｃ）はディジタルビデオカメラであり、接眼部２０５１、操作スイッチ２０
５２、表示部２０５６、表示部２０５３及びバッテリー２０５５等を含む。図２０（Ｄ）
はノート型パーソナルコンピュータであり、筐体２０６１、表示部２０６２及びキーボー
ド２０６４等を含む。上記電子機器において、表示部２０３４、２０４１、２０５３、２
０５６、２０６２の作製に本発明を適用することができる。
【０１２９】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例７】
【０１３０】
表示装置に多階調の画像を表示するときの駆動方式としては、アナログ駆動とデジタル駆
動が挙げられる。両方式の相違点は、表示素子の発光、非発光のそれぞれの状態において
該発光素子を制御する方法にある。前者のアナログ駆動は、表示素子に流れる電流を制御
して階調を表現する。また後者のデジタル駆動は、表示素子がオン状態（輝度がほぼ１０
０％である状態）と、オフ状態（輝度がほぼ０％である状態）の２つの状態のみによって
階調表現する。デジタル駆動は、オンとオフの２つの状態だけを用いると、２階調しか表
示出来ないため、別の方式と組み合わせて多階調の画像を表示する駆動方法があり、例え
ば面積階調方式や、時間階調方式が挙げられる。
【０１３１】
本発明の表示装置は、液晶パネル及び発光パネル問わず、アナログ駆動やデジタル駆動の
いずれを適用してもよく、また、デジタル駆動において面積階調方式や時間階調方式のい
ずれを適用してもよい。また、液晶応答速度の改善を図ったオーバードライブ方式などの
他の駆動方式を適用してもよい。
【０１３２】
なお、上述したように、本発明の表示装置は、アクティブマトリクス型、パッシブマトリ
クス型のどちらでも構わない。但し、発光パネルは、アクティブマトリクス型を適用した
場合、発光素子は電流駆動型の素子であるため、画素内のトランジスタのバラツキが少な
い場合にアナログ駆動を用いることが好適である。また、デジタル駆動でも、駆動用のト
ランジスタを飽和領域で動作させることで、一定の電流量を発光素子に供給することが好
適である。つまり、電流駆動型の素子を用いる以上、一定の電流量を供給することができ
るような画素構成を適用し、さらにそれに最適な駆動方法を用いることが好ましい。
【０１３３】
本実施例では、上記駆動方式のうち、時間階調方式について簡単に説明する。通常、液晶
表示装置や発光装置等の表示装置においては、フレーム周波数は６０Ｈｚ程度である。つ
まり、１秒間に６０回程度の画面の描画が行われる。これにより、人間の眼にフリッカ（
画面のちらつき）を感じさせないようにすることが出来る。このとき、画面の描画を１回
行う期間を１フレーム期間と呼ぶ。そして、時間階調方式では、１フレーム期間を複数の
サブフレーム期間に分割する。このときの分割数は、階調ビット数に等しい場合が多く、
ここでは簡単のために、分割数が階調ビット数に等しい場合を示す。ここでは、３ビット
階調の場合、つまり３つのサブフレーム期間ＳＦ１〜ＳＦ３に分割した場合について説明
する。
【０１３４】
各サブフレーム期間は、書き込み（アドレス）期間Ｔａと発光（サステイン）期間Ｔｓを
有する。アドレス期間とは、画素にビデオ信号を書き込む期間であり、各サブフレーム期
間での長さは等しい。サステイン期間は、アドレス期間において画素に書き込まれたビデ
オ信号に基づいて発光素子が発光する期間である。このとき、サブフレーム期間ＳＦ1〜
ＳＦ3は、その長さの比をＴｓ1：Ｔｓ2：Ｔｓ3＝４：２：１とする。つまり、ｎビット階
調を表現する際、ｎ個のサステイン期間の長さの比は、２(n-1)：２(n-2)：・・・：２1
：２0とする。そして、どのサステイン期間で発光素子が発光するかによって、１フレー
ム期間あたりに、各画素が発光する期間の長さが決定し、これによって階調表現を行う。
【０１３５】
つまり、サステイン期間Ｔｓ１〜Ｔｓ３のそれぞれにおいて、発光、非発光のいずれかの
状態をとることによって、その合計発光時間の長短を利用して、輝度０％、１４％、２８
％、４３％、５７％、７１％、８６％、１００％の８階調を表現する。例えば、Ｔｓ１が
発光し、Ｔｓ２、Ｔｓ３が発光しない場合、その輝度は５７％であり、Ｔｓ１とＴｓ３が
発光し、Ｔｓ２が発光しない場合、その輝度は７１％となる。つまり時間階調方式の場合
は、合計発光時間のうち７１％の長さの時間で発光することによって同様の階調を表現す
る。
【０１３６】
なお、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせば良い。また
、サブフレーム期間の順序は、必ずしも上位ビットから下位ビットといった順序である必
要はなく、１フレーム期間中、ランダムに並んでいても良い。さらに各フレーム期間内で
、その順序が変化しても良い。
【０１３７】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例８】
【０１３８】
上記の実施の形態３では、連続発振レーザを用いたレーザ結晶化について説明したが、本
発明は連続発振レーザに制約されず、パルスレーザを用いたレーザ結晶化を行ってもよい
。これは、パルス的に出力されるエネルギービーム（パルスビーム）であっても、レーザ
光により半導体膜が溶融してから固化するまでに、次のパルスのレーザ光を照射できるよ
うな発振周波数でレーザ光を発振させれば、走査方向に向かって連続的に成長した結晶粒
を得ることができるためである。つまり、パルスレーザであっても、連続発振レーザを用
いた場合と同様の効果を得ることができるためである。
従って、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも
短くなるように、発振の周波数の下限を定めたパルスビームを使用するとよい。具体的に
は、パルスレーザの発振周波数は１０ＭＨｚ以上、好ましくは６０〜１００ＭＨｚとし、
通常パルスレーザの発振周波数として用いる数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく
高い周波数帯を使用する。
上記の周波数帯を使用すると、半導体膜がレーザ光によって溶融してから固化するまでに
、次のパルスのレーザ光を照射することができる。従って、従来の周波数帯のパルス発振
のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させること
ができるため、走査方向に向かって連続的に成長した結晶粒を有する半導体膜を形成する
ことができる。さらに具体的には、結晶粒の走査方向における幅が１０〜３０μｍ、走査
方向に対して垂直な方向における幅が１〜５μm程度の結晶粒の集合を形成することがで
き、連続発振レーザと同程度の結晶粒を得ることができる。そして走査方向に沿って長く
伸びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界
のほとんど存在しない半導体膜の形成が可能となる。
【０１３９】
パルスレーザとしては、上記周波数での発振が可能な、Ａｒレーザ、Ｋｒレーザ、エキシ
マレーザ、ＣＯ2レーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、
ＹａｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti：サフ
ァイアレーザ、銅蒸気レーザ又は金蒸気レーザを用いることができる。
【特許請求の範囲】
【請求項１】
第１の基板上に非晶質半導体又は有機半導体をチャネル部とする第１の薄膜トランジスタを形成し、
液晶層を狭持するように、前記第１の基板と対向電極を有する第２の基板を貼り合わせ、第３の基板上に連続発振のレーザ光を照射して、結晶質半導体を形成し、
前記結晶質半導体をチャネル部とする第２の薄膜トランジスタを形成した後、前記第３の基板を分割して、複数のドライバＩＣを形成し、
前記第１の基板の露出した領域に、前記ドライバＩＣを貼り合わせることを特徴とする液晶表示装置の作製方法。
【請求項１】
第１の基板上に非晶質半導体又は有機半導体をチャネル部とする第１の薄膜トランジスタを形成し、
液晶層を狭持するように、前記第１の基板と対向電極を有する第２の基板を貼り合わせ、第３の基板上に連続発振のレーザ光を照射して、結晶質半導体を形成し、
前記結晶質半導体をチャネル部とする第２の薄膜トランジスタを形成した後、前記第３の基板を分割して、複数のドライバＩＣを形成し、
前記第１の基板の露出した領域に、前記ドライバＩＣを貼り合わせることを特徴とする液晶表示装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１１−１２３４９５（Ｐ２０１１−１２３４９５Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２０１０−２７６６０５（Ｐ２０１０−２７６６０５）
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【分割の表示】特願２００４−１４１９２１（Ｐ２００４−１４１９２１）の分割
【原出願日】平成１６年５月１２日（２００４．５．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【分割の表示】特願２００４−１４１９２１（Ｐ２００４−１４１９２１）の分割
【原出願日】平成１６年５月１２日（２００４．５．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]