光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
【課題】半導体膜から粒径の大きな結晶相の半導体を得る工程において、以降の工程で、アライメントマークとして利用可能なマーク構造を、同一の露光工程において半導体膜に形成する。
【解決手段】この発明は、光を変調して結晶化のための光強度分布を形成する光強度変調構造ＳＰと、光強度変調構造と一体にまたは独立に設けられ、光を変調して所定形状のパターンを含む光強度分布を形成するとともに結晶化領域の予め定められた位置を示すマーク形成構造ＭＫと、を有することを特徴とする光変調素子３に関する。この光変調素子によれば、絶縁基板上に所定厚さに堆積された半導体膜の任意の位置に、結晶核を形成し、その結晶核から所定の方向に結晶を成長させるとともに、半導体膜の任意の位置にアライメントマークＡＭを、同一工程で形成できる。
【解決手段】この発明は、光を変調して結晶化のための光強度分布を形成する光強度変調構造ＳＰと、光強度変調構造と一体にまたは独立に設けられ、光を変調して所定形状のパターンを含む光強度分布を形成するとともに結晶化領域の予め定められた位置を示すマーク形成構造ＭＫと、を有することを特徴とする光変調素子３に関する。この光変調素子によれば、絶縁基板上に所定厚さに堆積された半導体膜の任意の位置に、結晶核を形成し、その結晶核から所定の方向に結晶を成長させるとともに、半導体膜の任意の位置にアライメントマークＡＭを、同一工程で形成できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリックス型フラットパネルディスプレイ等の表示装置に適用可能な薄膜半導体基板、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、結晶化装置、結晶化方法、光変調素子、薄膜半導体装置および薄膜半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えば、液晶表示装置は、一般に薄型、軽量、低消費電力でカラー表示も容易であるという特徴を有し、この特徴からパーソナルコンピュータや様々な携帯用情報端末のディスプレイとして広く用いられている。液晶表示装置がアクティブマトリクス型である場合には、薄膜トランジスタが画素スイッチング素子として設けられる。
【０００３】
この薄膜トランジスタの活性層（キャリア移動層）は、例えばシリコン半導体薄膜からなる。シリコン半導体薄膜は、非晶質シリコン（アモルファスシリコン：ａ−Ｓｉ）及び結晶相を有する多結晶質シリコン（非単結晶の結晶質シリコン）に分類される。
【０００４】
多結晶質シリコンは、主に多結晶シリコン（ｐｏｌｙ−Ｓｉ）であり、微結晶シリコン（μｃ−Ｓｉ）も多結晶質シリコンとして知られている。シリコン以外の半導体薄膜材料としては、例えばＳｉＧｅ，ＳｉＯ，ＣｄＳｅ，ＴｅあるいはＣｄＳ等が挙げられる。
【０００５】
多結晶質シリコンのキャリア移動度は、非晶質シリコンのキャリア移動度の１０倍から１００倍程度大きい。この特性は、スイッチング素子に用いられる半導体薄膜材料としては、非常に優れている。そこで、最近、電子又は正孔の移動度を向上させ且つチャネル部における結晶粒界数のバラツキを少なくするために、大粒径の結晶化シリコンを生成する結晶化方法が提案されている。
【０００６】
結晶化シリコンの結晶粒の大きさを大粒径とする結晶化方法として、光学系に位相シフタ（位相変調素子）を介在させて発生させた特定の光強度分布を有する光を、処理対象である半導体膜に照射することが提案されている（例えば特許文献１参照）。
【０００７】
また、非晶質半導体薄膜を結晶化する際に結晶粒の粒径を大粒径とする方法として、位相変調素子を用いて空間的に強度変調されたエキシマレーザを照射することが本発明者から提案されている。この方法は、非晶質のシリコン薄膜をレーザ光により溶融、再結晶化させることで多結晶シリコン薄膜に変化させるもので、位相変調エキシマレーザ結晶化法と呼ばれている（例えば、非特許文献１を参照）。本発明者等は、この技術を工業化するための開発を行っている。
【０００８】
ところで、非特許文献１に記載の結晶化法により形成された大粒径の単結晶シリコン粒は、無数にある小粒径多結晶シリコンまたは非晶質シリコンに囲まれている。大粒径の単結晶化シリコン粒とは、１又は複数の薄膜トランジスタのチャネル領域を形成できる大きさである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−３０６８５９号公報
【非特許文献】
【００１０】
【非特許文献１】表面科学Vol.21，No.5，pp.278-287，2000
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明者らは、例えば非特許文献１に記載された結晶化方法を工業化するための開発を実行している。この開発において、大粒径の結晶化シリコン粒を得ることができたとしても、大粒径の単結晶のシリコン粒の範囲に薄膜トランジスタのチャネル領域が形成されずに位置ずれした場合、薄膜トランジスタの電気特性、例えばスイッチング特性は、極端に劣化することが知られている。
【００１２】
このため、上述の結晶化により得られる大粒径の単結晶シリコン粒と薄膜トランジスタのチャネル領域とを一致させることは、薄膜トランジスタのスイッチング特性を高速化するために、必須である。大粒径の単結晶シリコン粒と薄膜トランジスタが形成される位置とを一致させるために、位相変調方式で結晶化する際に、位置あわせに用いるアライメントマークを同時に形成することが、本願発明者らにより研究されている。
【００１３】
しかしながら、位相変調方式で結晶化する方法では、高いフルエンスが必要であるが、このようなフルエンスでは、パターンのない部分は、アブレーションしてしまう（膜破壊が起きる）。このため、結晶粒の形成とアライメントマークの形成は、同時にできない問題がある。
【００１４】
このように、基板上に形成された大粒径の単結晶シリコン粒の範囲と薄膜トランジスタが形成されるべき位置を正確に一致させる方法および装置は、現在のところ確立されていない。
【００１５】
この発明の目的は、結晶化により大粒径の結晶粒が形成された領域に、半導体能動素子すなわちスイッチング素子の形成を精度よく可能とする方法および装置を提供することである。
【課題を解決するための手段】
【００１６】
この発明は、基板と、この基板に設けられた非単結晶半導体膜に二種類以上の光強度分布のレーザ光を照射して非単結晶半導体膜を結晶化して結晶領域を形成するとともに前記結晶領域に対応してアライメントマークを形成する結晶化方法であって、
前記二種類以上の光強度分布のレーザ光に照射された前記非単結晶半導体膜を第１および第２の光強度分布領域のうちの第２の光強度分布領域は前記アライメントマークを形成するための光強度の異なる２種類の領域であり、
前記第１の光強度分布領域の光強度の最大値をＩ１とし、
前記第２の光強度分布領域の光強度を、大きな方からＩ２およびＩ３とすると各光強度の関係は、 Ｉ１ ＞ Ｉ２ ＞ Ｉ３ であり、
前記第２の光強度分布のうち、Ｉ２は前記非単結晶半導体膜に形成されるアライメントマークが消失する強度よりも小さく、Ｉ３は前記非単結晶半導体膜の結晶形態が変化するために必要な強度よりも小さいものであることを特徴とする結晶化方法を提供するものである。
【発明の効果】
【００１７】
本発明によれば、光強度を自由に変化させることにより、薄膜半導体を有する処理対象の基板上に、半導体膜から粒径の大きな結晶相の半導体を得るためのフルエンスの照射と同一工程で、アライメントマークを形成することができる。
【図面の簡単な説明】
【００１８】
【図１】この発明の実施の形態が適用可能な結晶化装置の一例を説明する概略図。
【図２】図１に示した結晶化装置において、結晶化のために光源から提供される光の光強度を、所定の光強度に設定するためのマークパターンＭＫの一例を示す概略図。
【図３】図２に示したマークパターンを透過する光の強度の変化の様子およびその程度の一例を説明する概略図。
【図４】図３（ａ）に示したマークパターンおよび位相変調構造が、透過する光の強度を変化できる原理を説明する概略図。
【図５】図４により説明した点像分布範囲内での位相の変化と光強度との関係を説明する概略図。
【図６】図１に示した結晶化装置に組み込まれる結像光学系の瞳関数と点像分布関数との関係を説明する概略図。
【図７】図２により説明したマークパターンの第１の位相値の部分と第２の位相値の部分とを一組としたときの透過部の占める割合（デューティ比）を説明する概略図。
【図８】図７に示したマークパターン（位相変調素子）を透過する光の光強度と位相差との関係および第１の位相値の部分と第２の位相値の部分との関係を説明する概略図。
【図９】図２に示したマークパターンを光を遮光する金属薄膜を選択的に設けることにより、遮光部と非遮光部の組すなわち、１ブロック（１単位）あたりで所定の面積となる透過部とする例を説明する概略図。
【図１０】図９に示したマークパターンの光を遮光する領域の面積／光が透過可能な領域の面積の比であるデューティ比を説明する概略図。
【図１１】図１０を例に説明した１ブロック（単位）毎に、遮光部と非遮光部の割合を変化させた際の通過する光の光強度の変化を説明する概略図。
【図１２】結晶成長のために半導体膜に所定強度の光を照射する際に、半導体膜に、同時にアライメントマークを形成するために利用可能な光強度を提供する光強度変更パターンの一例を説明する概略図。
【図１３】図１２（ａ），図１２（ｂ）に示したパターンを用いて絶縁基板上の半導体膜に所定の強度の光を照射することで得られる光強度分布の一例を説明する概略図。
【図１４】図１２（ａ），図１２（ｂ）及び図１３により説明した原理を用い、同一基板上の半導体膜に、同一の工程で、１１００ｍＪ／ｃｍ２のフルエンスの光を照射した結果の一例を示す拡大写真。
【図１５】図１４（ａ）の領域［Ａ］部分を拡大した拡大写真。
【図１６】図１４（ａ）に示したパターンを用いて基板上の半導体膜にマークを形成し、周知のフォトリソグラフィ装置（検出装置）で検出した結果の一例を説明する概略図。
【図１７】図１に示した結晶化装置に用いられるマークパターン（位相変調素子）の一例を説明する概略図。
【図１８】図２に示した位相変調素子を用いて、絶縁基板上の被処理面に、電子デバイス（半導体能動素子）を形成する工程の一例を説明する概略図。
【図１９】図１８に示す電子デバイスを形成する工程で、アライメントマークＡＭを基準として基板を、基板の平面沿って移動する例を説明する概略図。
【図２０】図３（ａ）により説明した位相変調素子により非晶質半導体膜の表面の所定の領域に予めアライメントマークが形成された半導体膜を支持する透明な絶縁基板を用いて製造される表示装置の一例を示す概略図。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、この発明の実施の形態について詳細に説明する。
【００２０】
図１は、この発明の実施の形態が適用可能な結晶化装置の一例を概略的に示している。
【００２１】
図１に示す結晶化装置は、非単結晶半導体膜を加熱する波長、例えば２４８ｎｍの波長を有し、非単結晶半導体膜の照射部を溶融させるレーザ光を出力するＫｒＦエキシマレーザ装置（光源）１を有する。なお、光源１としては、例えばＹＡＧレーザ装置等を用いることができる。また、エキシマレーザ装置においても、非単結晶半導体膜を加熱・溶融させるエネルギーを出力する光源であれば、例えばＸｅＣｌレーザ等も利用可能である。
【００２２】
光源１からのレーザ光は、照明光学系２を介して面内の光強度が概ね均一化され、照明光学系２の焦点位置に設けられる位相変調素子３に照射される。
【００２３】
照明光学系２には、図示しないホモジナイザが設けられている。このホモジナイザは、入射したレーザ光について、照射面内において、光強度の均一化を行う。
【００２４】
位相変調素子３を通過した光は、位相変調素子３により面内の光強度に所定の強度分布が与えられて、結像光学系４に入射される。
【００２５】
結像光学系４に入射された光は、ステージ５に保持された処理対象である基板６に集光される。すなわち、ステージ５に保持されている基板６には、位相変調素子３により結晶化させるため予め定められた所定の強度分布が与えられた光が照射される。
【００２６】
ステージ５は、例えばＸ−Ｙ−Ｚ−θコントローラ７の制御により、基板６を結像光学系４による照明光により定義される面内（以下露光面と呼称する）に沿って、任意に移動可能である。これにより、基板６の任意の位置に、位相変調素子３により提供される光強度分布の与えられた照明光が、位相変調素子３の大きさに依存して規定される所定間隔毎に照射される。
【００２７】
基板６は、詳細は、図１８を用いて後段に説明するが、絶縁基板、例えばガラス基板上に、下地保護膜を介して非単結晶半導体膜、キャップ膜を積層した構成である。下地保護膜は、ガラス基板からの不純物の浸透を防止するとともに非単結晶半導体膜の溶融する時に発生する熱を吸熱し、蓄熱する機能を有するもので、例えば酸化シリコン膜、有機ＳＯＧ膜である。非単結晶半導体膜は、半導体能動素子や受動素子が形成されるもので、非結晶半導体膜、多結晶半導体膜などである。非単結晶半導体薄膜としては、その他例えばＳｉＧｅ，ＳｉＯ，ＣｄＳｅ，ＴｅあるいはＣｄＳ等が利用可能である。キャップ膜は、非単結晶半導体膜の溶融する時に発生する熱を吸熱し、蓄熱する機能を有する材料で、例えば酸化シリコン膜である。
【００２８】
図２は、図１に示した結晶化装置に適用可能で、位相変調素子と一体的に設けられることにより、結晶化のために光源から提供される光の光強度を、例えばアライメントマークを形成するための所定の光強度に設定することのできるマークパターンの一例を示す。
【００２９】
マークパターンＭＫは、透過する光に、その光が結像対象物に結像された状態で所定の強度分布が得られるよう、任意の領域毎に、主として位相遅れすなわち位相差を提供することができる。マークパターンＭＫは、透過する光に、その光が結像対象物に結像された状態で所定の強度分布が得られるよう、任意の領域毎に、主として透過光量の差を与えるものであってもよい。マークパターンＭＫは、メッシュ状もしくはドット状に形成されてもよい。
【００３０】
マークパターンＭＫは、例えば位相変調素子３の基板３ａを選択的にエッチングして厚さの差（段差）を設けることにより規定される。なお、位相変調素子３の基板３ａに用いることのできる基板の材質としては、好ましくは石英ガラスである。なお、マークパターンＭＫは、位相変調素子３を構成するガラス材、好ましくは石英ガラスに、機械加工またはケミカル加工により段差を設けることにより製造できる。また、マークパターンＭＫは、例えば位相変調素子基板３ａ上に予め形成した光透過性材料からなる膜を所定形状にパターニングすることでも形成可能である。なお、マークパターンＭＫが光透過性材料からなる膜である場合、例えばその厚さを制御することにより、もしくは専有面積を変更することにより、所定の光強度分布を得ることができる。
【００３１】
図３は、図２に示したマークパターンが一体に設けられた位相変調素子の特性を説明する概略図である。図３（ａ）は、図２により説明したマークパターンが一体に設けられた位相変調素子の概略全体平面を示し、図３（ｂ）および図３（ｃ）は、図３（ａ）に示した位相変調素子の線Ｂ−Ｂにより示した位置と線Ｃ−Ｃにより示した位置に沿って光が透過することにより得られる光強度分布を、それぞれ示す。
【００３２】
図３（ｂ）と図３（ｃ）に示す縦軸は、粒径の大きなＳｉ結晶を所定の方向に成長させるパターンにおいて、ａ−Ｓｉ膜すなわち半導体膜にアブレーションが生じることなく結晶成長することのできる最大フルエンスＩ１で規格化した光強度を示している。
【００３３】
マークパターンＭＫを通過した規格化された光の強度を「β」，「γ」とすると、「β」と「γ」の大きさは、結晶化するフルエンスでマーク形成を行うため、
１ ＞ γ ＞ β
である。
【００３４】
「γ」の値は、実際には、被照射物上のａ−Ｓｉ層の厚さのばらつきや、被照射物の厚みムラもしくは被照射物と照射光学系との間の距離の変動などに起因する余裕分を考慮して設定される。すなわち、マークパターンＭＫの部分に照射される光の光強度の上限値γは、上述のアブレーションが生じて、基板上の半導体膜すなわちマークパターンＭＫに対応して半導体膜に形成されるアライメントマークが消失することのない強度に設定されなければならない。アブレーションが発生した領域は、アライメントマークとして認識可能となる精度（形成されたマークパターンＭＫが残存する確率）が低下してしまうからである。
【００３５】
ところで、ａ−Ｓｉとｐ−Ｓｉあるいはｃ−Ｓｉは屈折率が異なるので光学的に認識することが可能である。つまり、マークパターンを認識するためには、マークパターンをａ−Ｓｉ領域とｐ−Ｓｉ領域あるいはｃ−Ｓｉ領域とで形成することが必要である。従って、結晶化すべき半導体膜の結晶化が開始される光強度（結晶形態が変化するために必要な光強度）を「α」とすると、「β」，「γ」は、
γ ＞ α ＞ β ・・・（Ａ）
を満足する必要がある。
【００３６】
なお、本発明の効果をさらに良好に達成するには、条件式（Ａ）の下限値βと上限値γを使用波長、光強度、半導体膜構造、光強度分布に応じて最適値に設定することが好ましい。
【００３７】
被照射物は、例えば厚さ０．７ｍｍのガラス板上、厚さ３００ｎｍのＳｉＯ２層（下部絶縁層）を形成し、その上に厚さ２００ｎｍのａ−Ｓｉ層と厚さ３００ｎｍのＳｉＯ２層（上部絶縁層）を設けたガラス基板である。ここで、図１に示した結晶化装置の光源からの光の波長λを２４８ｎｍ（ＫｒＦエキシマレーザ光）とし、結像光学系４を等倍光学系、結像光学系４の物体側開口数を０．０３１とする。また、照明系のシグマが０．５になるように、結像光学系４の開口数ＮＡを０．０１５５とする。なお、位相変調素子３は、１８０度の位相差が付与されているものとする。
【００３８】
この条件による実験によれば、上述のａ−Ｓｉ膜の設けられた被照射物に光強度を変えながらエキシマレーザ光（波長２４８ｎｍ）を照射した場合に、結晶化のためのフルエンスでのピーク値が１０００ｍＪ／ｃｍ２を超えると、アブレーション（膜破壊）により、ａ−Ｓｉおよびｐ−Ｓｉが消失することが認められる。
【００３９】
一方、光強度が２００ｍＪ／ｃｍ２以下においては、結晶化は起きず、ガラス基板上のａ−Ｓｉ膜は、ａ−Ｓｉのままであることが確認されている。
【００４０】
従って、光強度が２００ｍＪ／ｃｍ２を超え１０００ｍＪ／ｃｍ２以下の場合において、ガラス基板上の半導体膜が、ｐ−Ｓｉ（ポリシリコンすなわち微細結晶）もしくは結晶状態（ｃ−Ｓｉ）となることが認められた。
【００４１】
このことから、大粒径のＳｉ結晶を成長させる位相変調パターンにおいて、アブレーションが生じるレーザ光の光強度を「１」として規格化した場合に、ガラス基板上のａ−Ｓｉ膜の結晶化が開始される臨界値である「α」は、
α＝０．２
と表すことができるので、このとき、「β」と「γ」との関係は、
γ ＞ ０．２ ＞ β
と与えられる。
【００４２】
図４は、結像光学系により処理対象である基板に照射される光の強度を変化できる原理を説明している。
【００４３】
一般に、位相変調素子３による結像の光振幅分布Ｕ（ｘ，ｙ）は、式（Ｂ）
Ｕ（ｘ，ｙ）＝Ｔ（ｘ，ｙ）＊ＡＳＦ（ｘ，ｙ）・・・（Ｂ）
で表わされる。なお、式（Ｂ）において、Ｔ（ｘ，ｙ）は位相変調素子３の複素振幅透過率分布を、＊はコンボリューション（たたみ込み積分）を、ＡＳＦ（ｘ，ｙ）は結像光学系３の点像分布関数をそれぞれ示している。また、点像分布関数とは、結像光学系による点像の振幅分布と定義する。
【００４４】
なお、位相変調素子３の複素振幅透過率分布Ｔは振幅が均一であることから、式（Ｃ）
Ｔ＝Ｔ０ｅｉφ（ｘ，ｙ）・・・（Ｃ）
で表わされる。
【００４５】
この場合、式（Ｃ）において、Ｔ０は一定の値であり、φ（ｘ，ｙ）は、位相分布を示している。
【００４６】
また、結像光学系４が均一な円形瞳を有し、且つ収差がない場合、点像分布関数ＡＳＦ（ｘ，ｙ）に関して、式（Ｄ）
ＡＳＦ(x, y) ∝ 2Ｊ１（2π/λ・NA・ｒ）/（2π/λ・NA・ｒ）・・・（Ｄ）
ただし、ｒ＝（ｘ２＋ｙ２）１／２
に示す関係が成立する。
【００４７】
なお、式（Ｄ）において、Ｊ１はベッセル（Bessel）関数を、λは光の波長を、ＮＡは上述したように結像光学系４の像側開口数をそれぞれ示している。
【００４８】
より詳細には、図４（ａ）に示す結像光学系４の点像分布関数は、被処理基板６の像面４ｆでの光強度分布であり、図４（ｂ）に示すような形状である。図４（ｂ）において、横軸は基板６の入射面であり、縦軸は入射光強度である。
【００４９】
すなわち、図４（ａ）に示す結像光学系４の点像分布関数は、図４（ｂ）に破線で示す直径Ｒの円筒形４ｅで近似することができる。従って、図４（ｃ）に示す位相変調素子３上の直径Ｒ’（図４（ｂ）の直径Ｒに光学的に対応する値）の円内の複素振幅分布を積分したものが図４（ａ）に示した像面４ｆ上の複素振幅を決定する。
【００５０】
上述したように、像面４ｆに結像された結像の光振幅すなわち光強度は、位相変調素子３の複素振幅透過率分布と点像分布関数とのコンボリューションで与えられる。
【００５１】
点像分布関数を円筒形４ｅで近似して考えると、図４（ｃ）に示す円形の点像分布範囲Ｒ´内で、位相変調素子３の複素振幅透過率を均一重みで積分した結果が、像面４ｆでの複素振幅になり、その絶対値の二乗が光強度となる。
【００５２】
なお、結像光学系４での点像分布範囲Ｒは、点像分布関数によって描かれた図４（ｂ）の振幅曲線と横軸４ｉとの交点４ｊ内の範囲をいう。
【００５３】
従って、点像分布範囲Ｒ内で位相の変化が少ないほど光強度は大きくなり、逆に位相の変化が大きいほど光強度は小さくなる。このことは、図４（ｄ）に示すように、単位円４ｇ内での位相ベクトル４ｈの和で考えると理解しやすい。
【００５４】
図５は、図４（ａ）〜図４（ｄ）により説明した点像分布範囲Ｒ内での位相の変化と光強度との関係を説明する概略図である。
【００５５】
図５（ａ）は、４つの領域の位相値がすべて０度の場合を示す図であり、０度方向のそれぞれＥの振幅を持つ４つの位相ベクトル５ｇの和が振幅４Ｅとなり、その二乗が光強度１６Ｉに対応することになる。図５（ｂ）は、２つの領域の位相値が０度であり、他の２つの領域の位相値が９０度の場合を示す図であり、０度方向の２つの位相ベクトルと９０度方向の２つの位相ベクトルとの和が振幅２√２Ｅに対応し、その二乗が光強度８Ｉに対応することになる。
【００５６】
なお、図５（ｃ）は、位相値が０度の領域と位相値が９０度の領域と位相値が１８０度の領域と位相値が２７０度の領域の場合を示す図である。すなわち、０度方向の位相ベクトル５ｓと９０度方向の位相ベクトル５ｔと１８０度方向の位相ベクトル５ｕと２７０度方向の位相ベクトル５ｖとの和のベクトルの振幅は０Ｅとなり、その二乗が光強度０Ｉに対応することになる。
【００５７】
図６は、結像光学系４における瞳関数と点像分布関数との関係を示す図である。なお、図６（ａ）は、瞳関数と透過率との関係を示し、図６（ｂ）は、点像分布関数と瞳関数との関係を示している。
【００５８】
一般に、点像分布関数（図６（ｂ））は、瞳関数（図６（ａ））を、フーリエ変換して得られる。具体的には、結像光学系４が均一な円形瞳を有し、且つ収差がない場合、点像分布関数ＡＳＦ（ｘ，ｙ）は、上述の式（Ｄ）により表わされる。
【００５９】
均一ば円形瞳で収差がない場合、点像分布関数が最初に０となるまでの中央領域（すなわちエアリーディスク）の半径Ｒ／２は、式（Ｅ）
Ｒ／２＝０．６１λ／ＮＡ ・・・（Ｅ）
で表わされることが知られている。
【００６０】
本発明においては、点像分布範囲Ｒは、図５（ｂ）および図６（ｂ）に示すように点像分布関数Ｆ（ｘ）が最初に０となるまでの円形状の中央領域を意味している。
【００６１】
すなわち、図５（ａ）〜図５（ｃ）に示したように、結像光学系の点像分布範囲Ｒに光学的に対応する円の中に複数（図５（ａ）〜図５（ｃ）では４つ）の位相変調単位が含まれていると、複数の位相ベクトル５ｇの和により光の振幅を、すなわち光の強度を解析的に、且つ簡単な計算に従って制御することが可能である。このようにして、比較的複雑な光強度分布であっても比較的容易に得ることができる。
【００６２】
従って、本発明では、光強度を自由に制御するために、位相変調素子３の位相変調単位は、結像光学系４の点像分布範囲Ｒ（図４（ｂ）参照）の半径すなわちＲ／２よりも光学的に小さいことが必要である。換言すれば、結像光学系４の像側における結像光学系の結像面（所定面）に換算して位相変調素子３の位相変調単位に基づく位相分布の大きさは、結像光学系４の点像分布範囲Ｒの半径Ｒ／２よりも小さいことが必要である。なお、図３（ａ）に示した単位範囲Ｃは、実質的に、図４（ｂ）を用いて説明した点像分布範囲Ｒと同一の大きさである。
【００６３】
図２により説明したマスクパターンＭＫは、図７（ａ）〜（ｃ）に示すように、１ブロック（１単位）あたりで、位相値を変化させる領域の面積（デューティ比）Ｄおよびその位相差を変えることで、図８を用いて以下に説明するように、透過する光の光強度を任意に設定できる。この場合、例えば、図７（ｂ）を例に説明すると、位相値を変化させない部分または第１の位相値φ２を与える部分を互いに直交するラインＬｐにより形成することで、位相値が異なる部分すなわち第２の位相値φ１部分がドット状Ｄｐとなる。もちろん、第１の位相値φ２部分と第２の位相値φ１部分が逆であってもよいことはいうまでもない。また、１ブロックあたりで位相値が変化される面積も任意に設定できることもできる。なお、図７（ａ）は、ディーティ比Ｄがおおむね５％の例を、図７（ｂ）は、同Ｄがおおむね５０％の例を、図７（ｃ）は、同Ｄがおおむね９０％の例を、それぞれ示している。
【００６４】
図８は、図２および図３（ａ）により説明した位相変調素子の第１の位相値の部分と第２の位相値の部分とを一組としたピッチ（１ユニット）あたりの透過部の占める割合（横軸）すなわち図７（ａ）〜（ｃ）に示したような異なる位相値の領域相互の面積比の変化と基板に照射される光の強度（％）との関係を示している。
【００６５】
図８から明らかなように、位相変調素子３の位相変調領域１ユニットにおける第１の位相値の部分と第２の位相値の部分との面積比を変えることで、位相変調素子３を通過する光の光強度を任意に設定可能である。なお、位相変調領域１ユニットの大きさは、図２および図３（ａ）により前に説明した単位範囲Ｃの大きさにより規定される。また、単位範囲Ｃの大きさは、結晶化装置のレンズ（照明光学系２）のＮＡと光源１から出射される光の波長λによって決まることは、前に説明した通りである。なお、位相変調素子３の位相変調領域１ユニットの第１の位相値部と第２の位相値部を構成する際の単位範囲Ｃ（図２および図３（ａ）参照）の大きさは、λ／ＮＡ以下に設定されなければならない。
【００６６】
図８から明らかように、位相差θを、θ＝６０°（または３００°）、θ＝９０°（または２７０°）、θ＝１２０°（または２４０°）およびθ＝１８０°のいずれかとした場合、図７（ａ）〜図７（ｃ）により説明したデューティ比Ｄが５０％となる場合を最小光強度として、デューティ比が０％から５０％までの間は、次第に光強度が減少し、デューティ比が５０％から１００％までの間は、次第に光強度が増大することが認められる。
【００６７】
この光強度の変化は、
Ｉを光強度
θを位相差
Ｄをデューティ比（位相値の異なる領域の面積比）
とするとき、以下に示す（Ｆ）式により
Ｉ＝（２−２ｃｏｓθ）Ｄ２−（２−２ｃｏｓθ）Ｄ＋１ ・・・（Ｆ）
により説明される。
【００６８】
従って、位相値変調型のマスクパターンＭＫを用いて基板上の半導体膜に、アライメントマークを形成する際の最適な露光光の光強度は、基板上の半導体膜の組成や厚さ等の半導体膜側の要因と、マスクパターンＭＫに与えられる位相差およびそのデューティ比Ｄに基づいて任意に設定される。
【００６９】
次に、マークパターンＭＫを、ガラス基板上に、例えば光を遮光することのできる金属材料を、所定幅（面積）及び間隔（スペース）で配列する透過光量変調型とする例を説明する。
【００７０】
図９に示すように、マークパターンＭＫは、位相値を異ならせる方法以外にも、光を遮光する金属薄膜を選択的に設けて、遮光部Ｐｓ（またはＰｔ）と１ブロック（１単位）あたりで所定の面積となる非遮光部（すなわち透過部）Ｓｓ（またはＳｔ）を配列することでも形成される。例えば、図１０（ａ）〜図１０（ｃ）に示すように、１ブロック（１単位）あたりで、光が透過することを抑止する領域の面積すなわち遮光部Ｐｓ（またはＰｔ）と非遮光部Ｓｓ（またはＳｔ）との比率を変えることにより、図１１により説明するように、マークパターンＭＫを透過する光の光強度を任意に設定できる。いうまでもなく、非遮光部と遮光部は、金属薄膜を選択的に設ける方法に応じて、任意に製造可能である。この場合、例えば、図１０（ｂ）を例に説明すると、非遮光部を互いに直交するスペースＳｓにより形成する場合は、遮光部Ｐｓがドット状となり、相互に直交するストライプ状の金属薄膜Ｓｔを設ける場合は、非遮光部Ｐｔがドット状となる（透過部および遮光部のそれぞれは、逆転したパターンであるから、面積比のみを考慮すると、マークパターンＭＫは、２種類となる）。
【００７１】
より詳細には、図１０（ａ）〜図１０（ｃ）に示すように、１ユニット（すなわち上述したブロックを概ね４〜９ブロックとし、図２および図３（ａ）により前に説明した単位範囲Ｃに相当する）あたりの、光遮光部の面積／１ユニットの面積をデューティ比Ｄとすることで、図１１を用いて以下に説明するように、位相変調素子のマークパターンＭＫ部分を透過する光の光強度を任意に設定できる。なお、図１０（ａ）は、ディーティ比Ｄがおおむね０％（全透過すなわち非遮光）の例を、図１０（ｂ）は、同Ｄがおおむね５０％の例を、図１０（ｃ）は、同Ｄがおおむね１００％（全遮光）の例を、それぞれ示している。
【００７２】
図１１は、図１０（ａ）〜図１０（ｃ）を例に説明した光を遮光する金属薄膜を選択的に設け、遮光部と非遮光部の割合すなわちデューティ比Ｄをを変化させた際の位相変調素子３を通過する光の光強度の変化を説明している。なお、非遮光部の１ユニットの大きさは、図２および図３（ａ）により前に説明した単位範囲Ｃの大きさにより規定される。また、単位範囲Ｃの大きさは、結晶化装置のレンズ（照明光学系２）のＮＡと光源１から出射される光の波長λによって決まることは、前に説明した通りである。
【００７３】
図１１から明らかように、デューティ比Ｄが０％（全透過）、Ｄ＝５０％およびＤ＝１００％（全遮光）のいずれかとした場合、デューティ比Ｄが１００％となる場合を最小光強度として、デューティ比が０％（全透過）から次第に光強度が減少されることが認められる。
【００７４】
この光強度の変化は、
Ｉを光強度
Ｄをデューティ比（遮光面積／透過（非遮光）面積）
とするとき、以下に示す（Ｇ）式により
Ｉ＝（１−Ｄ）２＝Ｄ２−２Ｄ＋１ ・・・（Ｇ）
により説明される。
【００７５】
このように、光遮光型のマスクパターンＭＫを用いて基板上の半導体膜にアライメントマークを形成する際の最適な露光光の光強度は、基板上の半導体膜の組成や厚さ等の半導体膜側の要因と、マスクパターンＭＫの遮光面積／光透過面積の比（デューティ比）Ｄに基づいて任意に設定される。
【００７６】
以下、図１２（ａ）および図１２（ｂ）を用いて、図９および図１０（ａ）〜（ｃ）により説明した所定の光強度を提供可能な透過光量変調型パターンにより光強度が変化させた結果について説明する。
【００７７】
例えば、大粒径の単結晶シリコン粒を結晶成長させるためには、例えば１Ｊ／ｃｍ２程度のフルエンス（照射光）を必要とする。しかしながら、図１２（ｂ）に示すように、位相値を変化させる領域が無く、総ての光が透過可能な領域９ｂのみからなるパターンを用いた場合、図１３に曲線ｂで示すように、半導体膜上に１Ｊ／ｃｍ２のフルエンスの光が、そのまま照射される。従って、上述したアブレーションが生じて、アライメントマークとして認識できるパターンを形成することは困難である。これに対して、図１２（ａ）に示すように、光が透過可能な領域９ｂに、所定比率（面積比）で位相値を変化させることのできる領域９ａを設けることで、透過光量すなわち光強度を、任意に設定できる。図１２（ａ）に示すパターンにおいて、例えばそのデューティ（非遮光部分の面積／全面積）を４０％とした場合、光強度は、図１３に曲線ａで示すように、１Ｊ／ｃｍ２のフルエンスの光の透過量を「１」として正規化した場合、概ね６０％となることが、シミュレーションにより確認されている。
【００７８】
図１４（ａ）及び図１４（ｂ）は、図１２（ａ）および図１２（ｂ）ならびに図１３により説明した原理を用い、同一基板上の半導体膜に、同一の工程で、１Ｊ／ｃｍ２のフルエンスの光を照射した結果の一例を示す拡大写真である。
【００７９】
図１４（ａ）に示されるように、位相変調素子として機能する所定の位相値の領域を有し、照射光のフルエンスを一定強度に制限できるパターンを用いて所定の強度の光を照射した場合、基板（検証サンプル）上に、元のパターンに対応するコントラストの差が形成されることが認められる。これに対し、同一の工程において、同一基板（検証サンプル）上に、非強度制限パターンすなわち位相変調素子としての機能を持たないパターンにより所定の強度の光を照射した場合、図１４（ｂ）に示すように、基板上の半導体膜が黒化して元のパターンが確認できない。このことは、基板上の半導体膜に、アブレーション（膜破壊）が生じたと考えることが妥当である。
【００８０】
図１５は、図１４（ａ）の領域［Ａ］部分を拡大したものである。なお、図１５において、中央付近の背景の色の濃さが異なる部分が、図１４（ａ）における背景の色の濃さが異なる境界部分に対応する。また、図１５から明らかなように、基板上の半導体膜に形成されたパターンは、３μｍピッチであり、アライメントマークとして利用可能なパターンであっても十分に解像可能であることが認められる。
【００８１】
図１６は、図１４（ａ）に示したパターンを用いて基板上の半導体膜に形成したマークを周知のフォトリソグラフィ装置で検出した結果を示している。図１６から、フォトリソグラフィ装置における通常の工程で処理するアライメント検出と同様の信号検出ができていることがわかる。
【００８２】
すなわち、上述した本発明の原理を適用する（透過する照射光の強度または位相値を、例えば面積比の変化によって任意に設定可能なパターンを用いる）ことで、大粒径の単結晶シリコン粒を結晶成長させるとともに、アブレーションを生じさせることなく基板上の半導体膜にアライメントマークを形成することができる。
【００８３】
以上説明したように、本発明の光変調素子を用いることにより、基板上の半導体膜に所定の強度分布（所定のフルエンス）の光を照射して半導体膜を構成する半導体を結晶成長させる際に、以降の工程において利用可能なアライメントマークを、同一の工程において形成できる。これにより、例えば結晶成長された半導体膜の結晶領域に対応して半導体能動素子等を形成する際のアライメントが容易になる。なお、アライメントマークは、位相変調素子に組み込まれるマークパターンの位置を変更することで、結晶を成長させる半導体膜の任意の位置に形成可能である。従って、本発明により、基板上の半導体膜の任意の位置にアライメントマークを設けることが後段の工程で形成される半導体能動素子等の特性に影響を及ぼすこともない。
【００８４】
すなわち、本発明の光変調素子は、光を変調して所定の光強度分布を形成する二種類以上の光強度変調領域を有し、少なくとも一種類の光強度変調領域は二種類の基本パターンから構成される。第１の基本パターンは、遮光領域と透過領域の集合からなり、第２の基本パターンは、遮光領域のみ、もしくは第１の基本パターンに比較して遮光領域の面積の比率の大きな遮光領域と透過領域の集合からなることを特徴とする。
【００８５】
この構成は、例えば図９ならびに図１０（ａ）〜（ｃ）に示したマークパターンＭＫ（３）における個々のブロックの遮光部ＰｓまたはＰｔと非遮光部すなわち光透過領域ＳｓまたはＳｔ、ならびにマークパターンＭＫが一体的に形成される光変調素子３として、説明される。
【００８６】
また、本発明の光変調素子は、二種類以上の光強度変調領域を有し、少なくとも一種類の光強度変調領域が、異なる位相変調値を有する二種類以上の位相変調領域の集合からなる第１の基本パターンと、単一位相値の領域のみ、もしくは第１の基本パターンに比較してその面積率が異なる二種類以上の位相変調領域の集合からなる第２の基本パターンと、を有することを特徴とする。
【００８７】
この構成は、例えば図２ならびに図７（ａ）〜（ｃ）に示したマークパターンＭＫ（３）における個々のブロックの第１の位相値φ１（またはＤｐ）と第２の位相値φ２（またはＬｐ）、ならびにマークパターンＭＫが一体的に形成される光変調素子３として、説明される。
【００８８】
また、本発明は、非単結晶半導体膜に二種類以上の光強度分布の光を照射して非単結晶半導体膜を結晶化する結晶化方法において、
二種類以上の光強度分布を与えるための第１および第２の光強度分布領域のうちの第２の光強度分布領域は光強度の異なる２種類の領域から構成され、
第１の光強度分布領域の光強度の最大値をＩ１とし、
第２の光強度分布領域の光強度を、大きな方からＩ２およびＩ３とする際に、
Ｉ１ ＞ Ｉ２ ＞ Ｉ３
とすることを特徴とする結晶化方法である。
【００８９】
また、均一な光強度分布を有する光が照射されることで非単結晶半導体膜にアブレーションが生じる最小の光強度をＩａとするとき、
Ｉａ ＞ Ｉ２ ＞ Ｉ３
である。
【００９０】
一方、均一な光強度分布を有する光が照射されることで非単結晶半導体膜が溶融する最小の光強度をＩｃとするとき、
Ｉ２ ＞ Ｉｃ ＞ Ｉ３
である。
【実施例】
【００９１】
図１８（ａ）〜（ｆ）は、本実施形態の結晶化装置を用いて結晶化された領域（被処理面）に電子デバイス（半導体能動素子）を作製する工程を示す工程断面図である。
【００９２】
図１８（ａ）に示すように、絶縁基板８０（例えば、アルカリガラス、石英ガラス、プラスチック、もしくはポリイミド等）が、用意される。絶縁基板８０上には、下地膜８１（例えば、膜厚５０ｎｍのＳｉＮあるいは膜厚１００ｎｍのＳｉＯ２積層膜類）及び非晶質半導体膜８２（例えば、膜厚５０ｎｍ〜２００ｎｍ程度のＳｉ，Ｇｅ，ＳｉＧｅ等）及びキャップ膜（例えばＳｉＯ２，ＳｉＯＮ，ＳｉＯｘ，ＳｉＮ等）８３が、化学気相成長法やスパッタ法により成膜されている。次に、例えば図３（ａ）により前に説明したマークパターンＭＫが一体に形成されている位相変調素子３を介して、非晶質半導体膜８２及びキャップ膜８３の表面の一部または全部、例えば予め定められた領域にレーザ光Ｅ（例えばＫｒＦエキシマレーザ光やＸｅＣｌエキシマレーザ光）が照射される。
【００９３】
位相変調素子３は、図１７に示す通り、アライメントマークのためのマークパターンＭＫの他に、処理対象である基板６で結晶成長させるための位相シフトパターンＳＰが形成されている。
【００９４】
図３（ａ）により前に説明したが、位相変調素子３は、結像光学系４の既に説明した点像分布範囲の直径（図３（ａ）に「Ｃ」で示す円）よりも光学的に幅の小さなライン部３１とスペース部３２からなるラインアンドスペースパターン３０を有する。なお、単にラインアンドスペースパターンと呼称する場合、一般に透過領域と非透過領域の組を示すが、本発明では二種類の異なる位相の繰り返しをラインアンドスペースと表記する。
【００９５】
図３（ａ）においては、斜線を施した各ライン部３１は、第１の位相値φ１（例えば０度）を有し、斜線を付加しない空白として示した各スペース部３２は、第２の位相値φ２（例えば１８０度）を有する。また、互いに隣接するライン部３１の幅とスペース部３２の幅との比、すなわち第１の位相値φ１の部分と第２の位相値φ２の部分とを一組としてピッチを示すとき、第１の位相値φ１の占める割合が矢印ｘ方向に沿って変化している。
【００９６】
具体的には、図３（ａ）に示す位相変調素子においてはラインアンドスペースパターン３０の中央（位置３０Ａ）において、デューティ比（ライン部３１の幅／ピッチ）が０％で、周辺に向かうにつれてデューティ比が５％ずつ増大するパターンが与えられている。なお、位相変調素子３の両側（位置３０Ｂ）では、デューティ比は５０％である。
【００９７】
すなわち、図３（ａ）に示した位相変調素子３においては、位相値φ１の第１領域としてのライン部３１と位相値φ２の第２領域としてのスペース部３２との占有面積率が位置によって変化する位相分布を有する。
【００９８】
以上のように、結像光学系４の点像分布範囲に光学的に対応する単位範囲Ｃに含まれるライン部３１とスペース部３２との占有面積率を、適宜変化させることで、基板６上での光強度分布を所定の大きさに制御することができる。
【００９９】
具体的には、図３（ａ）に示したように、長手（矢印ｘ）方向の中央付近を、実質的に第１の位相値φ１（０度）とし、矢印ｘ方向の両端部に向けて、次第に第２の位相値φ２（１８０度）の領域の比が増えるようにラインアンドスペースパターン３０を形成する。
【０１００】
矢印ｚで示すように用紙表面（手前側）から裏面（奥側）方向に位相変調素子３を透過する入射光は、図３（ｂ）に示すように、ラインアンドスペースパターン３０の中央に対応する位置３０Ａを透過した場合に最も光強度が大きくなる。一方、ラインアンドスペースパターン３０の両側に対応する位置３０Ｂを透過した入射光の光強度は、最も小さくなる。すなわち、図３（ａ）に示したようなシフトパターンが与えられた位相変調素子３を用いることにより、長手（矢印ｘ）方向に関して、アルファベットのＶと逆さまにしたＶが交互に並んだようなジグザグの光強度パターンの光強度分布が得られる。この場合、光強度のピークは、位相変調素子３において矢印ｘ方向の概ね中央である位置３０Ａを透過する光により規定される。
【０１０１】
以上説明したように、図３（ａ）に示した位相変調素子３を用いることで、図３（ｂ）に示すように、予め設定した位置において光強度分布の底部を作り、光強度分布の底部から周辺に向かって光強度が増大するような強度分布パターンの光を用いることで、大粒径の結晶を、結晶核から基板６の面方向（ｘ方向）に沿って成長（ラテラル成長）させることができる。これにより、大粒径の結晶化半導体膜を生成することができる。
【０１０２】
特に、凹型パターンの中でも周辺に向かって線形的に光強度が増大するようなＶ字型パターンの光強度分布では周囲に向かう温度勾配も線形状になるので、結晶の成長が途中で停止することなく、さらに大粒径の結晶化半導体膜を生成することができる。また、図３（ｂ）に示したように、余分な凹凸分布の光強度分布が発生しないため、上述したパターンの光強度分布を用いることにより、高い充填率で結晶粒をアレイ状に生成することができる。
【０１０３】
また、位相変調素子において中心から端部までの長さを５μｍとすることは、以降の工程で形成される電子デバイス（半導体能動素子）、例えばＴＦＴ（薄膜トランジスタ）を１０μｍピッチで配列するために有益である。
【０１０４】
一方、マークパターンＭＫが設けられている領域を含む位相変調素子３を通過した光の強度は、図３（ｃ）に示すように、マークパターンＭＫに対応する位置で、所定の光強度に設定される被処理基板上にマークを形成する。このとき、マークパターンＭＫを透過されるべき光の光強度は、マークパターンＭＫが位相変調型である場合には、図７（ａ）〜図７（ｃ）および図８ならびに（Ｆ）式により説明した光強度に設定される。また、マークパターンＭＫを透過されるべき光の光強度は、マークパターンＭＫが光強度変調型（遮光型）である場合には、図１０（ａ）〜図１０（ｃ）および図１１ならびに（Ｇ）式により説明した光強度に設定される。
【０１０５】
なお、マークパターンＭＫは、後段の工程で形成される半導体能動素子等の特性に影響を及ぼすことのない任意の位置に形成することが望ましい。従って、図１７に示した位相変調素子３に設けられるマークパターンＭＫは、被処理対象であるガラス基板６上で結晶成長のための結晶核が予定される位置および結晶核を中心として能動素子、例えばＴＦＴ（薄膜トランジスタ）が形成される領域に相当する範囲以外の位置に形成することが望ましい。このとき、位相シフトパターンＳＰやマークパターンＭＫの存在しない領域では、照射光は、強度変調されることなくそのままの光強度で処理されてしまうので、必要であれば、遮光膜等により遮光してもよい。
【０１０６】
レーザ光Ｅが基板８０に照射されることで、図１８（ｂ）に示すように、基板８０の半導体膜８２が一旦溶融され、再び結晶される際に、大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜８４が生成される。同時に、位相変調素子３に一体に設けられたマークパターンＭＫと対応する多結晶半導体膜または単結晶化半導体膜８４の所定の位置に、アライメントマーク８４Ａが形成される。次に、図示しない読み取り（検出装置すなわちフォトリソグラフィ装置）により読み込まれたアライメントマーク８４Ａが基準とされて基板８０の位置が特定される。続いて、ステージ５により保持された基板８０が、図１９により後段に説明するように基板８０の平面方向に沿った２軸方向に移動される。
【０１０７】
この後、図１８（ｃ）に示すように、フォトリソグラフィ技術により、多結晶半導体膜または単結晶化半導体膜８４が、例えば薄膜トランジスタのチャネル領域、ソース領域、ドレイン領域等として用いられる半導体膜８５および基板８０上に残すべきアライメントマーク８４Ａとして、所定形状にパターニングされる。
【０１０８】
次に、図１８（ｄ）に示すように、半導体膜８５及びアライメントマーク８４Ａの表面に、例えばゲート絶縁膜８６として利用される膜厚２０ｎｍ〜１００ｎｍのＳｉＯ２膜が、化学気相成長法やスパッタ法等により成膜される。
【０１０９】
以下、図１８（ｅ）に示すように、ゲート絶縁膜８６上に、シリサイドやＭｏＷなどによりゲート電極８７として利用される金属薄膜が所定厚さに形成され、マスキングおよびエッチングなどの一連の工程により、所定の形状にパターニングされる。続いて、ゲート電極８７をマスクとして、例えばＮチャネルトランジスタの場合にはＰ（リン）、Ｐチャネルトランジスタの場合にはＢ（ホウ素）等の不純物イオン８８が注入される。その後、図示しないが、窒素雰囲気（例えば４５０℃で１時間）でアニール処理を行い、不純物を活性化して島状の半導体膜８５にソース領域９１、ドレイン領域９２を形成する。なお、ゲート電極８７をマスクとして用いたことにより不純物イオン８８が注入されずに残った領域がチャネル９０となることはいうまでもない。
【０１１０】
次に、図１８（ｆ）に示すように、例えば層間絶縁膜８９が所定厚さに成膜され、図示しない工程により所定位置に、コンタクトホールが設けられる。コンタクトホールには、チャネル９０でつながるソース９１およびドレイン９２と接続されるソース電極９３およびドレイン電極９４が接続される。
【０１１１】
以上の工程により、多結晶トランジスタあるいは単結晶化半導体に、薄膜トランジスタ（ＴＦＴ）を形成することができる。
【０１１２】
なお、上述した工程により製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶表示装置（ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどの駆動回路や、メモリ（ＳＲＡＭやＤＲＡＭ）やＣＰＵなどの集積回路などに適用可能である。また、アライメントマーク８４Ａは、位相変調素子に組み込まれるマークパターンＭＫの位置が変更されることで、結晶を成長させる半導体膜の任意の位置に形成可能である。従って、本発明により、基板上の半導体膜の任意の位置にアライメントマークを設けることが後段の工程で形成される半導体能動素子等の特性に影響が及ぶこともない。
【０１１３】
次に、本実施形態の結晶化装置を用いて結晶化された領域を含む基材を表示装置、例えば液晶表示装置に適用した実施形態を説明する。
【０１１４】
図２０は、上述した基板上の半導体膜にアライメントマークを形成すると同時に大粒径の単結晶シリコン粒を成長させる本発明が適用されることで、非晶質半導体膜の表面の所定の領域に、予めアライメントマークが形成された半導体膜を支持する透明な絶縁基板を用い、表示装置を形成する例を示している。なお、アライメントマークは、所定間隔、例えば以下に説明する画素単位や、任意数の画素をひとまとめにした基板処理単位に基づいて、任意個数設けることができる。
【０１１５】
まず、表示装置は、例えばアクティブマトリックス型の液晶表示装置２００について説明する。液晶表示装置２００は、互いに所定間隔で対向された一対の透明基体２１０，２２０、液晶層２０１、画素電極２３１、走査配線２３２、信号配線２３３、対向電極２１１、およびＴＦＴ２３０等を備えている。
【０１１６】
一対の透明基体２１０，２２０としては、例えばそれぞれにガラス基板を用いることができる。両透明基体２１０，２２０は、図示しないシール材により内部が気密となるように、接合されている。なお、少なくとも一方の基板には、例えば図３（ａ）により説明した位相変調素子により、非晶質半導体膜の表面の所定の領域に、予めアライメントマークが形成された半導体膜を有し、アライメントマークを用いて所定のパターンもしくは電極構造が形成されている。
【０１１７】
液晶層２０１は、一対の透明基体２１０，２２０の間のシール材により囲まれた領域に設けられている。
【０１１８】
一対の透明基体２１０，２２０のうちの一方の透明基体、例えば透明基体２２０の内面には、相互に直交する行方向および列方向にマトリックス状に設けられた複数の画素電極２３１と、複数の画素電極２３１とそれぞれ電気的に接続された複数のＴＦＴ２３０と、複数のＴＦＴ２３０と電気的に接続された走査配線２３２および信号配線２３３とが設けられている。
【０１１９】
走査配線２３２は、画素電極２３１の行方向に沿って、互いに平行に設けられている。走査配線２３２の一端は、透明基体２２０の所定の位置に設けられる図示しない複数の走査配線端子と、それぞれ接続されている。なお、それぞれの走査配線端子は、走査線駆動回路２４１に接続されている。
【０１２０】
信号配線２３３は、画素電極２３１の列方向に沿って、互いに平行に設けられている。信号配線２３３の一端は、透明基体２２０の所定の位置に設けられる図示しない複数の信号配線端子にそれぞれ、接続されている。なお、それぞれの信号配線端子は、信号線駆動回路２４２に接続されている。
【０１２１】
走査線駆動回路２４１および信号線駆動回路２４２は、それぞれ、液晶コントローラ２４３に接続されている。液晶コントローラ２４３は、例えば外部から供給される画像信号および同期信号を受け取り、画素映像信号Ｖｐｉｘ、垂直走査制御信号ＹＣＴ、および水平走査制御信号ＸＣＴを発生する。
【０１２２】
他方の透明基体２１０の内面には、複数の画素電極２３１に対向して膜状に設けられる透明な対向電極２１１が設けられている。また、透明基体２１０の内面には、複数の画素電極２３１と対向電極２１１とが互いに対向する画素部に対応させて、カラーフィルタを設けるとともに、画素部相互間に対応させて遮光膜を設けてもよい。
【０１２３】
一対の透明基体２１０，２２０の外側には、図示しない偏光板が設けられる。
【０１２４】
なお、透過型の液晶表示装置２００では、透明基体２２０の背面に、図示しない面光源が設けられる。また、液晶表示装置２００は、反射型であっても半透過反射型であってもよいことはいうまでもない。
【０１２５】
以上説明したように、この発明の光学素子によれば、被照射対象物に対して、所定特性の光強度分布の光を照射する際に、同時に任意の位置に特定のパターンの強度の光を照射できる。
【０１２６】
また、この発明の位相変調素子を用いることで、絶縁基板上に所定の厚さに堆積された半導体膜の任意の位置に結晶核を形成し、その結晶核から所定の方向に結晶を成長させるとともに、半導体膜の任意の位置にアライメントマークを、同一工程で形成できる。
【０１２７】
さらに、この発明の位相変調素子（光学素子）を用いた結晶化装置および結晶化方法により得られた結晶核から結晶をラテラル成長させて得られた大粒径の結晶化半導体膜を用いることで、高速動作が可能で、半導体特性の良好な半導体能動素子（デバイス）や液晶表示装置などを得ることができる。
【０１２８】
なお、この発明は、前記各実施の形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形もしくは変更が可能である。また、各実施の形態は、可能な限り適宜組み合わせて実施されてもよく、その場合、組み合わせによる効果が得られる。
【符号の説明】
【０１２９】
１…光源（エキシマレーザ装置）、２…照明光学系、３…位相変調素子（光学素子）、３ａ…基板、４…結像光学系、５…ステージ、６…基板、７…Ｘ−Ｙ−Ｚ−θコントローラ、ＭＫ…マークパターン、ＳＰ…シフトパターン、３０…ラインアンドスペースパターン、３１…ライン部、３２…スペース部、ＡＭ…アライメントマーク。
【技術分野】
【０００１】
本発明は、例えばアクティブマトリックス型フラットパネルディスプレイ等の表示装置に適用可能な薄膜半導体基板、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、結晶化装置、結晶化方法、光変調素子、薄膜半導体装置および薄膜半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えば、液晶表示装置は、一般に薄型、軽量、低消費電力でカラー表示も容易であるという特徴を有し、この特徴からパーソナルコンピュータや様々な携帯用情報端末のディスプレイとして広く用いられている。液晶表示装置がアクティブマトリクス型である場合には、薄膜トランジスタが画素スイッチング素子として設けられる。
【０００３】
この薄膜トランジスタの活性層（キャリア移動層）は、例えばシリコン半導体薄膜からなる。シリコン半導体薄膜は、非晶質シリコン（アモルファスシリコン：ａ−Ｓｉ）及び結晶相を有する多結晶質シリコン（非単結晶の結晶質シリコン）に分類される。
【０００４】
多結晶質シリコンは、主に多結晶シリコン（ｐｏｌｙ−Ｓｉ）であり、微結晶シリコン（μｃ−Ｓｉ）も多結晶質シリコンとして知られている。シリコン以外の半導体薄膜材料としては、例えばＳｉＧｅ，ＳｉＯ，ＣｄＳｅ，ＴｅあるいはＣｄＳ等が挙げられる。
【０００５】
多結晶質シリコンのキャリア移動度は、非晶質シリコンのキャリア移動度の１０倍から１００倍程度大きい。この特性は、スイッチング素子に用いられる半導体薄膜材料としては、非常に優れている。そこで、最近、電子又は正孔の移動度を向上させ且つチャネル部における結晶粒界数のバラツキを少なくするために、大粒径の結晶化シリコンを生成する結晶化方法が提案されている。
【０００６】
結晶化シリコンの結晶粒の大きさを大粒径とする結晶化方法として、光学系に位相シフタ（位相変調素子）を介在させて発生させた特定の光強度分布を有する光を、処理対象である半導体膜に照射することが提案されている（例えば特許文献１参照）。
【０００７】
また、非晶質半導体薄膜を結晶化する際に結晶粒の粒径を大粒径とする方法として、位相変調素子を用いて空間的に強度変調されたエキシマレーザを照射することが本発明者から提案されている。この方法は、非晶質のシリコン薄膜をレーザ光により溶融、再結晶化させることで多結晶シリコン薄膜に変化させるもので、位相変調エキシマレーザ結晶化法と呼ばれている（例えば、非特許文献１を参照）。本発明者等は、この技術を工業化するための開発を行っている。
【０００８】
ところで、非特許文献１に記載の結晶化法により形成された大粒径の単結晶シリコン粒は、無数にある小粒径多結晶シリコンまたは非晶質シリコンに囲まれている。大粒径の単結晶化シリコン粒とは、１又は複数の薄膜トランジスタのチャネル領域を形成できる大きさである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−３０６８５９号公報
【非特許文献】
【００１０】
【非特許文献１】表面科学Vol.21，No.5，pp.278-287，2000
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明者らは、例えば非特許文献１に記載された結晶化方法を工業化するための開発を実行している。この開発において、大粒径の結晶化シリコン粒を得ることができたとしても、大粒径の単結晶のシリコン粒の範囲に薄膜トランジスタのチャネル領域が形成されずに位置ずれした場合、薄膜トランジスタの電気特性、例えばスイッチング特性は、極端に劣化することが知られている。
【００１２】
このため、上述の結晶化により得られる大粒径の単結晶シリコン粒と薄膜トランジスタのチャネル領域とを一致させることは、薄膜トランジスタのスイッチング特性を高速化するために、必須である。大粒径の単結晶シリコン粒と薄膜トランジスタが形成される位置とを一致させるために、位相変調方式で結晶化する際に、位置あわせに用いるアライメントマークを同時に形成することが、本願発明者らにより研究されている。
【００１３】
しかしながら、位相変調方式で結晶化する方法では、高いフルエンスが必要であるが、このようなフルエンスでは、パターンのない部分は、アブレーションしてしまう（膜破壊が起きる）。このため、結晶粒の形成とアライメントマークの形成は、同時にできない問題がある。
【００１４】
このように、基板上に形成された大粒径の単結晶シリコン粒の範囲と薄膜トランジスタが形成されるべき位置を正確に一致させる方法および装置は、現在のところ確立されていない。
【００１５】
この発明の目的は、結晶化により大粒径の結晶粒が形成された領域に、半導体能動素子すなわちスイッチング素子の形成を精度よく可能とする方法および装置を提供することである。
【課題を解決するための手段】
【００１６】
この発明は、基板と、この基板に設けられた非単結晶半導体膜に二種類以上の光強度分布のレーザ光を照射して非単結晶半導体膜を結晶化して結晶領域を形成するとともに前記結晶領域に対応してアライメントマークを形成する結晶化方法であって、
前記二種類以上の光強度分布のレーザ光に照射された前記非単結晶半導体膜を第１および第２の光強度分布領域のうちの第２の光強度分布領域は前記アライメントマークを形成するための光強度の異なる２種類の領域であり、
前記第１の光強度分布領域の光強度の最大値をＩ１とし、
前記第２の光強度分布領域の光強度を、大きな方からＩ２およびＩ３とすると各光強度の関係は、 Ｉ１ ＞ Ｉ２ ＞ Ｉ３ であり、
前記第２の光強度分布のうち、Ｉ２は前記非単結晶半導体膜に形成されるアライメントマークが消失する強度よりも小さく、Ｉ３は前記非単結晶半導体膜の結晶形態が変化するために必要な強度よりも小さいものであることを特徴とする結晶化方法を提供するものである。
【発明の効果】
【００１７】
本発明によれば、光強度を自由に変化させることにより、薄膜半導体を有する処理対象の基板上に、半導体膜から粒径の大きな結晶相の半導体を得るためのフルエンスの照射と同一工程で、アライメントマークを形成することができる。
【図面の簡単な説明】
【００１８】
【図１】この発明の実施の形態が適用可能な結晶化装置の一例を説明する概略図。
【図２】図１に示した結晶化装置において、結晶化のために光源から提供される光の光強度を、所定の光強度に設定するためのマークパターンＭＫの一例を示す概略図。
【図３】図２に示したマークパターンを透過する光の強度の変化の様子およびその程度の一例を説明する概略図。
【図４】図３（ａ）に示したマークパターンおよび位相変調構造が、透過する光の強度を変化できる原理を説明する概略図。
【図５】図４により説明した点像分布範囲内での位相の変化と光強度との関係を説明する概略図。
【図６】図１に示した結晶化装置に組み込まれる結像光学系の瞳関数と点像分布関数との関係を説明する概略図。
【図７】図２により説明したマークパターンの第１の位相値の部分と第２の位相値の部分とを一組としたときの透過部の占める割合（デューティ比）を説明する概略図。
【図８】図７に示したマークパターン（位相変調素子）を透過する光の光強度と位相差との関係および第１の位相値の部分と第２の位相値の部分との関係を説明する概略図。
【図９】図２に示したマークパターンを光を遮光する金属薄膜を選択的に設けることにより、遮光部と非遮光部の組すなわち、１ブロック（１単位）あたりで所定の面積となる透過部とする例を説明する概略図。
【図１０】図９に示したマークパターンの光を遮光する領域の面積／光が透過可能な領域の面積の比であるデューティ比を説明する概略図。
【図１１】図１０を例に説明した１ブロック（単位）毎に、遮光部と非遮光部の割合を変化させた際の通過する光の光強度の変化を説明する概略図。
【図１２】結晶成長のために半導体膜に所定強度の光を照射する際に、半導体膜に、同時にアライメントマークを形成するために利用可能な光強度を提供する光強度変更パターンの一例を説明する概略図。
【図１３】図１２（ａ），図１２（ｂ）に示したパターンを用いて絶縁基板上の半導体膜に所定の強度の光を照射することで得られる光強度分布の一例を説明する概略図。
【図１４】図１２（ａ），図１２（ｂ）及び図１３により説明した原理を用い、同一基板上の半導体膜に、同一の工程で、１１００ｍＪ／ｃｍ２のフルエンスの光を照射した結果の一例を示す拡大写真。
【図１５】図１４（ａ）の領域［Ａ］部分を拡大した拡大写真。
【図１６】図１４（ａ）に示したパターンを用いて基板上の半導体膜にマークを形成し、周知のフォトリソグラフィ装置（検出装置）で検出した結果の一例を説明する概略図。
【図１７】図１に示した結晶化装置に用いられるマークパターン（位相変調素子）の一例を説明する概略図。
【図１８】図２に示した位相変調素子を用いて、絶縁基板上の被処理面に、電子デバイス（半導体能動素子）を形成する工程の一例を説明する概略図。
【図１９】図１８に示す電子デバイスを形成する工程で、アライメントマークＡＭを基準として基板を、基板の平面沿って移動する例を説明する概略図。
【図２０】図３（ａ）により説明した位相変調素子により非晶質半導体膜の表面の所定の領域に予めアライメントマークが形成された半導体膜を支持する透明な絶縁基板を用いて製造される表示装置の一例を示す概略図。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、この発明の実施の形態について詳細に説明する。
【００２０】
図１は、この発明の実施の形態が適用可能な結晶化装置の一例を概略的に示している。
【００２１】
図１に示す結晶化装置は、非単結晶半導体膜を加熱する波長、例えば２４８ｎｍの波長を有し、非単結晶半導体膜の照射部を溶融させるレーザ光を出力するＫｒＦエキシマレーザ装置（光源）１を有する。なお、光源１としては、例えばＹＡＧレーザ装置等を用いることができる。また、エキシマレーザ装置においても、非単結晶半導体膜を加熱・溶融させるエネルギーを出力する光源であれば、例えばＸｅＣｌレーザ等も利用可能である。
【００２２】
光源１からのレーザ光は、照明光学系２を介して面内の光強度が概ね均一化され、照明光学系２の焦点位置に設けられる位相変調素子３に照射される。
【００２３】
照明光学系２には、図示しないホモジナイザが設けられている。このホモジナイザは、入射したレーザ光について、照射面内において、光強度の均一化を行う。
【００２４】
位相変調素子３を通過した光は、位相変調素子３により面内の光強度に所定の強度分布が与えられて、結像光学系４に入射される。
【００２５】
結像光学系４に入射された光は、ステージ５に保持された処理対象である基板６に集光される。すなわち、ステージ５に保持されている基板６には、位相変調素子３により結晶化させるため予め定められた所定の強度分布が与えられた光が照射される。
【００２６】
ステージ５は、例えばＸ−Ｙ−Ｚ−θコントローラ７の制御により、基板６を結像光学系４による照明光により定義される面内（以下露光面と呼称する）に沿って、任意に移動可能である。これにより、基板６の任意の位置に、位相変調素子３により提供される光強度分布の与えられた照明光が、位相変調素子３の大きさに依存して規定される所定間隔毎に照射される。
【００２７】
基板６は、詳細は、図１８を用いて後段に説明するが、絶縁基板、例えばガラス基板上に、下地保護膜を介して非単結晶半導体膜、キャップ膜を積層した構成である。下地保護膜は、ガラス基板からの不純物の浸透を防止するとともに非単結晶半導体膜の溶融する時に発生する熱を吸熱し、蓄熱する機能を有するもので、例えば酸化シリコン膜、有機ＳＯＧ膜である。非単結晶半導体膜は、半導体能動素子や受動素子が形成されるもので、非結晶半導体膜、多結晶半導体膜などである。非単結晶半導体薄膜としては、その他例えばＳｉＧｅ，ＳｉＯ，ＣｄＳｅ，ＴｅあるいはＣｄＳ等が利用可能である。キャップ膜は、非単結晶半導体膜の溶融する時に発生する熱を吸熱し、蓄熱する機能を有する材料で、例えば酸化シリコン膜である。
【００２８】
図２は、図１に示した結晶化装置に適用可能で、位相変調素子と一体的に設けられることにより、結晶化のために光源から提供される光の光強度を、例えばアライメントマークを形成するための所定の光強度に設定することのできるマークパターンの一例を示す。
【００２９】
マークパターンＭＫは、透過する光に、その光が結像対象物に結像された状態で所定の強度分布が得られるよう、任意の領域毎に、主として位相遅れすなわち位相差を提供することができる。マークパターンＭＫは、透過する光に、その光が結像対象物に結像された状態で所定の強度分布が得られるよう、任意の領域毎に、主として透過光量の差を与えるものであってもよい。マークパターンＭＫは、メッシュ状もしくはドット状に形成されてもよい。
【００３０】
マークパターンＭＫは、例えば位相変調素子３の基板３ａを選択的にエッチングして厚さの差（段差）を設けることにより規定される。なお、位相変調素子３の基板３ａに用いることのできる基板の材質としては、好ましくは石英ガラスである。なお、マークパターンＭＫは、位相変調素子３を構成するガラス材、好ましくは石英ガラスに、機械加工またはケミカル加工により段差を設けることにより製造できる。また、マークパターンＭＫは、例えば位相変調素子基板３ａ上に予め形成した光透過性材料からなる膜を所定形状にパターニングすることでも形成可能である。なお、マークパターンＭＫが光透過性材料からなる膜である場合、例えばその厚さを制御することにより、もしくは専有面積を変更することにより、所定の光強度分布を得ることができる。
【００３１】
図３は、図２に示したマークパターンが一体に設けられた位相変調素子の特性を説明する概略図である。図３（ａ）は、図２により説明したマークパターンが一体に設けられた位相変調素子の概略全体平面を示し、図３（ｂ）および図３（ｃ）は、図３（ａ）に示した位相変調素子の線Ｂ−Ｂにより示した位置と線Ｃ−Ｃにより示した位置に沿って光が透過することにより得られる光強度分布を、それぞれ示す。
【００３２】
図３（ｂ）と図３（ｃ）に示す縦軸は、粒径の大きなＳｉ結晶を所定の方向に成長させるパターンにおいて、ａ−Ｓｉ膜すなわち半導体膜にアブレーションが生じることなく結晶成長することのできる最大フルエンスＩ１で規格化した光強度を示している。
【００３３】
マークパターンＭＫを通過した規格化された光の強度を「β」，「γ」とすると、「β」と「γ」の大きさは、結晶化するフルエンスでマーク形成を行うため、
１ ＞ γ ＞ β
である。
【００３４】
「γ」の値は、実際には、被照射物上のａ−Ｓｉ層の厚さのばらつきや、被照射物の厚みムラもしくは被照射物と照射光学系との間の距離の変動などに起因する余裕分を考慮して設定される。すなわち、マークパターンＭＫの部分に照射される光の光強度の上限値γは、上述のアブレーションが生じて、基板上の半導体膜すなわちマークパターンＭＫに対応して半導体膜に形成されるアライメントマークが消失することのない強度に設定されなければならない。アブレーションが発生した領域は、アライメントマークとして認識可能となる精度（形成されたマークパターンＭＫが残存する確率）が低下してしまうからである。
【００３５】
ところで、ａ−Ｓｉとｐ−Ｓｉあるいはｃ−Ｓｉは屈折率が異なるので光学的に認識することが可能である。つまり、マークパターンを認識するためには、マークパターンをａ−Ｓｉ領域とｐ−Ｓｉ領域あるいはｃ−Ｓｉ領域とで形成することが必要である。従って、結晶化すべき半導体膜の結晶化が開始される光強度（結晶形態が変化するために必要な光強度）を「α」とすると、「β」，「γ」は、
γ ＞ α ＞ β ・・・（Ａ）
を満足する必要がある。
【００３６】
なお、本発明の効果をさらに良好に達成するには、条件式（Ａ）の下限値βと上限値γを使用波長、光強度、半導体膜構造、光強度分布に応じて最適値に設定することが好ましい。
【００３７】
被照射物は、例えば厚さ０．７ｍｍのガラス板上、厚さ３００ｎｍのＳｉＯ２層（下部絶縁層）を形成し、その上に厚さ２００ｎｍのａ−Ｓｉ層と厚さ３００ｎｍのＳｉＯ２層（上部絶縁層）を設けたガラス基板である。ここで、図１に示した結晶化装置の光源からの光の波長λを２４８ｎｍ（ＫｒＦエキシマレーザ光）とし、結像光学系４を等倍光学系、結像光学系４の物体側開口数を０．０３１とする。また、照明系のシグマが０．５になるように、結像光学系４の開口数ＮＡを０．０１５５とする。なお、位相変調素子３は、１８０度の位相差が付与されているものとする。
【００３８】
この条件による実験によれば、上述のａ−Ｓｉ膜の設けられた被照射物に光強度を変えながらエキシマレーザ光（波長２４８ｎｍ）を照射した場合に、結晶化のためのフルエンスでのピーク値が１０００ｍＪ／ｃｍ２を超えると、アブレーション（膜破壊）により、ａ−Ｓｉおよびｐ−Ｓｉが消失することが認められる。
【００３９】
一方、光強度が２００ｍＪ／ｃｍ２以下においては、結晶化は起きず、ガラス基板上のａ−Ｓｉ膜は、ａ−Ｓｉのままであることが確認されている。
【００４０】
従って、光強度が２００ｍＪ／ｃｍ２を超え１０００ｍＪ／ｃｍ２以下の場合において、ガラス基板上の半導体膜が、ｐ−Ｓｉ（ポリシリコンすなわち微細結晶）もしくは結晶状態（ｃ−Ｓｉ）となることが認められた。
【００４１】
このことから、大粒径のＳｉ結晶を成長させる位相変調パターンにおいて、アブレーションが生じるレーザ光の光強度を「１」として規格化した場合に、ガラス基板上のａ−Ｓｉ膜の結晶化が開始される臨界値である「α」は、
α＝０．２
と表すことができるので、このとき、「β」と「γ」との関係は、
γ ＞ ０．２ ＞ β
と与えられる。
【００４２】
図４は、結像光学系により処理対象である基板に照射される光の強度を変化できる原理を説明している。
【００４３】
一般に、位相変調素子３による結像の光振幅分布Ｕ（ｘ，ｙ）は、式（Ｂ）
Ｕ（ｘ，ｙ）＝Ｔ（ｘ，ｙ）＊ＡＳＦ（ｘ，ｙ）・・・（Ｂ）
で表わされる。なお、式（Ｂ）において、Ｔ（ｘ，ｙ）は位相変調素子３の複素振幅透過率分布を、＊はコンボリューション（たたみ込み積分）を、ＡＳＦ（ｘ，ｙ）は結像光学系３の点像分布関数をそれぞれ示している。また、点像分布関数とは、結像光学系による点像の振幅分布と定義する。
【００４４】
なお、位相変調素子３の複素振幅透過率分布Ｔは振幅が均一であることから、式（Ｃ）
Ｔ＝Ｔ０ｅｉφ（ｘ，ｙ）・・・（Ｃ）
で表わされる。
【００４５】
この場合、式（Ｃ）において、Ｔ０は一定の値であり、φ（ｘ，ｙ）は、位相分布を示している。
【００４６】
また、結像光学系４が均一な円形瞳を有し、且つ収差がない場合、点像分布関数ＡＳＦ（ｘ，ｙ）に関して、式（Ｄ）
ＡＳＦ(x, y) ∝ 2Ｊ１（2π/λ・NA・ｒ）/（2π/λ・NA・ｒ）・・・（Ｄ）
ただし、ｒ＝（ｘ２＋ｙ２）１／２
に示す関係が成立する。
【００４７】
なお、式（Ｄ）において、Ｊ１はベッセル（Bessel）関数を、λは光の波長を、ＮＡは上述したように結像光学系４の像側開口数をそれぞれ示している。
【００４８】
より詳細には、図４（ａ）に示す結像光学系４の点像分布関数は、被処理基板６の像面４ｆでの光強度分布であり、図４（ｂ）に示すような形状である。図４（ｂ）において、横軸は基板６の入射面であり、縦軸は入射光強度である。
【００４９】
すなわち、図４（ａ）に示す結像光学系４の点像分布関数は、図４（ｂ）に破線で示す直径Ｒの円筒形４ｅで近似することができる。従って、図４（ｃ）に示す位相変調素子３上の直径Ｒ’（図４（ｂ）の直径Ｒに光学的に対応する値）の円内の複素振幅分布を積分したものが図４（ａ）に示した像面４ｆ上の複素振幅を決定する。
【００５０】
上述したように、像面４ｆに結像された結像の光振幅すなわち光強度は、位相変調素子３の複素振幅透過率分布と点像分布関数とのコンボリューションで与えられる。
【００５１】
点像分布関数を円筒形４ｅで近似して考えると、図４（ｃ）に示す円形の点像分布範囲Ｒ´内で、位相変調素子３の複素振幅透過率を均一重みで積分した結果が、像面４ｆでの複素振幅になり、その絶対値の二乗が光強度となる。
【００５２】
なお、結像光学系４での点像分布範囲Ｒは、点像分布関数によって描かれた図４（ｂ）の振幅曲線と横軸４ｉとの交点４ｊ内の範囲をいう。
【００５３】
従って、点像分布範囲Ｒ内で位相の変化が少ないほど光強度は大きくなり、逆に位相の変化が大きいほど光強度は小さくなる。このことは、図４（ｄ）に示すように、単位円４ｇ内での位相ベクトル４ｈの和で考えると理解しやすい。
【００５４】
図５は、図４（ａ）〜図４（ｄ）により説明した点像分布範囲Ｒ内での位相の変化と光強度との関係を説明する概略図である。
【００５５】
図５（ａ）は、４つの領域の位相値がすべて０度の場合を示す図であり、０度方向のそれぞれＥの振幅を持つ４つの位相ベクトル５ｇの和が振幅４Ｅとなり、その二乗が光強度１６Ｉに対応することになる。図５（ｂ）は、２つの領域の位相値が０度であり、他の２つの領域の位相値が９０度の場合を示す図であり、０度方向の２つの位相ベクトルと９０度方向の２つの位相ベクトルとの和が振幅２√２Ｅに対応し、その二乗が光強度８Ｉに対応することになる。
【００５６】
なお、図５（ｃ）は、位相値が０度の領域と位相値が９０度の領域と位相値が１８０度の領域と位相値が２７０度の領域の場合を示す図である。すなわち、０度方向の位相ベクトル５ｓと９０度方向の位相ベクトル５ｔと１８０度方向の位相ベクトル５ｕと２７０度方向の位相ベクトル５ｖとの和のベクトルの振幅は０Ｅとなり、その二乗が光強度０Ｉに対応することになる。
【００５７】
図６は、結像光学系４における瞳関数と点像分布関数との関係を示す図である。なお、図６（ａ）は、瞳関数と透過率との関係を示し、図６（ｂ）は、点像分布関数と瞳関数との関係を示している。
【００５８】
一般に、点像分布関数（図６（ｂ））は、瞳関数（図６（ａ））を、フーリエ変換して得られる。具体的には、結像光学系４が均一な円形瞳を有し、且つ収差がない場合、点像分布関数ＡＳＦ（ｘ，ｙ）は、上述の式（Ｄ）により表わされる。
【００５９】
均一ば円形瞳で収差がない場合、点像分布関数が最初に０となるまでの中央領域（すなわちエアリーディスク）の半径Ｒ／２は、式（Ｅ）
Ｒ／２＝０．６１λ／ＮＡ ・・・（Ｅ）
で表わされることが知られている。
【００６０】
本発明においては、点像分布範囲Ｒは、図５（ｂ）および図６（ｂ）に示すように点像分布関数Ｆ（ｘ）が最初に０となるまでの円形状の中央領域を意味している。
【００６１】
すなわち、図５（ａ）〜図５（ｃ）に示したように、結像光学系の点像分布範囲Ｒに光学的に対応する円の中に複数（図５（ａ）〜図５（ｃ）では４つ）の位相変調単位が含まれていると、複数の位相ベクトル５ｇの和により光の振幅を、すなわち光の強度を解析的に、且つ簡単な計算に従って制御することが可能である。このようにして、比較的複雑な光強度分布であっても比較的容易に得ることができる。
【００６２】
従って、本発明では、光強度を自由に制御するために、位相変調素子３の位相変調単位は、結像光学系４の点像分布範囲Ｒ（図４（ｂ）参照）の半径すなわちＲ／２よりも光学的に小さいことが必要である。換言すれば、結像光学系４の像側における結像光学系の結像面（所定面）に換算して位相変調素子３の位相変調単位に基づく位相分布の大きさは、結像光学系４の点像分布範囲Ｒの半径Ｒ／２よりも小さいことが必要である。なお、図３（ａ）に示した単位範囲Ｃは、実質的に、図４（ｂ）を用いて説明した点像分布範囲Ｒと同一の大きさである。
【００６３】
図２により説明したマスクパターンＭＫは、図７（ａ）〜（ｃ）に示すように、１ブロック（１単位）あたりで、位相値を変化させる領域の面積（デューティ比）Ｄおよびその位相差を変えることで、図８を用いて以下に説明するように、透過する光の光強度を任意に設定できる。この場合、例えば、図７（ｂ）を例に説明すると、位相値を変化させない部分または第１の位相値φ２を与える部分を互いに直交するラインＬｐにより形成することで、位相値が異なる部分すなわち第２の位相値φ１部分がドット状Ｄｐとなる。もちろん、第１の位相値φ２部分と第２の位相値φ１部分が逆であってもよいことはいうまでもない。また、１ブロックあたりで位相値が変化される面積も任意に設定できることもできる。なお、図７（ａ）は、ディーティ比Ｄがおおむね５％の例を、図７（ｂ）は、同Ｄがおおむね５０％の例を、図７（ｃ）は、同Ｄがおおむね９０％の例を、それぞれ示している。
【００６４】
図８は、図２および図３（ａ）により説明した位相変調素子の第１の位相値の部分と第２の位相値の部分とを一組としたピッチ（１ユニット）あたりの透過部の占める割合（横軸）すなわち図７（ａ）〜（ｃ）に示したような異なる位相値の領域相互の面積比の変化と基板に照射される光の強度（％）との関係を示している。
【００６５】
図８から明らかなように、位相変調素子３の位相変調領域１ユニットにおける第１の位相値の部分と第２の位相値の部分との面積比を変えることで、位相変調素子３を通過する光の光強度を任意に設定可能である。なお、位相変調領域１ユニットの大きさは、図２および図３（ａ）により前に説明した単位範囲Ｃの大きさにより規定される。また、単位範囲Ｃの大きさは、結晶化装置のレンズ（照明光学系２）のＮＡと光源１から出射される光の波長λによって決まることは、前に説明した通りである。なお、位相変調素子３の位相変調領域１ユニットの第１の位相値部と第２の位相値部を構成する際の単位範囲Ｃ（図２および図３（ａ）参照）の大きさは、λ／ＮＡ以下に設定されなければならない。
【００６６】
図８から明らかように、位相差θを、θ＝６０°（または３００°）、θ＝９０°（または２７０°）、θ＝１２０°（または２４０°）およびθ＝１８０°のいずれかとした場合、図７（ａ）〜図７（ｃ）により説明したデューティ比Ｄが５０％となる場合を最小光強度として、デューティ比が０％から５０％までの間は、次第に光強度が減少し、デューティ比が５０％から１００％までの間は、次第に光強度が増大することが認められる。
【００６７】
この光強度の変化は、
Ｉを光強度
θを位相差
Ｄをデューティ比（位相値の異なる領域の面積比）
とするとき、以下に示す（Ｆ）式により
Ｉ＝（２−２ｃｏｓθ）Ｄ２−（２−２ｃｏｓθ）Ｄ＋１ ・・・（Ｆ）
により説明される。
【００６８】
従って、位相値変調型のマスクパターンＭＫを用いて基板上の半導体膜に、アライメントマークを形成する際の最適な露光光の光強度は、基板上の半導体膜の組成や厚さ等の半導体膜側の要因と、マスクパターンＭＫに与えられる位相差およびそのデューティ比Ｄに基づいて任意に設定される。
【００６９】
次に、マークパターンＭＫを、ガラス基板上に、例えば光を遮光することのできる金属材料を、所定幅（面積）及び間隔（スペース）で配列する透過光量変調型とする例を説明する。
【００７０】
図９に示すように、マークパターンＭＫは、位相値を異ならせる方法以外にも、光を遮光する金属薄膜を選択的に設けて、遮光部Ｐｓ（またはＰｔ）と１ブロック（１単位）あたりで所定の面積となる非遮光部（すなわち透過部）Ｓｓ（またはＳｔ）を配列することでも形成される。例えば、図１０（ａ）〜図１０（ｃ）に示すように、１ブロック（１単位）あたりで、光が透過することを抑止する領域の面積すなわち遮光部Ｐｓ（またはＰｔ）と非遮光部Ｓｓ（またはＳｔ）との比率を変えることにより、図１１により説明するように、マークパターンＭＫを透過する光の光強度を任意に設定できる。いうまでもなく、非遮光部と遮光部は、金属薄膜を選択的に設ける方法に応じて、任意に製造可能である。この場合、例えば、図１０（ｂ）を例に説明すると、非遮光部を互いに直交するスペースＳｓにより形成する場合は、遮光部Ｐｓがドット状となり、相互に直交するストライプ状の金属薄膜Ｓｔを設ける場合は、非遮光部Ｐｔがドット状となる（透過部および遮光部のそれぞれは、逆転したパターンであるから、面積比のみを考慮すると、マークパターンＭＫは、２種類となる）。
【００７１】
より詳細には、図１０（ａ）〜図１０（ｃ）に示すように、１ユニット（すなわち上述したブロックを概ね４〜９ブロックとし、図２および図３（ａ）により前に説明した単位範囲Ｃに相当する）あたりの、光遮光部の面積／１ユニットの面積をデューティ比Ｄとすることで、図１１を用いて以下に説明するように、位相変調素子のマークパターンＭＫ部分を透過する光の光強度を任意に設定できる。なお、図１０（ａ）は、ディーティ比Ｄがおおむね０％（全透過すなわち非遮光）の例を、図１０（ｂ）は、同Ｄがおおむね５０％の例を、図１０（ｃ）は、同Ｄがおおむね１００％（全遮光）の例を、それぞれ示している。
【００７２】
図１１は、図１０（ａ）〜図１０（ｃ）を例に説明した光を遮光する金属薄膜を選択的に設け、遮光部と非遮光部の割合すなわちデューティ比Ｄをを変化させた際の位相変調素子３を通過する光の光強度の変化を説明している。なお、非遮光部の１ユニットの大きさは、図２および図３（ａ）により前に説明した単位範囲Ｃの大きさにより規定される。また、単位範囲Ｃの大きさは、結晶化装置のレンズ（照明光学系２）のＮＡと光源１から出射される光の波長λによって決まることは、前に説明した通りである。
【００７３】
図１１から明らかように、デューティ比Ｄが０％（全透過）、Ｄ＝５０％およびＤ＝１００％（全遮光）のいずれかとした場合、デューティ比Ｄが１００％となる場合を最小光強度として、デューティ比が０％（全透過）から次第に光強度が減少されることが認められる。
【００７４】
この光強度の変化は、
Ｉを光強度
Ｄをデューティ比（遮光面積／透過（非遮光）面積）
とするとき、以下に示す（Ｇ）式により
Ｉ＝（１−Ｄ）２＝Ｄ２−２Ｄ＋１ ・・・（Ｇ）
により説明される。
【００７５】
このように、光遮光型のマスクパターンＭＫを用いて基板上の半導体膜にアライメントマークを形成する際の最適な露光光の光強度は、基板上の半導体膜の組成や厚さ等の半導体膜側の要因と、マスクパターンＭＫの遮光面積／光透過面積の比（デューティ比）Ｄに基づいて任意に設定される。
【００７６】
以下、図１２（ａ）および図１２（ｂ）を用いて、図９および図１０（ａ）〜（ｃ）により説明した所定の光強度を提供可能な透過光量変調型パターンにより光強度が変化させた結果について説明する。
【００７７】
例えば、大粒径の単結晶シリコン粒を結晶成長させるためには、例えば１Ｊ／ｃｍ２程度のフルエンス（照射光）を必要とする。しかしながら、図１２（ｂ）に示すように、位相値を変化させる領域が無く、総ての光が透過可能な領域９ｂのみからなるパターンを用いた場合、図１３に曲線ｂで示すように、半導体膜上に１Ｊ／ｃｍ２のフルエンスの光が、そのまま照射される。従って、上述したアブレーションが生じて、アライメントマークとして認識できるパターンを形成することは困難である。これに対して、図１２（ａ）に示すように、光が透過可能な領域９ｂに、所定比率（面積比）で位相値を変化させることのできる領域９ａを設けることで、透過光量すなわち光強度を、任意に設定できる。図１２（ａ）に示すパターンにおいて、例えばそのデューティ（非遮光部分の面積／全面積）を４０％とした場合、光強度は、図１３に曲線ａで示すように、１Ｊ／ｃｍ２のフルエンスの光の透過量を「１」として正規化した場合、概ね６０％となることが、シミュレーションにより確認されている。
【００７８】
図１４（ａ）及び図１４（ｂ）は、図１２（ａ）および図１２（ｂ）ならびに図１３により説明した原理を用い、同一基板上の半導体膜に、同一の工程で、１Ｊ／ｃｍ２のフルエンスの光を照射した結果の一例を示す拡大写真である。
【００７９】
図１４（ａ）に示されるように、位相変調素子として機能する所定の位相値の領域を有し、照射光のフルエンスを一定強度に制限できるパターンを用いて所定の強度の光を照射した場合、基板（検証サンプル）上に、元のパターンに対応するコントラストの差が形成されることが認められる。これに対し、同一の工程において、同一基板（検証サンプル）上に、非強度制限パターンすなわち位相変調素子としての機能を持たないパターンにより所定の強度の光を照射した場合、図１４（ｂ）に示すように、基板上の半導体膜が黒化して元のパターンが確認できない。このことは、基板上の半導体膜に、アブレーション（膜破壊）が生じたと考えることが妥当である。
【００８０】
図１５は、図１４（ａ）の領域［Ａ］部分を拡大したものである。なお、図１５において、中央付近の背景の色の濃さが異なる部分が、図１４（ａ）における背景の色の濃さが異なる境界部分に対応する。また、図１５から明らかなように、基板上の半導体膜に形成されたパターンは、３μｍピッチであり、アライメントマークとして利用可能なパターンであっても十分に解像可能であることが認められる。
【００８１】
図１６は、図１４（ａ）に示したパターンを用いて基板上の半導体膜に形成したマークを周知のフォトリソグラフィ装置で検出した結果を示している。図１６から、フォトリソグラフィ装置における通常の工程で処理するアライメント検出と同様の信号検出ができていることがわかる。
【００８２】
すなわち、上述した本発明の原理を適用する（透過する照射光の強度または位相値を、例えば面積比の変化によって任意に設定可能なパターンを用いる）ことで、大粒径の単結晶シリコン粒を結晶成長させるとともに、アブレーションを生じさせることなく基板上の半導体膜にアライメントマークを形成することができる。
【００８３】
以上説明したように、本発明の光変調素子を用いることにより、基板上の半導体膜に所定の強度分布（所定のフルエンス）の光を照射して半導体膜を構成する半導体を結晶成長させる際に、以降の工程において利用可能なアライメントマークを、同一の工程において形成できる。これにより、例えば結晶成長された半導体膜の結晶領域に対応して半導体能動素子等を形成する際のアライメントが容易になる。なお、アライメントマークは、位相変調素子に組み込まれるマークパターンの位置を変更することで、結晶を成長させる半導体膜の任意の位置に形成可能である。従って、本発明により、基板上の半導体膜の任意の位置にアライメントマークを設けることが後段の工程で形成される半導体能動素子等の特性に影響を及ぼすこともない。
【００８４】
すなわち、本発明の光変調素子は、光を変調して所定の光強度分布を形成する二種類以上の光強度変調領域を有し、少なくとも一種類の光強度変調領域は二種類の基本パターンから構成される。第１の基本パターンは、遮光領域と透過領域の集合からなり、第２の基本パターンは、遮光領域のみ、もしくは第１の基本パターンに比較して遮光領域の面積の比率の大きな遮光領域と透過領域の集合からなることを特徴とする。
【００８５】
この構成は、例えば図９ならびに図１０（ａ）〜（ｃ）に示したマークパターンＭＫ（３）における個々のブロックの遮光部ＰｓまたはＰｔと非遮光部すなわち光透過領域ＳｓまたはＳｔ、ならびにマークパターンＭＫが一体的に形成される光変調素子３として、説明される。
【００８６】
また、本発明の光変調素子は、二種類以上の光強度変調領域を有し、少なくとも一種類の光強度変調領域が、異なる位相変調値を有する二種類以上の位相変調領域の集合からなる第１の基本パターンと、単一位相値の領域のみ、もしくは第１の基本パターンに比較してその面積率が異なる二種類以上の位相変調領域の集合からなる第２の基本パターンと、を有することを特徴とする。
【００８７】
この構成は、例えば図２ならびに図７（ａ）〜（ｃ）に示したマークパターンＭＫ（３）における個々のブロックの第１の位相値φ１（またはＤｐ）と第２の位相値φ２（またはＬｐ）、ならびにマークパターンＭＫが一体的に形成される光変調素子３として、説明される。
【００８８】
また、本発明は、非単結晶半導体膜に二種類以上の光強度分布の光を照射して非単結晶半導体膜を結晶化する結晶化方法において、
二種類以上の光強度分布を与えるための第１および第２の光強度分布領域のうちの第２の光強度分布領域は光強度の異なる２種類の領域から構成され、
第１の光強度分布領域の光強度の最大値をＩ１とし、
第２の光強度分布領域の光強度を、大きな方からＩ２およびＩ３とする際に、
Ｉ１ ＞ Ｉ２ ＞ Ｉ３
とすることを特徴とする結晶化方法である。
【００８９】
また、均一な光強度分布を有する光が照射されることで非単結晶半導体膜にアブレーションが生じる最小の光強度をＩａとするとき、
Ｉａ ＞ Ｉ２ ＞ Ｉ３
である。
【００９０】
一方、均一な光強度分布を有する光が照射されることで非単結晶半導体膜が溶融する最小の光強度をＩｃとするとき、
Ｉ２ ＞ Ｉｃ ＞ Ｉ３
である。
【実施例】
【００９１】
図１８（ａ）〜（ｆ）は、本実施形態の結晶化装置を用いて結晶化された領域（被処理面）に電子デバイス（半導体能動素子）を作製する工程を示す工程断面図である。
【００９２】
図１８（ａ）に示すように、絶縁基板８０（例えば、アルカリガラス、石英ガラス、プラスチック、もしくはポリイミド等）が、用意される。絶縁基板８０上には、下地膜８１（例えば、膜厚５０ｎｍのＳｉＮあるいは膜厚１００ｎｍのＳｉＯ２積層膜類）及び非晶質半導体膜８２（例えば、膜厚５０ｎｍ〜２００ｎｍ程度のＳｉ，Ｇｅ，ＳｉＧｅ等）及びキャップ膜（例えばＳｉＯ２，ＳｉＯＮ，ＳｉＯｘ，ＳｉＮ等）８３が、化学気相成長法やスパッタ法により成膜されている。次に、例えば図３（ａ）により前に説明したマークパターンＭＫが一体に形成されている位相変調素子３を介して、非晶質半導体膜８２及びキャップ膜８３の表面の一部または全部、例えば予め定められた領域にレーザ光Ｅ（例えばＫｒＦエキシマレーザ光やＸｅＣｌエキシマレーザ光）が照射される。
【００９３】
位相変調素子３は、図１７に示す通り、アライメントマークのためのマークパターンＭＫの他に、処理対象である基板６で結晶成長させるための位相シフトパターンＳＰが形成されている。
【００９４】
図３（ａ）により前に説明したが、位相変調素子３は、結像光学系４の既に説明した点像分布範囲の直径（図３（ａ）に「Ｃ」で示す円）よりも光学的に幅の小さなライン部３１とスペース部３２からなるラインアンドスペースパターン３０を有する。なお、単にラインアンドスペースパターンと呼称する場合、一般に透過領域と非透過領域の組を示すが、本発明では二種類の異なる位相の繰り返しをラインアンドスペースと表記する。
【００９５】
図３（ａ）においては、斜線を施した各ライン部３１は、第１の位相値φ１（例えば０度）を有し、斜線を付加しない空白として示した各スペース部３２は、第２の位相値φ２（例えば１８０度）を有する。また、互いに隣接するライン部３１の幅とスペース部３２の幅との比、すなわち第１の位相値φ１の部分と第２の位相値φ２の部分とを一組としてピッチを示すとき、第１の位相値φ１の占める割合が矢印ｘ方向に沿って変化している。
【００９６】
具体的には、図３（ａ）に示す位相変調素子においてはラインアンドスペースパターン３０の中央（位置３０Ａ）において、デューティ比（ライン部３１の幅／ピッチ）が０％で、周辺に向かうにつれてデューティ比が５％ずつ増大するパターンが与えられている。なお、位相変調素子３の両側（位置３０Ｂ）では、デューティ比は５０％である。
【００９７】
すなわち、図３（ａ）に示した位相変調素子３においては、位相値φ１の第１領域としてのライン部３１と位相値φ２の第２領域としてのスペース部３２との占有面積率が位置によって変化する位相分布を有する。
【００９８】
以上のように、結像光学系４の点像分布範囲に光学的に対応する単位範囲Ｃに含まれるライン部３１とスペース部３２との占有面積率を、適宜変化させることで、基板６上での光強度分布を所定の大きさに制御することができる。
【００９９】
具体的には、図３（ａ）に示したように、長手（矢印ｘ）方向の中央付近を、実質的に第１の位相値φ１（０度）とし、矢印ｘ方向の両端部に向けて、次第に第２の位相値φ２（１８０度）の領域の比が増えるようにラインアンドスペースパターン３０を形成する。
【０１００】
矢印ｚで示すように用紙表面（手前側）から裏面（奥側）方向に位相変調素子３を透過する入射光は、図３（ｂ）に示すように、ラインアンドスペースパターン３０の中央に対応する位置３０Ａを透過した場合に最も光強度が大きくなる。一方、ラインアンドスペースパターン３０の両側に対応する位置３０Ｂを透過した入射光の光強度は、最も小さくなる。すなわち、図３（ａ）に示したようなシフトパターンが与えられた位相変調素子３を用いることにより、長手（矢印ｘ）方向に関して、アルファベットのＶと逆さまにしたＶが交互に並んだようなジグザグの光強度パターンの光強度分布が得られる。この場合、光強度のピークは、位相変調素子３において矢印ｘ方向の概ね中央である位置３０Ａを透過する光により規定される。
【０１０１】
以上説明したように、図３（ａ）に示した位相変調素子３を用いることで、図３（ｂ）に示すように、予め設定した位置において光強度分布の底部を作り、光強度分布の底部から周辺に向かって光強度が増大するような強度分布パターンの光を用いることで、大粒径の結晶を、結晶核から基板６の面方向（ｘ方向）に沿って成長（ラテラル成長）させることができる。これにより、大粒径の結晶化半導体膜を生成することができる。
【０１０２】
特に、凹型パターンの中でも周辺に向かって線形的に光強度が増大するようなＶ字型パターンの光強度分布では周囲に向かう温度勾配も線形状になるので、結晶の成長が途中で停止することなく、さらに大粒径の結晶化半導体膜を生成することができる。また、図３（ｂ）に示したように、余分な凹凸分布の光強度分布が発生しないため、上述したパターンの光強度分布を用いることにより、高い充填率で結晶粒をアレイ状に生成することができる。
【０１０３】
また、位相変調素子において中心から端部までの長さを５μｍとすることは、以降の工程で形成される電子デバイス（半導体能動素子）、例えばＴＦＴ（薄膜トランジスタ）を１０μｍピッチで配列するために有益である。
【０１０４】
一方、マークパターンＭＫが設けられている領域を含む位相変調素子３を通過した光の強度は、図３（ｃ）に示すように、マークパターンＭＫに対応する位置で、所定の光強度に設定される被処理基板上にマークを形成する。このとき、マークパターンＭＫを透過されるべき光の光強度は、マークパターンＭＫが位相変調型である場合には、図７（ａ）〜図７（ｃ）および図８ならびに（Ｆ）式により説明した光強度に設定される。また、マークパターンＭＫを透過されるべき光の光強度は、マークパターンＭＫが光強度変調型（遮光型）である場合には、図１０（ａ）〜図１０（ｃ）および図１１ならびに（Ｇ）式により説明した光強度に設定される。
【０１０５】
なお、マークパターンＭＫは、後段の工程で形成される半導体能動素子等の特性に影響を及ぼすことのない任意の位置に形成することが望ましい。従って、図１７に示した位相変調素子３に設けられるマークパターンＭＫは、被処理対象であるガラス基板６上で結晶成長のための結晶核が予定される位置および結晶核を中心として能動素子、例えばＴＦＴ（薄膜トランジスタ）が形成される領域に相当する範囲以外の位置に形成することが望ましい。このとき、位相シフトパターンＳＰやマークパターンＭＫの存在しない領域では、照射光は、強度変調されることなくそのままの光強度で処理されてしまうので、必要であれば、遮光膜等により遮光してもよい。
【０１０６】
レーザ光Ｅが基板８０に照射されることで、図１８（ｂ）に示すように、基板８０の半導体膜８２が一旦溶融され、再び結晶される際に、大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜８４が生成される。同時に、位相変調素子３に一体に設けられたマークパターンＭＫと対応する多結晶半導体膜または単結晶化半導体膜８４の所定の位置に、アライメントマーク８４Ａが形成される。次に、図示しない読み取り（検出装置すなわちフォトリソグラフィ装置）により読み込まれたアライメントマーク８４Ａが基準とされて基板８０の位置が特定される。続いて、ステージ５により保持された基板８０が、図１９により後段に説明するように基板８０の平面方向に沿った２軸方向に移動される。
【０１０７】
この後、図１８（ｃ）に示すように、フォトリソグラフィ技術により、多結晶半導体膜または単結晶化半導体膜８４が、例えば薄膜トランジスタのチャネル領域、ソース領域、ドレイン領域等として用いられる半導体膜８５および基板８０上に残すべきアライメントマーク８４Ａとして、所定形状にパターニングされる。
【０１０８】
次に、図１８（ｄ）に示すように、半導体膜８５及びアライメントマーク８４Ａの表面に、例えばゲート絶縁膜８６として利用される膜厚２０ｎｍ〜１００ｎｍのＳｉＯ２膜が、化学気相成長法やスパッタ法等により成膜される。
【０１０９】
以下、図１８（ｅ）に示すように、ゲート絶縁膜８６上に、シリサイドやＭｏＷなどによりゲート電極８７として利用される金属薄膜が所定厚さに形成され、マスキングおよびエッチングなどの一連の工程により、所定の形状にパターニングされる。続いて、ゲート電極８７をマスクとして、例えばＮチャネルトランジスタの場合にはＰ（リン）、Ｐチャネルトランジスタの場合にはＢ（ホウ素）等の不純物イオン８８が注入される。その後、図示しないが、窒素雰囲気（例えば４５０℃で１時間）でアニール処理を行い、不純物を活性化して島状の半導体膜８５にソース領域９１、ドレイン領域９２を形成する。なお、ゲート電極８７をマスクとして用いたことにより不純物イオン８８が注入されずに残った領域がチャネル９０となることはいうまでもない。
【０１１０】
次に、図１８（ｆ）に示すように、例えば層間絶縁膜８９が所定厚さに成膜され、図示しない工程により所定位置に、コンタクトホールが設けられる。コンタクトホールには、チャネル９０でつながるソース９１およびドレイン９２と接続されるソース電極９３およびドレイン電極９４が接続される。
【０１１１】
以上の工程により、多結晶トランジスタあるいは単結晶化半導体に、薄膜トランジスタ（ＴＦＴ）を形成することができる。
【０１１２】
なお、上述した工程により製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶表示装置（ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどの駆動回路や、メモリ（ＳＲＡＭやＤＲＡＭ）やＣＰＵなどの集積回路などに適用可能である。また、アライメントマーク８４Ａは、位相変調素子に組み込まれるマークパターンＭＫの位置が変更されることで、結晶を成長させる半導体膜の任意の位置に形成可能である。従って、本発明により、基板上の半導体膜の任意の位置にアライメントマークを設けることが後段の工程で形成される半導体能動素子等の特性に影響が及ぶこともない。
【０１１３】
次に、本実施形態の結晶化装置を用いて結晶化された領域を含む基材を表示装置、例えば液晶表示装置に適用した実施形態を説明する。
【０１１４】
図２０は、上述した基板上の半導体膜にアライメントマークを形成すると同時に大粒径の単結晶シリコン粒を成長させる本発明が適用されることで、非晶質半導体膜の表面の所定の領域に、予めアライメントマークが形成された半導体膜を支持する透明な絶縁基板を用い、表示装置を形成する例を示している。なお、アライメントマークは、所定間隔、例えば以下に説明する画素単位や、任意数の画素をひとまとめにした基板処理単位に基づいて、任意個数設けることができる。
【０１１５】
まず、表示装置は、例えばアクティブマトリックス型の液晶表示装置２００について説明する。液晶表示装置２００は、互いに所定間隔で対向された一対の透明基体２１０，２２０、液晶層２０１、画素電極２３１、走査配線２３２、信号配線２３３、対向電極２１１、およびＴＦＴ２３０等を備えている。
【０１１６】
一対の透明基体２１０，２２０としては、例えばそれぞれにガラス基板を用いることができる。両透明基体２１０，２２０は、図示しないシール材により内部が気密となるように、接合されている。なお、少なくとも一方の基板には、例えば図３（ａ）により説明した位相変調素子により、非晶質半導体膜の表面の所定の領域に、予めアライメントマークが形成された半導体膜を有し、アライメントマークを用いて所定のパターンもしくは電極構造が形成されている。
【０１１７】
液晶層２０１は、一対の透明基体２１０，２２０の間のシール材により囲まれた領域に設けられている。
【０１１８】
一対の透明基体２１０，２２０のうちの一方の透明基体、例えば透明基体２２０の内面には、相互に直交する行方向および列方向にマトリックス状に設けられた複数の画素電極２３１と、複数の画素電極２３１とそれぞれ電気的に接続された複数のＴＦＴ２３０と、複数のＴＦＴ２３０と電気的に接続された走査配線２３２および信号配線２３３とが設けられている。
【０１１９】
走査配線２３２は、画素電極２３１の行方向に沿って、互いに平行に設けられている。走査配線２３２の一端は、透明基体２２０の所定の位置に設けられる図示しない複数の走査配線端子と、それぞれ接続されている。なお、それぞれの走査配線端子は、走査線駆動回路２４１に接続されている。
【０１２０】
信号配線２３３は、画素電極２３１の列方向に沿って、互いに平行に設けられている。信号配線２３３の一端は、透明基体２２０の所定の位置に設けられる図示しない複数の信号配線端子にそれぞれ、接続されている。なお、それぞれの信号配線端子は、信号線駆動回路２４２に接続されている。
【０１２１】
走査線駆動回路２４１および信号線駆動回路２４２は、それぞれ、液晶コントローラ２４３に接続されている。液晶コントローラ２４３は、例えば外部から供給される画像信号および同期信号を受け取り、画素映像信号Ｖｐｉｘ、垂直走査制御信号ＹＣＴ、および水平走査制御信号ＸＣＴを発生する。
【０１２２】
他方の透明基体２１０の内面には、複数の画素電極２３１に対向して膜状に設けられる透明な対向電極２１１が設けられている。また、透明基体２１０の内面には、複数の画素電極２３１と対向電極２１１とが互いに対向する画素部に対応させて、カラーフィルタを設けるとともに、画素部相互間に対応させて遮光膜を設けてもよい。
【０１２３】
一対の透明基体２１０，２２０の外側には、図示しない偏光板が設けられる。
【０１２４】
なお、透過型の液晶表示装置２００では、透明基体２２０の背面に、図示しない面光源が設けられる。また、液晶表示装置２００は、反射型であっても半透過反射型であってもよいことはいうまでもない。
【０１２５】
以上説明したように、この発明の光学素子によれば、被照射対象物に対して、所定特性の光強度分布の光を照射する際に、同時に任意の位置に特定のパターンの強度の光を照射できる。
【０１２６】
また、この発明の位相変調素子を用いることで、絶縁基板上に所定の厚さに堆積された半導体膜の任意の位置に結晶核を形成し、その結晶核から所定の方向に結晶を成長させるとともに、半導体膜の任意の位置にアライメントマークを、同一工程で形成できる。
【０１２７】
さらに、この発明の位相変調素子（光学素子）を用いた結晶化装置および結晶化方法により得られた結晶核から結晶をラテラル成長させて得られた大粒径の結晶化半導体膜を用いることで、高速動作が可能で、半導体特性の良好な半導体能動素子（デバイス）や液晶表示装置などを得ることができる。
【０１２８】
なお、この発明は、前記各実施の形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形もしくは変更が可能である。また、各実施の形態は、可能な限り適宜組み合わせて実施されてもよく、その場合、組み合わせによる効果が得られる。
【符号の説明】
【０１２９】
１…光源（エキシマレーザ装置）、２…照明光学系、３…位相変調素子（光学素子）、３ａ…基板、４…結像光学系、５…ステージ、６…基板、７…Ｘ−Ｙ−Ｚ−θコントローラ、ＭＫ…マークパターン、ＳＰ…シフトパターン、３０…ラインアンドスペースパターン、３１…ライン部、３２…スペース部、ＡＭ…アライメントマーク。
【特許請求の範囲】
【請求項１】
基板と、
この基板に設けられた非単結晶半導体膜に二種類以上の光強度分布のレーザ光を照射して非単結晶半導体膜を結晶化して結晶領域を形成するとともに前記結晶領域に対応してアライメントマークを形成する結晶化方法であって、
前記二種類以上の光強度分布のレーザ光に照射された前記非単結晶半導体膜を第１および第２の光強度分布領域のうちの第２の光強度分布領域は前記アライメントマークを形成するための光強度の異なる２種類の領域であり、
前記第１の光強度分布領域の光強度の最大値をＩ１とし、
前記第２の光強度分布領域の光強度を、大きな方からＩ２およびＩ３とすると各光強度の関係は、
Ｉ１ ＞ Ｉ２ ＞ Ｉ３
であり、
前記第２の光強度分布のうち、Ｉ２は前記非単結晶半導体膜に形成されるアライメントマークが消失する強度よりも小さく、Ｉ３は前記非単結晶半導体膜の結晶形態が変化するために必要な強度よりも小さいものであることを特徴とする結晶化方法。
【請求項２】
均一な光強度分布を有するレーザ光が照射されることで非単結晶半導体膜にアブレーションが生じる最小の光強度をＩａとするとき、
Ｉａ ＞ Ｉ２ ＞ Ｉ３
であることを特徴とする請求項１記載の結晶化方法。
【請求項３】
均一な光強度分布を有するレーザ光が照射されることで非単結晶半導体膜が溶融する最小の光強度をＩｃとするとき、
Ｉ２ ＞ Ｉｃ ＞ Ｉ３
であることを特徴とする請求項１記載の結晶化方法。
【請求項１】
基板と、
この基板に設けられた非単結晶半導体膜に二種類以上の光強度分布のレーザ光を照射して非単結晶半導体膜を結晶化して結晶領域を形成するとともに前記結晶領域に対応してアライメントマークを形成する結晶化方法であって、
前記二種類以上の光強度分布のレーザ光に照射された前記非単結晶半導体膜を第１および第２の光強度分布領域のうちの第２の光強度分布領域は前記アライメントマークを形成するための光強度の異なる２種類の領域であり、
前記第１の光強度分布領域の光強度の最大値をＩ１とし、
前記第２の光強度分布領域の光強度を、大きな方からＩ２およびＩ３とすると各光強度の関係は、
Ｉ１ ＞ Ｉ２ ＞ Ｉ３
であり、
前記第２の光強度分布のうち、Ｉ２は前記非単結晶半導体膜に形成されるアライメントマークが消失する強度よりも小さく、Ｉ３は前記非単結晶半導体膜の結晶形態が変化するために必要な強度よりも小さいものであることを特徴とする結晶化方法。
【請求項２】
均一な光強度分布を有するレーザ光が照射されることで非単結晶半導体膜にアブレーションが生じる最小の光強度をＩａとするとき、
Ｉａ ＞ Ｉ２ ＞ Ｉ３
であることを特徴とする請求項１記載の結晶化方法。
【請求項３】
均一な光強度分布を有するレーザ光が照射されることで非単結晶半導体膜が溶融する最小の光強度をＩｃとするとき、
Ｉ２ ＞ Ｉｃ ＞ Ｉ３
であることを特徴とする請求項１記載の結晶化方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１１−１３９０８２（Ｐ２０１１−１３９０８２Ａ）
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願番号】特願２０１１−２３８９３（Ｐ２０１１−２３８９３）
【出願日】平成２３年２月７日（２０１１．２．７）
【分割の表示】特願２００４−２３２７４５（Ｐ２００４−２３２７４５）の分割
【原出願日】平成１６年８月９日（２００４．８．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２３年７月１４日（２０１１．７．１４）
【国際特許分類】
【出願日】平成２３年２月７日（２０１１．２．７）
【分割の表示】特願２００４−２３２７４５（Ｐ２００４−２３２７４５）の分割
【原出願日】平成１６年８月９日（２００４．８．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]