【課題】高周波数動作が可能な半導体装置を提供すること。
【解決手段】本発明は、基板１０上に設けられたＧａＮ電子走行層１４と、ＧａＮ電子走行層１４上に設けられたＡｌＮスペーサ層１６と、ＡｌＮスペーサ層１６上に設けられたＩｎＡｌＮ電子供給層１８と、ＩｎＡｌＮ電子供給層１８上に設けられたゲート電極２４とゲート電極２４を挟むソース電極２６およびドレイン電極２８と、を備え、ＡｌＮスペーサ層１６の膜厚が、０．５ｎｍ以上１．２５ｎｍ以下の半導体装置である。 （もっと読む）

【課題】シリコンなどの基板上に形成した高品質な結晶を有する半導体装置を提供する。
【解決手段】実施形態によれば、ＧａＮを含む下地層と、窒化物半導体を含む機能部と、前記下地層と前記機能部との間に設けられ、ＡｌＮを含む層を含む中間層と、を備えた半導体装置が提供される。前記下地層のうちの前記中間層とは反対側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高く、前記下地層の前記中間層とは反対側の第１面は、複数の凹部を有する。 （もっと読む）

【課題】単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、単結晶シリコン基板１１と、単結晶シリコン基板１１の表面に形成された炭素含有シリコン層１２と、炭素含有シリコン層１２の表面に形成されたバッファ層１３と、バッファ層１３の表面に形成された窒化ガリウム膜１４とを備えている。炭素含有シリコン層１２に含まれる炭素の濃度は１Ｅ＋１８ａｔｏｍｓ／ｃｍ^３以上１Ｅ＋２１ａｔｏｍｓ／ｃｍ^３以下であり、例えば単結晶シリコン基板１１をプロパンガス雰囲気下で熱処理することにより形成される。 （もっと読む）

【課題】化合物半導体薄膜のｐ型への活性化方法を提供する。
【解決手段】バンドギャップより高エネルギーの電磁波を薄膜に照射しながら熱処理を施す。成長時にドーピングされるｐ型不純物の量は、薄膜の固有抵抗と適正熱処理温度を変え、また電極との接触抵抗を改善する。これにより、MOCVDやHVPEなどの気相エピタキシ法で成長した化合物半導体薄膜の吸収波長の電磁波を照射して化合物半導体薄膜の固有抵抗を低下させたり、付随的に化合物半導体と電極との特性接触抵抗率を低下させる。また、化合物半導体薄膜の成長時、化合物半導体薄膜に注入されたｐ型不純物の量が増加すると、活性化工程の適正熱処理温度が低くなる。そこで、紫外線の照射なしにｐ型不純物のドーピング温度を高め、低温での熱処理だけで化合物半導体薄膜の固有抵抗を低下させる。 （もっと読む）

【課題】基板上に大面積の単結晶の有機薄膜を形成することができる有機薄膜の製造方法を提供する。
【解決手段】基板上に第１の有機分子からなる規則的な分子配列を有する第１の有機分子層を形成する工程と、前記第１の有機分子層の上にエピタキシャル成長する第２の有機分子層を形成する工程と、前記第１の有機分子層を昇華、蒸発あるいは溶解して前記第２の有機分子層から除去する工程を有する有機薄膜の製造方法。前記第１の有機分子がアントラセン、前記第２の有機分子がペンタセンであることが好ましい。 （もっと読む）

【課題】素子特性のばらつきが抑制されたＭＯＳ型素子を含む半導体装置を提供すること。
【解決手段】基板の半導体領域に埋め込まれた素子分離絶縁膜と、前記素子分離絶縁膜によって素子分離され、上部が前記素子分離絶縁膜の表面よりも上に突出し、前記半導体領域の半導体層と、この半導体層にソース・ドレイン領域、ゲート絶縁膜およびゲート電極が形成され、かつ、前記ゲート電極がチャネル幅方向に平行な面の断面において前記素子分離絶縁膜上に形成されてなるＭＯＳ型素子とを具備してなり、前記ゲート電極下の前記半導体層の上面位置が、前記ゲート電極下の前記素子分離絶縁膜の上面位置よりも、２０ｎｍ以上高いことを特徴とする。 （もっと読む）

【課題】低コスト及び簡素な構成で、窒化物化合物半導体層と基板との間の直列抵抗を低減できる半導体デバイスを提供すること。
【解決手段】半導体デバイスは、ｐ型シリコン基板１と、ｐ型シリコン基板１上に設けられ、シリコンに対してｐ型の不純物として機能する元素を含むバッファ層９と、バッファ層９上に設けられた窒化物化合物半導体層３と、窒化物化合物半導体層３上に設けられた第１の電極４と、ｐ型シリコン基板１下面に設けられた第２の電極８とを有する。 （もっと読む）

【課題】結晶品質に優れ、かつクラックのないＡｌＮ系III族窒化物単結晶厚膜を作製する方法を提供する。
【解決手段】エピタキシャル基板上に、ＨＶＰＥ法によってＡｌＮ系III族窒化物厚膜を得る場合に、通常の成長条件で厚膜層の形成を行う第１の工程と、その時点で形成されている厚膜層を第１の工程における厚膜層の形成温度Ｔ１以上の高温状態Ｔ２で保持することを主目的とする第２の工程とを適宜のタイミングで切り替えつつ繰り返し行うようにする。これにより、それぞれの第１の工程において厚膜層に内在する歪を第２の工程で逐次に緩和させつつ厚膜層を形成することができる。厚膜層の形成後に面内方向に作用する引張応力を、あらかじめ緩和させた状態の厚膜層を形成することができるので、厚膜層におけるクラックの発生を抑制することができる。 （もっと読む）

【課題】電界効果トランジスタを構成するｐ型半導体層内のドーパント不純物量やｐ型層とゲート絶縁膜間の界面準位密度を制御することにより、チャネルとなるｐ型半導体層の低抵抗を確保しつつ、コラプス現象を抑制し、更に高温での動作を安定化し、良好な信頼性を確保する。
【解決手段】基板２と、前記基板２の上に形成され、ｐ型のドーパントとともにｎ型のドーパントがドーピングされた前記基板と格子定数が異なるｐ型の窒化物系化合物半導体層３と、前記ｐ型の窒化物系化合物半導体層３上に形成された絶縁膜４と、前記ｐ型の窒化物系化合物半導体層３をチャネル層とするために前記ｐ型の窒化物系化合物半導体層３と電気的に接続されたソース電極Ｓ及びドレイン電極Ｄと、前記絶縁膜４上に形成されたゲート電極Ｇと、を有する電界効果トランジスタ１。 （もっと読む）

【課題】 低欠陥単結晶領域Ｚの幅ｚが２０００μｍ〜１００００μｍの広い窒化物半導体基板を製造すること。
【解決手段】
下地基板Ｕの上に、幅が２０μｍ〜４００μｍの被覆部Ｓを一定ピッチ２０２０μｍ〜１０３００μｍで平行等間隔に持つマスクを形成し、反応炉にマスク付き下地基板Ｕを装入、加熱し、分圧が（１．５＋０．０００５ｐ）ｋＰａ〜（４＋０．０００５ｐ）ｋＰａであるようなＨＣｌと、分圧が（１５−０．０００９ｐ）〜（２６−０．００１７ｐ）ｋＰａであるようＮＨ_３を供給して反応させマスク付き下地基板Ｕの上にＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ結晶（０≦ｘ＜１、０＜ｙ≦１）を成長させ、被覆部Ｓに底を、露呈部Ｅの中間部に頂上を持つ平行のファセット面Ｆからなる複数の山谷構造を形成し、被覆部Ｓの直上部分は結晶欠陥集合領域Ｈに、露呈部Ｅの上ファセット面Ｆ直下は低欠陥単結晶領域Ｚとなるようにする。 （もっと読む）

【課題】従来よりも結晶品質の優れたIII族窒化物結晶およびその形成方法を提供する。
【解決手段】所定の基材に第１のIII族窒化物結晶を成長下地層２としてエピタキシャル形成してなる下地基板に対して、１２５０℃以上の所定の温度で熱処理を行う。これにより、成長下地層２の表面には、島状結晶２Ｉによる三次元的な微細な凹凸形状が形成される。係る下地基板の上に、結晶層４として、第２のIII族窒化物をエピタキシャル形成する。結晶層４と下地基板３との界面には多数の微細な空隙５を介在することになるが、該空隙５の存在により、下地基板３からの転位の伝搬が抑制されるので、結晶層４の転位密度は低下する。結果的に、良好な結晶品質の結晶層４を得ることが出来る。 （もっと読む）

【課題】たとえ凹凸を有するGaN接合表面同士の直接接合でも可能とする比較的簡便なGaN/GaNの直接接合方法を提供することである。
【解決手段】二つの基板１、５上にそれぞれ成膜したGaN２、６同士を直接接合するGaN/GaN直接接合方法において、予め少なくとも一方の基板１上のGaN２の接合面にアンモニア水８を塗布し、この後GaN接合面同士を重ね合わせ、両基板１、５間に圧縮荷重を印加する。この圧縮荷重印加により接合面に圧縮応力を作用させ、圧縮応力を作用させた状態で不活性ガス雰囲気中で熱処理することで、GaN２、６同士を直接接合する。 （もっと読む）

【課題】ＳＯＩ層の厚さのバラツキの無いＳＯＩ基板及び該ＳＯＩ基板の製造方法を提供する。
【解決手段】シリコン基板上にエピタキシャル剥離層を介してＡＬＥ成長でＳＯＩ層を形成し、ボデイウエーハを貼り付けた後、前記エピタキシャル剥離層を溶解除去することによって、全てがＡＬＥ成長で作成したＳＯＩ層を形成し、
ＳＯＩ層の厚さのバラツキの無いＳＯＩ基板とした。 （もっと読む）

【課題】 高温のアニール処理を長時間に亘って行うことにより発生する窒素空孔の形成という問題を生じさせることなく、アクセプタの活性化を行い、キャリア濃度の高い（低抵抗の）ｐ形の窒化物半導体層を有する窒化物半導体素子の製法を提供する。
【解決手段】 基板１上に窒化物半導体からなる半導体積層部６を形成し、その半導体積層部６の表面側から、λ＝ｈ・ｃ／Ｅ以下（ＥはＭｇとＨとの結合を切り離し得るエネルギー）の波長λのレーザ光を照射する。その後に、３００〜４００℃の熱処理を行う。そして、通常の窒化物半導体ＬＥＤの製造工程と同様に透光性導電層７を設け、半導体積層部６の一部をエッチングにより除去して露出するｎ形層３にｎ側電極９を、透光性導電層７の表面にｐ側電極８を形成する。 （もっと読む）

【課題】 表面の凹凸および反りが低減され、結晶性に優れた高品質な面方位（１１１）の３Ｃ−ＳｉＣ単結晶薄膜を備えた半導体、および、Ｓｉ単結晶基板上に、格子不整合を緩和し、かつ、エッチングを防止して、確実かつ容易に、面方位（１１１）の３Ｃ−ＳｉＣ単結晶薄膜を形成することができるＳｉＣ半導体の製造方法を提供する。
【解決手段】 面方位（１１０）のＳｉ単結晶基板１上に、有機化合物ガスを用いて、３００Ｔｏｒｒ以下の減圧雰囲気下、７８０〜９５０℃で、水素が１０¹⁹ａｔｏｍｓ／ｃｍ³以上含まれる３Ｃ−ＳｉＣ低温成長層２を気相成長させた後、その上に面方位（１１１）の３Ｃ−ＳｉＣ単結晶層３を形成することにより、ＳｉＣ半導体を得る。 （もっと読む）

【課題】薄いゲルマニウム層の電気的品質を改良したゲルマニウム・オン・インシュレータ型ウェーハの製造方法を得る。
【解決手段】ゲルマニウム基板１またはエピタキシャル・ゲルマニウム層を備える基板を設け、ゲルマニウム基板１の一つの主表面３上または主表面３内に誘電体層７を設け、ソース基板をハンドル基板５に取り付けることによりソース・ハンドル複合物を形成し、ソース基板内に前もって設けられ、実質的に主表面に平行な所定分離領域において、基板をソース・ハンドル複合物から取り外すことによりゲルマニウム・オン・インシュレータ・ウェーハを作製する工程を備える。誘電体膜の品質を向上し、同時によりコスト削減効果が高い製造工程を達成するために、ゲルマニウム基板１とハンドル基板５の間に誘電体層７として酸窒化ゲルマニウム層を設ける。 （もっと読む）

【課題】 Ｓｉがドナーとして作用することによるキャリアの蓄積及び表面モフォロジーの悪化による特性劣化のない、半導体装置及び半導体基板を提供する。
【解決手段】 化合物半導体基板１に形成した一つ以上の化合物単結晶膜７を有する半導体装置であって、化合物半導体層基板１表面、この基板１表面と化合物単結晶膜７との界面、化合物単結晶膜７表面の何れかに、Ｓｉ酸化膜を有し、Ｓｉ酸化膜が形成される上記表面又は界面のヘイズが１０ｐｐｍ以下である。Ｓｉ酸化膜は、基板１又は下地膜７の表面に存在するＳｉ及びＳｉ化合物５を、オゾン水で表面処理した後に、第二の又はさらに多数のＧａＡｓエピタキシャル層３及び４を成長させて形成することができる。 （もっと読む）

【課題】
基体上に歪んだ層を作製する新規の方法及び作製された層構造物の提供。
【解決手段】
この課題は、歪み層（２）を作製する方法において、
− 層（２）を基体（１）の上に配置しそして歪ませ、
− 歪んだ層（２）を構造化し、
− その層（２）を緩和し、
− 歪めるべき層（２）において方向転位を生じさせる
各段階を含むことを特徴とする、上記方法によって解決される。このようにして作製した層構造は三軸的に歪んだ層を有する。
（もっと読む）