【課題】電源電圧を低く抑えても破綻が生じず、比較対象電圧と入力電圧との比較のたびにセットリング時間の調整を要しない逐次比較Ａ／Ｄ変換器を提供する。
【解決手段】 比較対象電圧をｎ＋ｋ（ｎおよびｋは共に自然数）ビットのデジタルデータに応じて発生させ、入力電圧とその比較対象電圧とを比較してＡ／Ｄ変換を行う逐次比較Ａ／Ｄ変換器として以下の構成のものを提供する。（Ａ）前記デジタルデータの上位ｎビットに応じて電圧を発生させる電荷再配分型の上位ｎビット変換回路と、（Ｂ）前記デジタルデータの下位ｋビットに応じて電圧を発生させるＲ−２Ｒラダー型の下位ｋビット変換回路と、を含み、（Ｃ）上位ｎビット変換回路の出力電圧と下位ｋビット変換回路の出力電圧とを重み付け加算して比較対象電圧を生成する構成の逐次比較Ａ／Ｄ変換器を提供する。 （もっと読む）

【課題】ＳＮＤＲ特性の劣化を防止する事が可能なＤ／Ａコンバータを提供すること。
【解決手段】Ｄ／Ａコンバータ回路１は、サーモメータデコーダ１１と、複数の電流セルと、負荷抵抗Ｒ１およびＲ２を備える。各々の電流セルは、所定の電流Ｉｏを供給する電流源Ｃｕｒ１ないしＣｕｒｎと、電流Ｉｏの出力先を制御するトランジスタＳ１およびＳ２と、下側オフセット電圧ＶＮ２および上側オフセット電圧ＶＮ３を生成するオフセット電圧生成回路１３と、コード化信号Ｔ１ないしＴｎをトランジスタＳ１およびＳ２のゲート端子へ供給するドライバＤｒｖ１およびＤｒｖ２と、オフセット生成回路１３からスイッチドライバ１２への電源供給経路に対して補充電荷を供給する電荷補充回路１４とを備える。電荷補充回路１４は、トランジスタＳ１およびＳ２の切り替わり時における、ゲート容量の充放電による電荷移動を緩和するように、補充電荷を供給する。 （もっと読む）

容量性分圧器装置１００は、第１の分圧器１０１および第２の分圧器１０２を含んでおり、第１の寄生容量Ｃｐ₁および第２の寄生容量Ｃｐ₂は、第１の容量性分圧器１０１および第２の容量性分圧器１０２との間に形成されている。第１の容量性分圧器１０１は、信号のための端末１１０と、第１の静電容量Ｃ₁を介して前記端末１１０が基準電位Ｕ₀と結合しうる第１の静電容量Ｃ₁と、第２の静電容量Ｃ₂と、基準電位Ｕ₀と結合しうる第３の静電容量Ｃ₃であって、第２の静電容量Ｃ₂が前記端末１１０および前記第３の静電容量Ｃ₃の間に結合されていることを特徴とする第３の静電容量Ｃ₃とを含む。第２の容量性分圧器１０２は、第１の補償容量Ｃ’₁を介して、端末１１０が基準電位Ｕ₀と結合しうる第１の補償容量Ｃ’₁であって、第１の補償容量Ｃ’₁が第１の寄生容量Ｃｐ₁を介して前記端末１１０と更に結合されている第１の補償容量Ｃ’₁と、第２の補償容量Ｃ’₂と、基準電位Ｕ₀と結合されうる第３の補償容量Ｃ’₃であって、第２の補償容量（Ｃ’₂）が端末（１１０）および第３の補償容量Ｃ’₃の間に結合されており、第２の寄生容量（Ｃｐ₂）が第２の補償容量（Ｃ’₂）と結合された端末にある第３の補償容量Ｃ’₃に、第２の静電容量（Ｃ₂）と結合された端末にある第３の静電容量Ｃ₃を結合している第３の補償容量Ｃ’₃を含む。 （もっと読む）

【課題】ＡＤ変換器内に含まれる遅延ユニットの各段における出力負荷のばらつきを抑えることによって、良好なデジタル値を得ることができる光電変換装置を提供する。
【解決手段】画素アレイから読み出した画素信号の電圧と基準電圧との差に応じた遅延時間でパルス信号を遅延させる遅延ユニットと、パルス遅延回路に備えた複数の遅延ユニットのそれぞれに対応し、パルス信号が各遅延ユニットを通過したことにより出力される遅延情報を保持するラッチユニットを複数有するラッチ回路と、を備え、遅延ユニットと、該遅延ユニットに対応するラッチユニットとが、画素アレイの第１の方向に隣接して並ぶように配置された複数の遅延検出部を構成し、複数の遅延検出部は、第１の方向に並ぶように配置される。 （もっと読む）

【課題】回路規模を大きくすることなく、「電流−遅延時間」特性に基づいて、精度よくＡ／Ｄ変換するパルス遅延型Ａ／Ｄ変換回路を提供する。
【解決手段】アナログデジタル変換回路は、入力されたパルス電流を遅延させるＮＡＮＤ型反転回路１０１及びＮＯＴ型反転回路１０２〜１３１を有するパルス走行回路１９と、ＮＡＮＤ型反転回路１０１及びＮＯＴ型反転回路１０２〜１３１のうちから選択された複数の反転回路に、入力されたアナログ信号に応じた電流を出力する電流源と、パルス走行回路１９を周回するパルス電流の所定時間あたりの周回数に応じたデジタル信号を生成するカウンタ（不図示）及びラッチ＆エンコーダ（不図示）を備える。 （もっと読む）

【課題】閾値等のパラメータが非最適な信号検出装置に入力される多値信号に対して適切な強度のノイズを加えることにより、信号検出の性能を高くする。
【解決手段】複数のノイズ付加部１１，…，１Ｗは、それぞれ入力される多値信号に２種類以上の強度のノイズのそれぞれを加える。複数の検出部２１，…，２Ｗは、各上記ノイズが加えられた多値信号を検出して、各サンプルの検出結果を取得する。センタ部６は、検出部２１，…，２Ｗのそれぞれが取得した上記各サンプルの検出結果を統合して、上記各サンプルに対応する最終的な検出結果を求める。評価量計算部３は、上記最終的な検出結果を用いて、各上記ノイズが加えられた多値信号についての上記信号検出の性能の高さを表す評価量を計算する。ノイズ強度決定部５は、上記評価量を比較して、上記信号検出の性能を高くするノイズの強度を決定する。 （もっと読む）

【課題】信号量子化装置の量子化パラメータを短時間で最適化する技術を提供する。
【解決手段】量子化部２は、所定の基準値を基準として所定の間隔で広がる複数の閾値から成る閾値群で区切られた区間の何れにサンプル値が含まれるかを判断することにより、サンプル値の量子化結果を取得する処理を、基準値及び間隔が異なる複数の閾値群のそれぞれについて行う。評価量計算部３は、量子化の性能の高さを表す指標を評価量として、量子化結果を用いて、各閾値群に対応する評価量を計算する。間隔決定部５は、評価量を比較して、量子化の性能を高くする間隔を決定する。基準値決定部６は、評価量を比較して、量子化の性能を高くする基準値を決定する。 （もっと読む）

【課題】量子化パラメータが非最適な信号量子化装置に入力されるアナログ信号に対して適切な強度のノイズを加えることにより、量子化の性能を高くする。
【解決手段】複数のノイズ付加部１１，…，１Ｗは、それぞれ入力されるアナログ信号に２種類以上の強度のノイズのそれぞれを加える。複数の量子化部２１，…，２Ｗは、各上記ノイズが加えられたアナログ信号を量子化して、各サンプルの量子化結果を取得する。センタ部６は、量子化部２１，…，２Ｗのそれぞれが取得した上記各サンプルの量子化結果を統合して、上記各サンプルに対応する最終的な量子化結果を求める。評価量計算部３は、上記最終的な量子化結果を用いて、各上記ノイズが加えられたアナログ信号についての上記量子化の性能の高さを表す評価量を計算する。ノイズ強度決定部５は、上記評価量を比較して、上記量子化の性能を高くするノイズの強度を決定する。 （もっと読む）

【課題】信号量子化装置の量子化パラメータを短時間で最適化する技術を提供する。
【解決手段】複数の量子化部１１，１２，…，１Ｗの閾値は基準値を基準として所定の間隔で広がっているとして、全部又は一部の量子化部の基準値、及び、全部又は一部の量子化部の所定の閾値の値の２つのパラメータを最適化することにより、量子化の性能を高くする。最適化の対象となるパラメータの数を減らして最適化のために探索する必要がある空間を小さくすることにより、最適化にかかる時間を短くすることができる。 （もっと読む）

【課題】信号量子化装置の量子化パラメータを短時間で最適化する技術を提供する。
【解決手段】複数の量子化部１１，１２，…，１Ｗの閾値は第一基準値Ｍ_１を基準として第一間隔ｄ_１で広がっており、上記複数の量子化部１１，１２，…，１Ｗの第一基準値Ｍ_１は第二基準値Ｍ_２を基準として第二間隔ｄ_２で広がっているとして、第二基準値Ｍ_２及び第二間隔ｄ_２の２つのパラメータを最適化することにより、量子化の性能を高くする。最適化の対象となるパラメータの数を減らして最適化のために探索する必要がある空間を小さくすることにより、最適化にかかる時間を短くすることができる。 （もっと読む）

【課題】タイムインターリーブ動作する複数のＡ／Ｄ変換回路の回路間の特性バラツキをアダプティブに校正し、Ａ／Ｄ変換装置全体としての変換誤差を低減し高精度化を図るＡ／Ｄ変換装置及びその校正方法を提供する。
【解決手段】タイムインターリーブ動作するＮ個（Ｎは２以上の整数）の主信号用Ａ／Ｄ変換回路と、１個の冗長Ａ／Ｄ変換回路と、校正用信号発生器と、校正用信号発生器からの校正信号を用いて冗長Ａ／Ｄ変換回路のパラメータを調整して校正する校正用制御回路とを備える。主信号用Ａ／Ｄ変換回路がインターリーブ動作で入力信号をＡ／Ｄ変換するとともに、冗長Ａ／Ｄ変換回路が校正用制御回路からの調整信号により校正される。さらに、主信号用Ａ／Ｄ変換回路のいずれか一つと冗長Ａ／Ｄ変換回路を入れ替え、新しく割り付けられた主信号用Ａ／Ｄ変換回路がタイムインターリーブ動作し、新しく割り付けられた冗長Ａ／Ｄ変換回路が校正される。 （もっと読む）

【課題】パルス遅延回路を用いてアナログ入力信号をＡ／Ｄ変換する装置において、変換式を用いることなく、入出力特性を理想特性（直線）に設定できるようにする。
【解決手段】パルス遅延回路と符号化回路とで構成されるＴＡＤ（時間Ａ／Ｄ変換装置）を備えた装置において、オフセット電圧Ｖｏｆｆにアナログ入力信号Ｖｉｎを加えた第１電圧と、オフセット電圧Ｖｏｆｆからアナログ入力信号Ｖｉｎを減じた第２電圧（Ｖｏｆｆ−Ｖｉｎ）とを生成し、各電圧をＴＡＤでＡ／Ｄ変換し、そのＡ／Ｄ変換結果ＤＴ１，ＤＴ２の差をとることでＡ／Ｄ変換データＤＴ０を生成する。また、この装置には、基準電圧をＡ／Ｄ変換したＡ／Ｄ変換結果を基準データとして記憶するラッチ回路を設け、Ａ／Ｄ変換対象となるアナログ入力信号Ｖｉｎの入力時には、Ａ／Ｄ変換結果をラッチ回路に記憶された基準データにて除算することにより、温度補正する。 （もっと読む）

【課題】低入力容量を維持しながら、誤判定の発生を低減したＡＤ変換回路の実現。
【解決手段】入力信号の電圧Vinp,Vinnと、電圧値が順番に異なる複数の基準電圧VrpN,VrnNとのそれぞれの差電圧を増幅し、複数の基準電圧の電圧値の順番に対応した順番を有する複数の初段増幅器と、複数の初段増幅器の隣接する２個の初段増幅器54N,54(N+2)の出力の差電圧を増幅する１個以上の２段目増幅器56(N+1)と、複数の初段増幅器および１個以上の２段目増幅器の出力から、入力信号の電圧の複数の基準電圧に対するレベルを示す値を演算するエンコーダ53と、を備える。 （もっと読む）

【課題】船舶内のように安定な接地状態の確保が難しい状況での使用に適し、かつ低コストのＡ／Ｄ変換ユニット等を提供する。
【解決手段】Ａ／Ｄ変換ユニット1は、発振回路10と、発振回路からのパルスが入力されるパルストランス11と、各々がパルストランスと接続された複数の計測部12-1,12-2,12-nと、各計測部と接続されたマイクロプロセッサ13と、を備える。各計測部は、パルストランスからの電力が入力される整流回路20と、整流回路と接続された電圧安定回路21と、電圧安定回路から電力の供給を受け、外部入力信号をデジタル信号に変換するアナログ／デジタル変換部23と、電圧安定回路から電力の供給を受け、上記デジタル信号を通信用信号に変換する通信処理部23と、電圧安定回路から電力の供給を受け、上記通信用信号をマイクロプロセッサへ伝達するフォトカプラ24と、を有する。 （もっと読む）

【課題】グレイコードカウンタの面積占有率の増大および、グレイコードカウンタで消費する電力の増大を抑える。
【解決手段】ランプ波形信号生成回路６１からの参照信号としてのランプ波形信号６１ａと列毎のアナログ画素信号とをそれぞれ比較して両者が一致したときに、対応するデジタル画素値Ｄｐｖを出力するＡＤ変換手段４において、最上位ビットから最下位より２番目のビットまでをｎビットカウンタ６２であるグレイコードカウンタのカウント値とし、最下位ビットは、基準クロックＣＫまたはその反転クロックＣＫＢから生成されるグレイコードカウンタの最下位ビットとしてグレイコードを使用することにより、１ビット分だけＡＤ変換の分解能を拡大することができる。 （もっと読む）

【課題】複数の出力部を並列接続して出力電流を増加させる構成の電圧出力装置では、各出力部の出力電流を均一化するために、出力側に抵抗を挿入しなければならない。このため、この抵抗によって電力損失が増加し、また発熱が発生するという課題があった。また、急激な負荷変動に対応するために出力側に抵抗を挿入することがあるが、この抵抗によって電力損失や発熱が発生するという課題があった。本発明はこのような課題を解決することを目的にする。
【解決手段】各出力部内に出力電流を検出する電流検出部を設け、この電流検出部の出力と入力信号を加算して、電流が増加すると出力電圧が低下するようにした。また、全出力部内の電流検出部の出力信号を加算し、この加算信号を各出力部の入力信号供給するアンプに帰還するようにした。電流検出部に用いる抵抗は抵抗値が小さいものを用いることができるので、電力損失や発熱を増加させることなく出力電流を均一化でき、かつ負荷変動に対処する出力抵抗を模擬できる。 （もっと読む）

【課題】アナログ信号を精度よく高分解能でデジタル信号に変換するアナログデジタル変換装置を提供する。
【解決手段】アナログデジタル変換装置が、アナログ入力信号Ｖ_ｉｎに応じてパルス信号を遅延させる複数の遅延ユニット１が接続されたパルス遅延回路１０１と電圧Ｖ_ＣＫに応じて基準クロックＣＫ０を遅延させ、一定間隔の位相に遅延させた複数のサンプリングクロックＣＫを出力するクロック発生回路２０１と、サンプリングクロックＣＫに同期してパルス信号の位置を検出し、数値データを出力する複数のパルス位置数値化部１０３と、クロック発生回路２０１の遅延ユニットにおける遅延時間が遅延ユニット１の遅延時間をパルス位置数値化部１０３の個数で除算した値と等しくなる電圧Ｖ_ＣＫを生成する昇圧回路２０２と、全ての数値データを加算し、加算結果を出力する加算部１０４と、を備える。 （もっと読む）

【課題】複数のＡ／Ｄ変換器を用いたＡ／Ｄ変換において、正確にＡ／Ｄ変換を行う。
【解決手段】アナログ信号処理装置1が、複数のＡ／Ｄ変換器14a,14bと、Ａ／Ｄ変換器14a,14bの各々の出力を、サンプリングタイミングの周波数の２分の１以下の幅の測定帯域の内の周波数領域の信号に変換するフーリエ変換部16a,16bと、周波数領域の信号X₁、X₂と、周波数領域の信号の周波数f₁と、サンプリングタイミングの各々の時間差δtとに基づき、アナログ信号の測定帯域内の測定周波数成分S₁と、周波数領域の信号において測定周波数成分と同一の周波数を有する重畳成分R₁₂の基となる、アナログ信号の測定帯域外の重畳要因成分S₂とを導出する成分導出部18,19と、測定周波数成分S₁と、重畳要因成分S₂とを有するスペクトルを導出するスペクトル導出部20とを備える。 （もっと読む）

【課題】アナログディジタル変換器が半導体基板上で占める面積の低減する。また、アナログディジタル変換器の高精度化を図る。
【解決手段】半導体基板２００上には、Ｐチャネルトランジスタ１０４ａを有するアナログスイッチが形成されている。アナログスイッチの上層には、アナログスイッチに重なる領域に、櫛形電極４０１・４０２・５０１・５０２が形成され、キャパシタが構成されている。 （もっと読む）

【課題】相関性のある複数のアナログ信号を精度良くＡ／Ｄ変換することができるＡ／Ｄ変換回路、信号処理回路、及びブレ検出装置を提供する。
【解決手段】切替部１，２は、同一期間に入力されたＶＡ信号及びＶＢ信号のそれぞれの出力先を、Ａ／Ｄ変換部３，４のサンプリング周期毎に、Ａ／Ｄ変換部３，４のそれぞれへ交互に切り替える。Ａ／Ｄ変換部３，４は、切替部１，２から出力されたＶＡ信号及びＶＢ信号をＡ／Ｄ変換し、デジタル信号を生成する。演算部７は、ＶＡ信号が入力されたＡ／Ｄ変換部３，４のそれぞれから出力されたデジタル信号の加算演算の結果と、ＶＢ信号が入力されたＡ／Ｄ変換部３，４のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算又は除算演算を行う。 （もっと読む）