【課題】超小型に形成されて容量値および容量変化が非常に微小なセンサ容量素子の容量変化を、高効率かつ高精度に電圧変化に変換させて検出する。
【解決手段】センサ容量素子Ｃｓの静電容量を、スイッチドキャパシタ型負帰還回路を有する演算増幅器１１によって電圧変換するＣＶ変換回路であって、その負帰還回路は、演算増幅器１１の出力端子と反転入力端子間に直列に接続された第１，第２の容量素子Ｃ１，Ｃ２と、その容量素子Ｃ１，Ｃ２の中間接続点ｂに一方の電極端子が接続された第３の容量素子Ｃ３と、この容量素子Ｃ３の他方の電極端子を演算増幅器１１の出力端子または基準電位に接続する切り換えスイッチ回路Ｓｗ１，Ｓｗ２を有し、このスイッチ回路の接続位置によって等価的な帰還容量値を可変設定する。 （もっと読む）

【課題】各比較器におけるクロックのばらつきに起因した性能の劣化を抑制する。
【解決手段】Ａ／Ｄ変換器１は、複数の比較器Ｃｍｐと、各比較器Ｃｍｐに基準電圧ＶＣＭを供給する共通の経路上に設けられた第１のスイッチＳＷｓｄとを含む。各比較器Ｃｍｐのサンプリング容量Ｃｃの一端には、サンプル期間に第２のスイッチＳＷｉｎを介してアナログ入力信号Ｖｉｎが印加され、比較期間に第３のスイッチＳＷｒｅｆを介して対応の参照電圧Ｖｒｅｆが印加される。また、サンプリング容量Ｃｃの他端には、サンプル期間に第４のスイッチＳＷｓおよび共通の第１のスイッチＳＷｓｄを介して基準電圧ＶＣＭが印加される。ここで、サンプル期間と比較期間との間の移行期間には、第１のスイッチＳＷｓｄがオフ状態になった後に、各比較器Ｃｍｐの第２および第４のスイッチＳＷｉｎ，ＳＷｒｅｆがオフ状態になり、第３のスイッチＳＷｒｅｆがオン状態になる。 （もっと読む）

【課題】逐次比較型ＡＤ変換回路において、変換に要する時間を引き延ばすことなく変換精度を向上させるようにする。
【解決手段】結合容量を介して縦続接続された複数の増幅段を備え入力アナログ電圧と比較電圧の大小を判定する比較回路を備えた逐次比較型ＡＤ変換回路において、比較回路は、複数の増幅段のうち初段の増幅段を共通にしその後段にそれぞれ結合容量を介して接続された第１増幅段を有する第１比較部および第２増幅段を有する第２比較部と、第１増幅段の入力端子に接続された第１比較点シフト回路および第２増幅段の入力端子に接続された第２比較点シフト回路とを設け、第１および第２比較点シフト回路は、入力アナログ電圧と比較電圧との電位差をそれぞれ増幅する際に、比較電圧を互いに逆の方向へ所定量ずらすように構成した。 （もっと読む）

【課題】デジタル値変換誤差を生じさせず正確なＡＤ変換を行うことを可能にした２重積分型アナログデジタルコンバータの提供。
【解決手段】２種の電流値を生成することが可能な定電流源（アンプ１１，トランジスタＭ３，Ｍ４．Ｍ５）と、ダイオード接続されたＮチャネルトランジスタＭ１と、ゲートがＮチャネルトランジスタＭ１のゲートに接続された第２のＮチャネルトランジスタＭ２と、並列に接続されたコンデンサＣ１を有する積分器１２と、図示の如きスイッチＳ１〜４と、オシレータ１４と、オシレータ１４によってカウントアップされるカウンター１６と、スイッチＳ１〜Ｓ４および定電流源が生成する電圧値を２者択一に選択する制御回路１５と、コンパレータ１３と、レジスター１７と、スイッチＳ１の導通後一定時間後にスイッチＳ４を導通させる手段（カウンターまたはコンデンサを用いた遅延回路）とを備える。 （もっと読む）

【課題】入出力特性として非線形な特性を精度良く実現することができるディジタル／アナログ変換器を提供する。
【解決手段】Ｎビットのバイナリ・コードからなるディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２，…，Ｄ_{（Ｎ−１）}を、各ビットの重みがない（２^Ｎ−１）ビットの温度計・コードにデコードするデコーダ１と、デコードされた温度計・コードのビットごとに、それぞれのビットの値に応じて、電流源Ｉ_１〜Ｉ_２^Ｎ_−１からの電流を負荷に供給するか否かを切り替える電流スイッチセルＣＳ_１〜ＣＳ_２^Ｎ_−１とを備えるディジタル／アナログ変換器において、電流スイッチセルＣＳ_１〜ＣＳ_２^Ｎ_−１ごとの電流源Ｉ_１〜Ｉ_２^Ｎ_−１が供給する電流の電流値を、アナログ出力信号に非線形出力特性または線形出力特性を付与するためにあらかじめ定めた電流値係数Ｃ_１〜Ｃ_２^Ｎ_−１によって重み付けした電流値とする。 （もっと読む）

【課題】トラックモードからホールドモードへの遷移時に生じる電圧誤差を低減可能なトラック・ホールド回路を提供する。
【解決手段】入力された差動入力信号を負荷抵抗ＲＬ１、ＲＬ２、トランジスタ対Ｑ１，Ｑ２からなる第１の差動増幅回路にて増幅して出力する入力バッファ１を、トラックモード時はホールドコンデンサＣＨ１，ＣＨ２と接続し、ホールドモード時は切り離すスイッチ回路３を備え、かつ、フィードスルー減衰回路２として、ホールドモード時に負荷抵抗ＲＬ１、ＲＬ２それぞれに電流を供給するトランジスタ対Ｑ１３，Ｑ１４、トランジスタ対Ｑ１５，Ｑ１６それぞれからなる第２、第３の差動増幅回路、前記差動入力信号により該第２、第３の差動増幅回路に流れる電流を制御するトランジスタ対Ｑ１７，Ｑ１８からなる第４の差動増幅回路を備え、かつ、該第２、第３の差動増幅回路を構成する各トランジスタ対のエミッタにエミッタ接続抵抗を接続する。 （もっと読む）

【課題】ＡＤ変換に用いるコンパレータの入力側にサンプリングスイッチを設けた構成を採用しつつ、より高いＡＤ変換精度でデジタル値を得る。
【解決手段】ＡＤ変換器は、コンパレータＣＯＭと、コンパレータＣＯＭの＋入力端子に接続されたサンプリングスイッチＳＷ１とを備える。サンプリングスイッチＳＷ１は、ゲート６０と一方のソース／ドレイン６２との間の容量ＣＰが他方のソース／ドレイン６１よりも小さいＭＯＳトランジスタからなる。サンプリングスイッチＳＷ１の一方のソース／ドレイン６２がコンパレータＣＯＭの＋入力端子に接続される。 （もっと読む）

【課題】入力電圧のピーク値を高応答かつ追従性良く検出し、保持すると共に、回路構成が簡単で小型化が可能なピークホールド回路を提供する。
【解決手段】ピーク検出部１０は、入力電圧がピーク検出部１０の出力電圧より大きくなったときにアクティブの信号を出力する比較器１２と、その出力信号によりオンするアナログスイッチ１４と、オン状態のアナログスイッチ１４を介して入力電圧により充電され、かつ、両端電圧がピーク検出部１０の出力電圧となるコンデンサ１５と、を有し、ピークホールド部２０は、Ａ／Ｄ変換器３０のトリガ信号によりオンするアナログスイッチ２１と、オン状態のアナログスイッチ２１を介してピーク検出部１０の出力電圧により充電され、かつ、両端電圧がピークホールド部２０のアナログ出力電圧となるコンデンサ２２と、を備える。 （もっと読む）

【課題】計算機出力等のディジタル信号をアナログ信号の一種である電流へ高精度で変換する装置を提供する。
【解決手段】本発明は、SQUID 磁束計、及びその出力に接続したロックインアンプを備える。高周波信号を変調コイルに印加することにより発生した高周波磁束Φに対し、SQUID
磁束計出力電圧Uが周期的に変化する三角パターンを発生させる。変調信号を変調コイル及びロックインアンプに印加することにより変調磁束を発生させて、三角パターンのピーク検出を行ない、かつ、入力コイルにフィードバックすることにより、三角パターンのピークにロックする。ロック時のフィードバック電流を加えたＤ／Ａ 変換器の出力電流或いは出力電圧を、Ｄ／Ａ 変換器の高精度化した出力として取り出す。 （もっと読む）

【課題】情報信号と基準信号との差分に応じて得られるデジタル値の精度の、情報信号のレベルに応じたばらつきを低減する。
【解決手段】ＡＤ変換器は、光信号Ｖｓとダーク信号Ｖｄとの差分に応じたデジタル値を得る。ＡＤ変換器は、コンパレータＣＯＭと、第１の容量Ｃ１と、第２の容量Ｃ２とを有する。第１の容量Ｃ１は、光信号Ｖｓをサンプリングして光信号Ｖｓとランプ信号Ｖｒａｍｐとが重畳した重畳信号を得て前記重畳信号をコンパレータＣＯＭ２の＋入力端子に供給する。第２の容量Ｃ２は、ダーク信号Ｖｄをサンプリングしてダーク信号ＶｄをコンパレータＣＯＭの−入力端子に供給する。 （もっと読む）

アナログ入力信号からデジタル出力信号を発生するための装置。この装置１０はそれぞれ第１及び第２の周波数帯域４０，５０に存在するアナログ入力信号の第１及び第２の成分を第１及び第２のデジタル信号へ変換するように構成された第１及び第２のＡＤＣ２０ａ，２０ｂを含む第１及び第２の信号経路を備える。第１及び第２の周波数帯域は共通周波数サブ帯域６０が存在するように重畳される。本装置は合成ユニット３０を備えるが、このユニットは、共通周波数サブ帯域における第１及び第２のデジタル信号の信号コンテンツに基づき、共通周波数サブ帯域における第１及び第２の信号経路間の不一致を指示するパラメータを決定し、第１及び第２の信号経路間の不一致を補償するために第１及び第２の補償デジタル信号を発生し、更に、第１及び第２の補償デジタル信号を合成してデジタル出力信号を発生する。 （もっと読む）

【課題】パルス走行回路内の遅延ユニットの構成の違いによる遅延時間の差によって発生するデジタルデータの精度劣化を防ぎ、アナログ・デジタル変換したデジタルデータの精度を向上させることができるＡ／Ｄ変換装置およびＡ／Ｄ変換装置を具備した固体撮像装置、固体撮像システムを提供する。
【解決手段】アナログ入力電圧、またはアナログ入力電流の大きさに応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続したパルス走行回路と、遅延ユニットからの出力信号に基づいて、パルス信号が遅延ユニットを通過した段数に応じたデータを出力するパルス通過段数検出回路と、通過した段数に応じたデータに基づいたデジタル信号を出力するデジタルデータ出力部と、を備え、遅延ユニットは、全差動型遅延回路で構成され、前段の遅延ユニットからの反転信号と非反転信号とが入力され、遅延時間を持った反転信号と非反転信号とを出力する。 （もっと読む）

【課題】サーモメータコードにおけるバブル発生を低減してＡ／Ｄ変換精度の向上を図る。
【解決手段】複数の参照電圧のそれぞれとアナログ入力信号Ａinとをサンプル時間でサンプリングして比較時間で比較する複数のコンパレータＣ１〜Ｃ７を有するＡ／Ｄ変換器であって、前記複数のコンパレータの出力信号Ｏ１〜Ｏ７から得られるサーモメータコードにおけるバブルを検出し、該バブルを低減するように前記複数のコンパレータの前記サンプル時間と前記比較時間の比率を調整するように構成する。 （もっと読む）

【課題】アナログ出力電流の変動を抑制し、ＳＮＤＲの向上を図ることができるＤ／Ａ変換器を提供する。
【解決手段】スイッチドライバ回路４−ｋに対して、デカップリングコンデンサ５−ｋとオフセット電圧供給回路６−ｋとを設ける。オフセット電圧供給回路６−ｋを下側オフセット電圧生成回路１７と上側オフセット電圧生成回路１８と電圧帰還用のコンデンサ１９とで構成する。差動スイッチング回路３−ｋのスイッチング時に発生する上側オフセット電圧Ｖ３の電圧変化を電圧帰還用のコンデンサ１９を介してノードＮ４に帰還し、差動スイッチング回路３−ｋのスイッチング時に発生する下側オフセット電圧Ｖ２の電圧変化を抑制する。 （もっと読む）

【課題】高精度なアナログ／デジタル変換器１００を提供する。
【解決手段】コンパレータ１０は、入力アナログ信号Ｖｉｎを基準電圧Ｖｒｅｆと比較する。アップダウンカウンタ１２は、コンパレータ１０の出力レベルに応じたカウント動作を実行する。パルス信号発生回路１４は、アップダウンカウンタ１２のカウント値ＣＮＴに応じたデューティ比を有するパルス信号Ｓ１を発生する。フィルタ１６は、パルス信号Ｓ１を平滑化し、コンパレータ１０に基準電圧Ｖｒｅｆとして出力する。アナログ／デジタル変換器１００は、カウント値ＣＮＴに応じた信号を、入力アナログ信号Ｖｉｎに応じたデジタル信号Ｄｏｕｔとして出力する。 （もっと読む）

【課題】帯域制限手段を通した信号の場合においても、Ａ／Ｄクロックを自動的に適切な位相に設定することができる撮像装置を提供する。
【解決手段】ディレイ量設定信号により設定されたディレイ量（位相）のＡ／ＤクロックのタイミングでＡ／Ｄ変換器２８でＡ／Ｄ変換されたＬＰＦを通した白傷画素の信号データは、ピーク検出回路４４に入力され、その際前の信号データとの比較により、ピーク値か否かが検出され、ピーク値の場合に出力される保持信号により、対応するディレイ量の情報がディレイ量指定回路４２からＲＯＭ制御部４５を介してＲＯＭ２２に格納される。以後は、ピーク値に対応する位相のＡ／ＤクロックでＡ／Ｄ変換器２８はＡ／Ｄ変換する。 （もっと読む）

【課題】デジタル信号からアナログ信号への変換精度を向上させるＤ／Ａ変換器を提供する。
【解決手段】
Ｄ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流は、入力されるデジタル信号Ｄ０〜Ｄ３の値が上がると、小さくなる変動率になっている。駆動回路１３の第３消費電流は、入力されるデジタル信号Ｄ０〜Ｄ３の値が上がると、大きくなる変動率になっている。この加算消費電流の変動率及び第３消費電流の変動率で相殺するように、駆動回路１３の第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３を設定する。 （もっと読む）

【課題】均等な時間間隔の遅延パルスが得られるパルス遅延回路、及び、Ａ／Ｄ変換データの分解能が均一なＡ／Ｄ変換回路を提供する。
【解決手段】パルス信号ＰＡを遅延させて出力する遅延ユニットＤＵをＭ（Ｍは正整数）段直列接続してなるパルス遅延回路１０と、サンプリングクロックＣＫＳのタイミングで、パルス遅延回路１０内でのパルス信号ＰＡの到達位置を検出（ラッチ）し、その検出結果を、パルス信号ＰＡが通過した遅延ユニットＤＵの段数を表す所定ビットのデジタルデータＤＴに変換して出力するラッチ＆エンコーダ１１とを備えたＡ／Ｄ変換回路１において、各遅延ユニットＤＵには、バッファ１２を介して、Ａ／Ｄ変換対象となる入力信号Ｖｉｎを駆動電圧として印加すると共に、バッファ１２の出力を各遅延ユニットＤＵに供給する信号ラインとグランドラインとの間にコンデンサ１３を設ける。 （もっと読む）

【課題】安定した動作を容易に実現することができるデータ復元回路を提供する。
【解決手段】データ復元回路は、データ列を表す入力アナログ信号をクロック信号に同期してアナログデジタル変換することにより、前記データ列のデータ間隔より短い間隔でサンプルしたデジタルコードの列を生成するアナログデジタル変換器と、前記デジタルコードが値を取り得る範囲の略中心にある所定のコード値の位置と前記デジタルコードの列を補間して得られる線分とが交差するクロス点の位置を前記デジタルコードの列から算出する位相検出器と、前記クロス点の位置に基づいて前記データ列のデータ中心点の推定位置を求める位相推定器と、前記クロス点の位置と前記データ中心点の推定位置とに基づいて前記デジタルコードの列からデータ判定値の列を抽出するデータ判定部とを含む。 （もっと読む）

【課題】高速かつ高精度でアナログ／デジタル変換を行なうことのできる逐次近似型アナログ／デジタル変換回路を実現する。
【解決手段】アナログ入力信号（Ｖｉｎ）と比較基準アナログ信号の電圧差を容量（１）に充電し、容量の充電電圧をプリアンプ（２）により増幅する。このプリアンプの出力信号をラッチ回路（４）によりラッチするアナログ／デジタル変換回路において、このプリアンプの増幅期間またはラッチ回路のプリアンプ出力ラッチ期間の一方を、下位ビット（比較ステップ１０から１２）において長くする。 （もっと読む）